高频电路及高频模块 |
|||||||
| 申请号 | CN201210274449.8 | 申请日 | 2012-08-03 | 公开(公告)号 | CN102916660B | 公开(公告)日 | 2017-04-12 |
| 申请人 | 瑞萨电子株式会社; | 发明人 | 门井凉; 林范雄; 清水智; 山本昭夫; | ||||
| 摘要 | 提供了一种高频 电路 和高频模 块 ，其中通过数字控制补偿改善了补偿操作的准确性。 放大器 单元的放大器元件的放大增益被偏置控制单元的偏置 电流 控制。校准电路的工艺监测电路包括第一和第二元件特性检测器和 电压 比较器。检测器将复制元件的电流转换为第一和第二检测电压。电压比较器比较第一和第二检测电压并且提供比较输出 信号 到搜索控制单元。响应于比较器的比较 输出信号 和时钟产生单元的 时钟信号 ， 控制器 根据预定搜索 算法 产生多位数字补偿值，第二检测器的偏置控制单元被反馈控制。 | ||||||
| 权利要求 | 1.一种高频电路，包括 |
||||||
| 说明书全文 | 高频电路及高频模块[0001] 相关申请的交叉引用 背景技术[0003] 本发明涉及一种高频电路及包含该电路的高频模块，并且尤其是涉及，当通过数字控制补偿由于半导体制造工艺中的变化导致的高频功率放大器电路中使用的高频功率放大晶体管的放大特性的变化时，有效改善补偿操作准确性的技术。 [0004] 过去，MOS晶体管和双极晶体管已经被用于装在例如手机的无线通信终端的发射机中的RF功率放大器的功率放大晶体管。为了改善功率放大晶体管的放大特性，减小MOS晶体管的沟道长度和双极晶体管的基底宽度是有效的。 [0005] 然而，MOS晶体管的沟道长度和双极晶体管的基底宽度由于MOS晶体管和双极晶体管的半导体制造工艺等而变化。因此，当MOS晶体管的沟道长度L变化时，MOS晶体管的沟道电导β变化，或者当双极晶体管的基底宽度Wb变化时，有效基底宽度通过早期效应变化并且集电极电流改变；因此，高频功率放大特性的稳定性有可能被削弱。 [0006] 以下引用的专利文献1公开了一种高频功率放大器电路，该电路包括放大晶体管、电流模拟晶体管和偏置产生电路，其中通过比较以流过电流模拟晶体管的电流为基础产生的电压和通过电流-电压转换元件转换恒流电路的电流产生的参考电压，偏置产生电路提供给放大晶体管和电流模拟晶体管用于抑制由于短沟道效应或早期效应的改变的偏置。 [0007] 以下引用的专利文献2公开了一种放大器，其包括偏置单元、放大器单元、电流检测元件、参考电流产生单元和电流比较器单元。偏置单元包括参考晶体管和复制放大晶体管。参考晶体管的第一偏置电流和复制放大晶体管的第二偏置电流被提供到电流检测元件。电流检测元件产生对应于第一偏置电流和第二偏置电流之间的差的检测电流。电流比较器单元控制复制放大晶体管的第二偏置电流，从而电流检测元件的检测电流与参考电流产生单元的参考电流一致。 [0008] （专利文献1）日本未决公开专利2005-123861 [0009] （专利文献2）日本未决公开专利2010-263405 发明内容[0010] 在本发明之前，本发明人从事在半导体制造工艺中对变化具有抵抗性的高频放大器的研究和开发。 [0011] 在研究和开发中，本发明人研究了专利文献1公开的技术和专利文献2公开的技术作为相关技术。本发明人所作的检验阐明了两种技术具有以下问题：也就是，在两种技术中，由于半导体制造工艺变化引起的高频放大器的电路误差通过配置模拟系统的反馈环被检测和补偿；因此，操作模拟电路的功耗是巨大的。 [0012] 另一方面，在本发明之前，本发明人检查了包括提供给半导体芯片中的放大器复制晶体管的栅极长度监测电路的高频功率放大器电路。偏置场效应晶体管和功率放大场效应晶体管耦合以配置电流镜，偏置控制电路产生的偏置电流被提供给偏置场效应晶体管。栅极长度监测电路产生基于栅极长度的检测电压，偏置控制电路根据检测电压控制偏置电流值；因此，功率放大场效应晶体管跨导的栅极长度依赖性被补偿了。当详细解释时，栅极长度监测电路的模拟检测电压通过A/D转换器被转换成数字信号，并且响应于数字信号，偏置控制电路开环控制偏置电流值。当进一步详细解释时，由A/D转换器转换的数字信号被提供给转换表格，偏置数字信息从转换表格中产生并且被提供到偏置控制电路。因此，在现有的第三种技术中，偏置控制电路以数字信号控制偏置电流值；因此，可以降低操作模拟电路的功耗，其已经被指出是上述两种技术的缺点。 [0013] 在本发明之前，本发明人已经详细检验过第三种技术并且得到了如下结论。即，在第三种技术中，跨导的栅极长度依赖性通过偏置控制电路以数字信号开环控制偏置电流值来补偿；因此，也就存在欠补偿或过补偿的可能。原因不仅在于栅极长度监测电路的检测电压取决于栅极长度的事实，而且还在于例如栅极氧化层厚度和沟道迁移率等参数依半导体制造工艺而改变的事实。这是由本发明人在本发明之前所作的检验阐明的原因。因此，为了解决该问题，需要改变对应于半导体制造工艺参数等的改变的转换表格。也就是，即使半导体制造工艺参数改变，由转换表格产生的响应于来自A/D转换器的数字信号的偏置数字信息通过改变转换表格而被适当地改变。因此，可使得补偿操作适度。 [0014] 此外在第三种技术中，当转换表格并不是并入高频功率模块中，而是并入RFIC（射频半导体集成电路）中时，需要耦合控制逻辑电路到高频功率模块中的A/D转换器和偏置控制电路。此外，需要在高频功率模块的控制逻辑电路和RFIC的转换表格之间从A/D转换器传输数字信号和从转换表格中传输偏置数字信息。还需要从RFIC提供操作时钟给高频功率模块的控制逻辑电路。这是由本发明人在本发明之前所作的检验阐明的事实。 [0015] 作为上述本发明人在本发明之前所作的检验的结果，作出了本发明。 [0016] 因此，本发明目的在于，当通过数字控制补偿由于半导体制造工艺的变化引起的高频功率放大器电路中高频功率放大晶体管放大特性的变化时，改善补偿操作的准确性。 [0017] 本发明的另一目的在于提供一种高频功率模块，该模块不需要高频功率模块和外部RFIC之间与补偿操作相关的数字信号和数字信息的传输，并且其不需要从外部提供操作时钟。 [0018] 本发明的再一目的在于降低用于补偿高频功率放大晶体管放大特性的改变的校准电路的功耗。 [0019] 本发明的上述和其它目的以及新特性通过本实施方式及附图的描述将会变得清晰。 [0020] 以下简要解释本申请公开的典型发明。 [0021] 即，根据本发明典型实施方式的高频电路（1）包括具有放大器单元（21）和偏置控制单元（22）的高频功率放大器电路（20）；工艺监测电路（100）；搜索控制单元（104）；和时钟产生单元（105）。 [0022] 放大器单元（21）的放大器晶体管（212）的放大增益通过偏置控制单元（22）建立的放大晶体管（212）的偏置电流控制。 [0023] 工艺监测电路（100）包括第一元件特性检测器（101）、第二元件特性检测器（102）和电压比较器（103）。 [0024] 第一元件特性检测器（101）的第一复制晶体管（1015）、第二元件特性检测器（102）的第二复制晶体管（1025）和放大器单元（21）的放大晶体管（212）由相同的半导体制造工艺形成。 [0025] 第一元件特性检测器（101）将第一复制晶体管（1015）的第一输出电流转换成第一检测电压（VOUT1）。 [0026] 第二元件特性检测器（102）将第二复制晶体管（1025）的第二输出电流转换成第二检测电压（VOUT2）。 [0027] 电压比较器（103）比较第一检测电压（VOUT1）和第二检测电压（VOUT2），并且提供比较输出信号到搜索控制单元（104）。 [0028] 响应于时钟产生单元（105）产生的时钟信号以及电压比较器（103）的比较输出信号，搜索控制单元（104）根据预定搜索算法产生用于最小化第一检测电压（VOUT1）和第二检测电压（VOUT2）之间差别的多位数字误差补偿值。 [0029] 响应于搜索控制单元（104）中最终存储的数字误差补偿值，第二元件特性检测器（102）和偏置控制单元（22）根据预定搜索算法（参考图2）被反馈控制。 [0030] 以下简要解释由本申请公开的典型发明获得的影响。 [0031] 即，根据本发明，当通过数字控制补偿由于半导体制造工艺的变化引起的高频功率放大器电路中高频功率放大晶体管放大特性的变化时，能够改善补偿操作的准确性。 附图说明[0032] 图1是示出根据本发明实施方式1的高频功率模块1的基本配置图； [0033] 图2是示出根据图1中所示的本发明实施方式1的高频功率模块1中的工艺监测电路100的第一元件特性检测器101和第二元件检测器102的配置以及放大器单元21的配置图； [0034] 图3是示出分别耦合从而以如图2中所示的第一元件特性检测器101和第二元件检测器102配置电流镜的偏置晶体管1014和1024及复制晶体管1015和1025的示意图。 [0035] 图4（A）和图4（B）是示出图3中所示电流镜的输出晶体管QOUT的输出电流ID2和ID1基于MOS FET的栅极长度Lg的尺寸而改变的方式图； [0036] 图5（A）、图5（B）和图5（C）是示出根据图2中所示的本发明实施方式1的工艺监测电路100的第一元件特性检测器101的第一检测电压VOUT1和第二元件检测器102的第二检测电压VOUT2依MOS FET的栅极长度Lg的变化而改变的方式图； [0037] 图6是示出根据图2中所示的本发明实施方式1的工艺监测电路100的第二元件检测器102的第二检测电压VOUT2能够被可变电流源1023的可变恒流控制的图； [0038] 图7是示出根据图2中所示的本发明实施方式1的高频功率模块1的偏置控制电源22和第二元件检测器102的可变电流源1023的配置图； [0039] 图8是示出根据图2中所示的本发明实施方式1的数字误差补偿值的数字值D0、D2、D3、D4被由高频功率模块1的校准电路10的搜索控制单元104执行的二位搜索确定，以及第一元件特性检测器101的第一检测电压VOUT1和第二元件检测器102的第二检测电压VOUT2收敛于最小状态的方式图； [0040] 图9是示出根据图2中所示的本发明实施方式1的用于为高频功率模块1的校准电路10的搜索控制单元104产生操作时钟的时钟产生单元105的配置图； [0041] 图10是示出根据图9中所示的本发明实施方式1的时钟产生单元105与高频功率放大器电路20和校准电路10一起形成在CMOS硅半导体芯片“Chip”中的方式图，时钟产生单元105包括三级串联耦合的CMOS反相器Inv1、Inv2和Inv3的环形振荡器； [0042] 图11是示出根据本发明实施方式1的高频功率模块1的另一示例图，其中时钟产生单元105包括安装在同一模块中的晶体振荡器、CMOS硅半导体芯片“Chip”、输入匹配电路108和输出匹配电路109； [0043] 图12是示出根据本发明实施方式2的高频功率模块1的配置图； [0044] 图13是示出根据图12中所示的本发明实施方式2的高频功率模块1的操作的波形图； [0045] 图14是示出根据本发明实施方式3的校准电路10的工艺监测电路100的第一元件特性检测器101和第二元件特性检测器102的配置以及放大器单元21的配置图。 具体实施方式[0046] 1、实施方式概要 [0047] 首先，解释本申请公开的发明典型实施方式概要。设计典型实施方式的概要解释中括号内的附图的数字符号只是说明什么包括在数字符号相关的元件概念中。 [0048] （1）根据本发明典型实施方式的高频电路（1）包括具有放大器单元（21）和偏置控制单元（22）的高频功率放大器电路（20）；工艺监测电路（100）；搜索控制单元（104）；和时钟产生单元（105）。 [0049] 放大器单元（21）的放大晶体管（212）的放大增益被由偏置控制单元（22）设定的放大晶体管（212）的偏置电流控制。 [0050] 工艺监测电路（100）包括第一元件特性检测器（101）、第二元件特性检测器（102）和电压比较器（103）。 [0051] 第一元件特性检测器（101）的第一复制晶体管（1015）、第二元件特性检测器（102）的第二复制晶体管（1025）和放大器单元（21）的放大晶体管（212）由相同的半导体制造工艺形成。 [0052] 第一元件特性检测器（101）将第一复制晶体管（1015）的第一输出电流转换成第一检测电压（VOUT1）。 [0053] 第二元件特性检测器（102）将第二复制晶体管（1025）的第二输出电流转换成第二检测电压（VOUT2）。 [0054] 电压比较器（103）比较第一检测电压（VOUT1）和第二检测电压（VOUT2），并提供比较输出信号到搜索控制单元（104）。 [0055] 响应于时钟产生单元（105）产生的时钟信号和电压比较器（103）的比较输出信号，搜索控制单元（104）根据预定搜索算法产生用于最小化第一检测电压（VOUT1）和第二检测电压（VOUT2）间差别的多位数字误差补偿值。 [0056] 根据预定搜索算法响应于最后存储在搜索控制单元（104）中的数字误差补偿值，第二元件特性检测器（102）和偏置控制单元（22）是反馈控制的（参考图2）。 [0057] 根据实施方式1，当通过数字控制补偿由于半导体制造工艺的变化引起的高频功率放大器电路中高频功率放大晶体管放大特性的变化时，可以改善补偿操作的准确性。 [0058] 根据优选实施方式，在用于形成高频功率放大器电路（20）的半导体制造工艺的变化可以被大体上忽略的理想状态下，第一元件特性检测器（101）的第一检测电压（VOUT1）和第二元件特性检测器（102）的第二检测电压（VOUT2）被设定在基本相等的电压水平（参见图2）。 [0059] 根据另一优选实施方式，在理想状态下，第二复制晶体管（1025）的第二输出电流被是定为大于第一复制晶体管（1015）的第一输出电流。 [0060] 第一元件特性检测器（101）包括用于将第一复制晶体管（1015）的第一输出电流转换为第一检测电压（VOUT1）的第一电流-电压转换电阻（1017、1018），第二元件特性检测器（102）包括用于将第二复制晶体管（1025）的第二输出电流转换为第二检测电压（VOUT2）的第二电流-电压转换电阻（1028）。 [0061] 第一电流-电压转换电阻（1017、1018）设定为大于，以在理想状态下将第一检测电压（VOUT1）和第二检测电压（VOUT2）设定在基本相等的电压水平（参见图2）。 [0062] 根据再一优选实施方式，第一元件特性检测器（101）包括耦合到第一复制晶体管（1015）的第一偏置晶体管（1014）以配置电流镜，和用于使第一电流流过第一偏置晶体管（1014）的第一电流源（1013）。 [0063] 第二元件特性检测器（102）包括耦合到第二复制晶体管（1025）的第二偏置晶体管（1024）以配置电流镜，和用于使第二电流流过第二偏置晶体管（1024）的第二电流源（1023）。 [0064] 放大器单元包括耦合到放大晶体管（212）的第三偏置晶体管（211）以配置电流镜。 [0065] 流过放大器单元（21）的第三偏置晶体管（211）的第三电流被配置为第三电流源的偏置控制单元（22）设定。 [0066] 流过第二元件特性检测器（102）的第二电流源（1023）的第二电流值和流过放大器单元（21）的第三电流源（22）的第三电流值响应于最终存储在搜索控制单元（104）中的数字误差补偿值被控制（参见图2）。 [0067] 在又一优选实施方式中，第一元件特性检测器（101）包括第一参考电压源（1012）；第一运算放大器（1011）；和包括第一输入P沟道MOS FET（10161）和第一输出P沟道MOS FET（10162）的第一电流镜晶体管对（1016）。 [0068] 第二元件特性检测器（102）包括第二参考电压源（1022）；第二运算放大器（1021）；和包括第二输入P沟道MOS FET（10261）和第二输出P沟道MOS FET（10262）的第二电流镜晶体管对（1026）。 [0069] 第一参考电压源（1012）的第一参考电压（VREF1）提供到第一运算放大器（1011）的非反相输入端。第一运算放大器（1011）的输出端耦合到第一电流镜晶体管对（1016）的第一输入P沟道MOS FET（10161）的源极和第一输出P沟道MOS FET（10162）的源极。 [0070] 第一输入P沟道MOS FET（10161）的栅极和第一输出P沟道MOS FET（10162）的栅极相互耦合。第一输入P沟道MOS FET（10161）的栅极耦合到第一输入P沟道MOS FET（10161）的漏极，第一复制晶体管（1015）的输出电极和第一运算放大器（1011）的反相输入端。 [0071] 第一输出P沟道MOS FET（10162）的漏极耦合到第一电流-电压转换电阻（1017、1018）和电压比较器（103）的一个输入端。 [0072] 第二参考电压源（1022）的第二参考电压（VREF2）提供到第二运算放大器（1021）的非反相输入端。第二运算放大器（1021）的输出端耦合到第二电流镜晶体管对（1026）的第二输入P沟道MOS FET（10261）的源极和第二输出P沟道MOS FET（10262）的源极。 [0073] 第二输入P沟道MOS FET（10261）的栅极和第二输出P沟道MOS FET（10262）的栅极相互耦合。第二输入P沟道MOS FET（10261）的栅极耦合到第二输入P沟道MOS FET（10261）的漏极，第二复制晶体管（1025）的输出电极和第二运算放大器（1021）的反相输入端。 [0074] 第二输出P沟道MOS FET（10262）的漏极耦合到第二电流-电压转换电阻（1028）和电压比较器（103）的另一输入端。 [0075] 第二参考电压源（1022）的第二参考电压（VREF2）被设定为大于第一参考电压源（1012）的第一参考电压（VREF1）（参见图2）。 [0076] 在又一优选实施方式中，第一复制晶体管（1015）、第二复制晶体管（1025）、放大晶体管（212）、第一偏置晶体管（1014）、第二偏置晶体管（1024）和第三偏置晶体管（211）是由相同的半导体制造工艺分别形成的N沟道MOS FET（参见图2）。 [0077] 在又一优选实施方式中，第一复制晶体管（1015）、第二复制晶体管（1025）、放大晶体管（212）、第一偏置晶体管（1014）、第二偏置晶体管（1024）和第三偏置晶体管（211）是由相同的半导体制造工艺分别形成的双极晶体管（参见图14）。 [0078] 在又一优选实施方式中，第一复制晶体管（1015）、第二复制晶体管（1025）、放大晶体管（212）、第一偏置晶体管（1014）、第二偏置晶体管（1024）和第三偏置晶体管（211）是由相同的半导体制造工艺分别形成在化合物半导体芯片中的异质结双极晶体管。 [0079] 在又一有选实施方式中，高频功率放大器电路（20）、工艺监测电路（100）、搜索控制单元（104）和时钟产生单元（105）形成在单个半导体芯片（Chip）中（参见图10）。 [0080] 在具体实施方式中，高频功率放大器电路（20）、工艺监测电路（100）、搜索控制单元（104）和时钟产生单元（105）形成在共同的高频功率模块（1）中，高频功率放大器电路（20）、工艺监测电路（100）和搜索控制单元（104）形成在单个半导体芯片中（参见图11）。 [0081] 在另一具体实施方式中，高频电路（1）还包括控制电路（110）；电源电路（111）和控制数据保持单元（107）。 [0082] 控制电路（110）和电源电路（111）由外部电源电压（VDD）供电。 [0083] 控制电路（110）提供控制启动信号（Pon_Reset）到电源电路（111）。 [0084] 响应于控制启动信号（Pon_Reset），电源电路（111）提供校准电源电压（VDD_CAL）到工艺监测电路（100）的第一元件特性检测器（101）、第二元件特性检测器（201）和电压比较器（103）以及搜索控制单元（104）和时钟产生单元（105）。 [0085] 当数字误差补偿值最终存储在搜索控制单元（104）并且校准操作的执行完成的同时，搜索控制单元（104）提供控制结束信号（CAL_End）给电源电路（111）。 [0086] 响应于控制结束信号（CAL_End），电源电路（111）提供高频放大电源电压（VDD_RF）到放大器单元（21）和偏置控制单元（22）。 [0087] 放大器单元（21）和偏置控制单元（22）使用高频放大电源电压（VDD_RF）执行高频放大操作。在高频放大操作期间，提供到工艺监测电路（100）的第一元件特性检测器（101）、第二元件特性检测器（102）和电压比较器（103）以及搜索控制单元（104）和时钟产生单元（105）的校准电源电压（VDD_CAL）被设定成低压（参见图12和图13）。 [0088] 在又一具体实施方式中，在校准操作期间，提供到放大器单元（21）和偏置控制单元（22）的高频放大电源电压（VDD_RF）被设定为低压（参见图12和图13）。 [0089] 在又一具体实施方式中，控制电路（110）配置成能够检测外部电源电压（VDD）上电的上电检测电路。 [0090] 配置成上电检测电路的控制电路（110）提供作为上电复位信号的控制启动信号（Pon_Reset）到电源电路（111）。 [0091] 当由时钟产生单元（105）产生的时钟信号的振荡频率在提供校准功率电压（VDD_CAL）到时钟产生单元（105）开始之后基本稳定时，配置成上电检测电路的控制电路（110）提供作为校准启动信号（CAL_Start）到搜索控制单元（104）（参见图12和图13）。 [0092] 在最具体的实施方式中，高频电路（1）还包括增益控制电路（112）和增益控制导向的可变电流源（113）。 [0093] 增益控制电路（112）控制增益控制导向的可变电流源（113）以使得增益控制导向的可变电流基本和流过增益控制导向的可变电流源（113）的自动功率控制电压（Vapc）成比例。 [0094] 流过增益控制导向的可变电流源（113）的增益控制导向的可变电流被提供到放大器单元（21）。 [0095] 在高频放大操作期间，电源电路（111）提供高频放大电源电压（VDD_RF）到增益控制电路（112）和增益控制导向的可变电流源（113）（参见图12）。 [0096] （2）根据本发明另一观点的典型实施方式的高频模块（1）包括高频功率放大器电路（20）；工艺监测电路（100）；搜索控制单元（104）和时钟产生单元（105）。 [0097] 高频功率放大器电路（20）包括放大器单元（21）和偏置控制单元（22）。放大器单元（21）的放大晶体管（212）的放大增益被由偏置控制单元（22）设定的放大晶体管（212）的偏置电流控制。 [0098] 工艺监测电路（100）包括由和放大器单元（21）的放大晶体管（212）相同的半导体制造工艺形成的复制晶体管（1015、1025），从而工艺监测电路（100）产生监测复制晶体管（1015、1025）特性的监测输出。 [0099] 响应于时钟产生单元（105）的校准时钟年和工艺监测电路（100）的监测输出，搜索控制单元（104）产生用于根据预定搜索算法调整放大器晶体管（212）的放大增益的多位数字补偿值。 [0100] 响应于根据预定搜索算法存储在搜索控制单元（104）中的数字补偿信号，工艺监测电路（100）和偏置控制单元（22）是反馈控制的（参见图2）。 [0101] 根据实施方式，当通过数字控制补偿由于半导体制造工艺的变化引起的高频功率放大器电路中高频功率放大晶体管放大特性的变化时，可以改善补偿操作的准确性。 [0102] 在优选实施方式中，放大器单元（21）的放大晶体管（212）和工艺监测电路（100）的复制晶体管（1015、1025）是由相同的半导体制造工艺形成的N沟道MOS FET（参见图2）。 [0103] 在另一优选实施方式中，放大器单元（21）的放大晶体管（212）和工艺监测电路（100）的复制晶体管（1015、1025）是由相同的半导体制造工艺形成的双极晶体管（参见图14）。 [0104] 在又一优选实施方式中，高频功率放大器电路（20）、工艺监测电路（100）、搜索控制单元（104）和时钟产生单元（105）形成在单个半导体芯片（Chip）中，校准电路（10）由工艺监测电路（100）、搜索控制单元（104）和时钟产生单元（105）组成（参见图10）。 [0105] 在又一优选实施方式中，高频功率放大器电路（20）、工艺监测电路（100）和搜索控制单元（104）形成在单个半导体芯片（Chip）中，校准电路（10）由工艺监测电路（100）和搜索控制单元（104）组成，从时钟产生单元（105）提供时钟信号给校准电路（10）（参见图11）。 [0106] 在具体实施方式中，高频模块（1）还包括控制电路（110）；电源电路（111）和控制数据保持单元（107）。 [0107] 控制电路（110）和电源电路（111）由外部电源电压（VDD）供电。 [0108] 控制电路（110）提供控制启动信号（Pon_Reset）到电源电路（111）。 [0109] 响应于控制启动信号（Pon_Reset），电源电路（111）提供校准电源电压（VDD_CAL）到工艺监测电路（100）、搜索控制单元（104）和时钟产生单元（105）。 [0110] 工艺监测电路（100）、搜索控制单元（104）和时钟产生单元（105）使用校准电源电压（VDD_CAL）执行校准操作，从而根据预定的搜索算法数字补偿值被存储在搜索控制单元（104）中。 [0111] 当数字误差补偿值最终存储在搜索控制单元（104）并且校准操作的执行完成的同时，搜索控制单元（104）提供控制结束信号（CAL_End）给电源电路（111）。 [0112] 响应于控制结束信号（CAL_End），电源电路（111）提供高频放大电源电压（VDD_RF）到放大器单元（21）和偏置控制单元（22）。 [0113] 放大器单元（21）和偏置控制单元（22）使用高频放大电源电压（VDD_RF）执行高频放大操作。在高频放大操作期间，提供到工艺监测电路（100）、搜索控制单元（104）和时钟产生单元（105）的校准电源电压（VDD_CAL）被设定成低压（参见图12和图13）。 [0114] 2、实施方式细节 [0115] 然后，详细解释实施方式。在用于解释本发明具体实施方式的整个附图中，相同的符合和具有相同功能的元件关联，因此重复的解释被省略了。 [0116] （实施方式1） [0117] 《高频功率模块的基本配置》 [0118] 图1示出了根据本发明实施方式1的高频功率模块1的基本配置。 [0119] 如图1所示，高频功率模块1包括校准电路10和高频功率放大器电路20。高频功率放大器电路20包括放大器单元21和偏置控制单元22。放大器单元21执行在RF输入端上的RF输入信号Pin的功率放大，以产生在RF输出端上的RF输出信号Pout。RF输入端上的RF输入信号Pin是由RFIC（射频半导体集成电路）（未示出）的传输信号处理单元提供的。RF输出端上的RF输出信号Pout通过输出匹配电路、天线开关、转换开关等提供到手机的天线（天线和其它未示出）。放大器单元21的放大增益能够被由偏置控制单元22设定的放大器单元21的功率放大晶体管的偏置电流的电流值控制。 [0120] 《校准电路》 [0121] 图1中示出的高频功率模块1的校准电路10补偿由半导体制造工艺的变化引起的放大器单元21的功率放大晶体管的放大特性的改变。 [0122] 校准电路10包括工艺监测电路100、搜索控制单元104、时钟产生单元105、控制数据转换表106和控制数据保持单元107。工艺监测电路100监测由半导体制造工艺的变化引起的放大器单元21的功率放大晶体管的放大特性的改变。即，工艺监测电路100包括第一元件特性检测器101、第二元件特性检测器102和电压比较器103。第一元件特性101检测器的第一检测晶体管、第二元件特性检测器102的第二检测晶体管和放大器单元21的功率放大晶体管由相同的半导体制造工艺形成。这些晶体管的栅极宽度Wg具有相同的制造目标尺寸，这些晶体管的栅极长度Lg也具有相同的制造目标尺寸。当这些晶体管是双极晶体管时，这些晶体管由相同的半导体制造工艺形成，并且这些晶体管的基底宽度Wb也具有相同的制造目标尺寸。 [0123] 在半导体制造工艺的变化处于理想状态的零状态下，第一元件特性检测器101的第一检测输出信号和第二元件特性检测器102的第二检测输出信号变成相等的。因此，搜索控制单元104的数字误差补偿值也变得处于零状态，其中电压比较器103的多位比较输出信号响应于由时钟产生单元105产生的时钟信号被存储。因此，在理想状态下，即使工艺监测电路100的第二元件特性检测器102以及高频功率放大器电路20的放大器单元21和偏置控制单元22是响应于搜索控制单元104的数字误差补偿值被反馈控制的，偏置状态等同于由半导体制造工艺的变化引起的放大器单元21的功率放大晶体管的放大特性的改变不被补偿时的状态。 [0124] 然而，实际上会发生半导体制造工艺的变化，并且第一元件特性检测器101的第一检测输出信号和第二元件特性检测器102的第二检测输出信号是不同的。因此，电压比较器103的比较输出信号取决于第一检测输出信号和第二检测输出信号的大小关系改变到高电平或低电平。响应于由时钟产生单元105产生的时钟信号，搜索控制单元104根据合适的搜索算法，例如二分法搜索产生数字误差补偿值，从而第一元件特性检测器101的第一检测输出信号和第二元件特性检测器102的第二检测输出信号之间的差别可以变得最小。即，工艺监测电路100的第二元件特性检测器102以及高频功率放大器电路20的放大器单元21和偏置控制单元22是根据通过搜索操作最终存储在搜索控制单元104中的数字误差补偿值而被反馈控制的。因此，反馈控制被执行来实现基本理想的状态，其中工艺监测电路100的第一元件特性检测器101的第一检测输出信号和第二元件特性检测器102的第二检测输出信号之间的差别达到最小。根据存储在搜索控制单元104中的理想数字误差补偿值，高频功率放大器电路20的放大器单元21和偏置控制单元22执行对抗半导体制造工艺变化的功率放大晶体管的放大特性的数字反馈控制补偿。 [0125] 具体的，存储在搜索控制单元104的数字误差补偿值通过控制数据转换表106被转换成偏置电流设定信息。当高频功率放大器电路20的偏置控制单元22设定放大器单元21的功率放大晶体管的偏置电流的电流值时，使用该偏置电流设定信息。由控制数据转换表106转换的偏置电流设定信息存储在控制数据保持单元107中，并且从控制数据保持单元107提供到偏置控制单元22。 [0126] 《工艺监测电路和放大器单元的配置》 [0127] 图2示出了根据图1中示出的本发明实施方式1的高频功率模块1中工艺监测电路100的第一元件特性检测器101和第二元件特性检测器102的配置以及放大器单元21的配置。 [0128] 如图2所示，第一元件特性检测器101包括固定电流源1013、复制晶体管1015、偏置晶体管1014、电流镜晶体管对1016、参考电压源1012、运算放大器1011、电流-电压转换电阻1018和比较电压调节电阻1017。 [0129] 由于N沟道MOS FET的偏置晶体管1014和N沟道MOS FET的复制晶体管1015以电流镜配置耦合，因此流过作为电流镜的输入晶体管的、与固定电流源1013的恒定电流成比例的电流值的恒定电流流过作为电流镜输出晶体管的复制晶体管1015。偏置晶体管1014的源极和复制晶体管1015的源极耦合到地电压GND，偏置晶体管1014的栅极和漏极耦合，偏置晶体管1014的栅极和复制晶体管1015的栅极耦合，固定电流源1013耦合在偏置晶体管1014的漏极和电源电压VDD之间。 [0130] 参考电压源1012的参考电压VREF1提供到运算放大器1011的非反相输入端。运算放大器1011的输出端耦合到电流镜晶体管对1016的两个P沟道MOS FET 10161和10162的源极。P沟道MOS FET10161的栅极和漏极耦合到P沟道MOS FET 10162的栅极，并进一步耦合到运算放大器1011的反相输入端和复制晶体管1015的漏极。P沟道MOS FET 10162的漏极通过串联耦合的比较电压调节电阻1017和电流-电压转换电阻1018耦合到地电压GND，并且进一步耦合到电压比较器103的反相输入端。 [0131] 如图2所示，第二元件特性检测器102包括可变电流源1023、复制晶体管1025、偏置晶体管1024、电流镜晶体管对1026、参考电压源1022、运算放大器1021和电流-电压转换电阻1028。 [0132] 由于N沟道MOS FET的偏置晶体管1024和N沟道MOS FET的复制晶体管1025以电流镜配置耦合，因此流过作为电流镜的输入晶体管的、与固定电流源1023的恒定电流成比例的电流值的恒定电流流过作为电流镜输出晶体管的复制晶体管1025。偏置晶体管1024的源极和复制晶体管1025的源极耦合到地电压GND，偏置晶体管1024的栅极和漏极耦合，偏置晶体管1024的栅极和复制晶体管1025的栅极耦合，可变电流源1023耦合在偏置晶体管1024和电源电压VDD之间。 [0133] 参考电压源1022的参考电压VREF2提供到运算放大器1021的非反相输入端。运算放大器1021的输出端耦合到电流镜晶体管对1026的两个P沟道MOS FET 10261和10262的源极。P沟道MOS FET10261的栅极和漏极耦合到P沟道MOS FET 10262的栅极，并进一步耦合到运算放大器1021的反相输入端和复制晶体管1025的漏极。P沟道MOS FET 10262的漏极通过电流-电压转换电阻1028耦合到地电压GND，并且进一步耦合到电压比较器103的非反相输入端。 [0135] 由于N沟道MOS FET的偏置晶体管211和N沟道MOS FET的放大晶体管212以电流镜配置耦合，因此流过作为电流镜输入晶体管的偏置晶体管211的、与偏置控制单元22的可变恒定电流成比例的电流值的恒定电流流过作为电流镜输出晶体管的放大晶体管212。偏置晶体管211的源极和放大晶体管212的源极耦合到地电压GND，偏置晶体管211的栅极和漏极耦合，偏置晶体管211的栅极和放大晶体管212的栅极通过交流分量衰减电阻器213相互耦合，偏置控制单元22的可变电流源耦合在偏置晶体管211和电源电压VDD之间。 [0136] 在图2中，第一元件特性检测器101的第一检测晶体管1015、第二元件特性检测器102的第二检测晶体管1025和放大器单元21的功率放大晶体管213由相同的半导体制造工艺形成。这些晶体管的栅极宽度Wg具有相同的制造目标尺寸，这些晶体管的栅极长度Lg也具有相同的制造目标尺寸。第一元件特性检测器101的第一偏置晶体管1014、第二元件特性检测器102的第二偏置晶体管1024和放大器单元21的偏置晶体管211由相同的制造工艺形成。这些晶体管的栅极宽度Wg具有相同的制造目标尺寸，这些晶体管的栅极长度Lg也具有相同的制造目标尺寸。 [0137] 通过运算放大器1011的反馈操作，耦合到反相输入端的第一检测晶体管1015的漏源电压VDS1被控制为和耦合到非反相输入端的参考电压源1012的参考电压VREF1基本相同的电压水平。类似地，通过运算放大器1021的反馈操作，耦合到反相输入端的第二检测晶体管1025的漏源电压VDS2被控制为和耦合到非反相输入端的参考电压源1022的参考电压VREF2基本相同的电压水平。 [0138] 为了建立第一元件特性检测器101的第一检测晶体管1015的漏极电流IDS1与第二元件特性检测器102的第二检测晶体管1025的漏极电流IDS2之间IDS1 [0139] 因此，第一元件特性检测器101的第一检测晶体管1015的漏极电流IDS1和第二元件特性检测器102的第二检测晶体管1025的漏极电流IDS2分别通过以下等式给出。 [0140] （等式1） [0141] （等式2） [0142] 此处，μ是MOS FET的沟道迁移率，Cox是MOS FET的栅极氧化层电容，VGS是MOS FET的栅源电压，VTH是MOS FET的阈值电压，λ是MOS FET的沟道长度调制系数。 [0143] 通过预先设定VDS1 [0144] 通过将第一元件特性检测器101的电流镜晶体管对1016的两个P沟道MOS FET 10161和10162的元件尺寸设计成相等，使得与第一元件特性检测器101的第一检测晶体管 1015的漏极电流IDS1同样电流值的电流穿过串联耦合的比较电压调节电阻1017和电流-电压转换电阻1018变得可能。类似地，通过将第二元件特性检测器102的电流镜晶体管对1026的两个P沟道MOS FET 10261和10262的元件尺寸设计成相等，使得与第二元件特性检测器 102的第二检测晶体管1025的漏极电流IDS2同样电流值的电流穿过电流-电压转换电阻1028变得可能。 [0145] 假设比较电压调节电阻1017的阻值是Rcont，电流-电压转换电阻1018的阻值是R1，电流-电压转换电阻1028的阻值是R2，第一元件特性检测器101的第一检测电压VOUT1和第二元件特性检测器102的第二检测电压VOUT2分别由以下等式给出。 [0146] VOUT1＝(Rcont+R1)IDS（1 等式3） [0147] VOUT2＝R2IDS（2 等式4） [0148] 在半导体制造工艺的变化处于理想状态的零状态下，设定比较电压调节电阻1017的阻值Rount，以使得第一元件特性检测器101的第一检测电压VOUT1和第二元件特性检测器102的第二检测电压VOUT2可以变得相互基本相等。通过使等式（3）和等式（4）相等，比较电压调节电阻1017的阻值Rount由以下等式得出。 [0149] (Rcont+R1)IDS1＝R2IDS（2 等式5） [0150] （等式6） [0151] 例如，当阻值R1和阻值R2都等于阻值R时，并且当漏极电流IDS1和IDS2具有IDS2＝2IDS1的关系时，比较电压调节电阻1017的阻值Rount由阻值R给出。 [0152] 当半导体制造工艺的变化处于理想状态（零状态）下，第一元件特性检测器101的第一检测电压VOUT1和第二元件特性检测器102的第二检测电压VOUT2变得相等。因此，响应于由时钟产生单元105产生的时钟信号将电压比较器103的多位比较输出信号存储在搜索控制单元104中，搜索控制单元104的数字误差补偿值也变为零状态。因此，在理想状态下，即使工艺监测电路100的第二元件特性检测器102以及高频功率放大器电路20的放大器单元21和偏置控制单元22响应于搜索控制单元104的数字误差补偿值被反馈控制时，偏置状态变得等价于由半导体制造工艺的变化引起的放大器单元21的功率放大晶体管的放大特性的变化未补偿时的状态。 [0153] 然而，半导体制造工艺的变化是实际存在的，并且第一元件特性检测器101的第一检测电压VOUT1和第二元件特性检测器102的第二检测电压VOUT2是不同的；因此，电压比较器103的比较输出信号取决于第一检测电压VOUT1和第二检测电压VOUT2的大小关系改变到高电平或低电平。响应于由时钟产生单元105产生的时钟信号，搜索控制单元104根据合适的搜索算法（例如二分法搜索）产生数字误差补偿值，从而第一检测电压VOUT1和第二检测电压VOUT2之间的差可以变得最小。即，工艺监测电路100的第二元件特性检测器102以及高频功率放大器电路20的放大器单元21和偏置控制单元22是根据由搜索操作最终存储在搜索控制单元104中的数字误差补偿值而被反馈控制的。因此，反馈控制被执行来实现基本理想的状态，在该状态中工艺监测电路100的第一检测电压VOUT1和第二检测电压VOUT2之间的差达到最小。根据存储在搜索控制单元104中的理想数字误差补偿值，高频功率放大器电路20的放大器单元21和偏置控制单元22执行针对半导体制造工艺变化的功率放大晶体管的放大特性的数字反馈控制补偿。 [0154] 具体地，存储在搜索控制单元104的数字误差补偿值由控制数据转换表106转换成偏置电流设定信息。当高频功率放大器电路20的偏置控制单元22设定放大器单元21的功率放大晶体管的偏置电流的电流值时，使用偏置电流设定信息。由控制数据转换表106转换的偏置电流设定信息存储在控制数据保持单元107中，并且从控制数据保持单元107提供到偏置控制单元22。 [0155] 《第一元件特性检测器和第二元件特性检测器的操作》 [0156] 图3是示出分别耦合以配置成如图2所示的第一元件特性检测器101和第二元件特性检测器102的电流镜的复制晶体管1015和1025以及偏置晶体管1014和0124的操作的示意图。 [0157] 如图3所示，与流过作为电流镜输入晶体管QIN的偏置晶体的输入电流IREF成比例的输出电路ID流过作为电流镜输出晶体管QOUT的复制晶体管。当输出晶体QOUT的漏源电压值VDS是VDS2和VDS1时，输出电流ID的相应值IDS2和IDS1分别由等式（2）和等式（1）给出。 [0158] 图4（A）和图4（B）示出了图3示出的电流镜的输出晶体管QOUT的输出电流IDS2和IDS1取决于MOS FET的栅极长度Lg的尺寸变化的方式。 [0159] 图4（A）示出了当MOS FET的栅极长度Lg大时，电流镜的输出晶体管QOUT的输出电流IDS2和IDS1。当栅极长度Lg大时，MOS FET的沟道长度调制系统λ小；因此，当输出晶体管QOUT的漏源电压值VDS从VDS1改变到VDS2时，输出晶体管QOUT相应的输出电流IDS2和IDS1的差小。 [0160] 图4（B）示出了当MOS FET的栅极长度Lg小时，电流镜的输出晶体管QOUT的输出电流IDS2和IDS1。当栅极长度Lg小时，MOS FET的沟道长度调制系统λ大；因此，当输出晶体管QOUT的漏源电压值VDS从VDS2改变到VDS1时，输出晶体管QOUT相应的输出电流IDS2和IDS1的差大。 [0161] 图5（A）、图5（B）和图5（C）示出了根据图2示出的本发明实施方式1的工艺监测电路100的第一元件特性检测器101的第一检测电压VOUT1和第二元件特性检测器102的第二检测电压VOUT2取决于MOS FET的栅极长度Lg的变化而改变的方式。 [0162] 图5（A）示出了当半导体制造工艺处于理想零状态时栅极长度Lg没有变化的情况。在现有的情况下，如上所述，工艺监测电路100中第一元件特性检测器101的第一检测电压值VOUT1和第二元件特性检测器102的第二检测电压值VOUT2变得基本相等。 [0163] 图5（B）示出了作为半导体制造工艺变化出现的结果的栅极长度Lg大于制造目标尺寸的情况。在图5（B）的情况下，MOS FET的沟道长度调制系统λ小于图5（A）的情况；因此，在工艺监测电路100中，第二元件特性检测器102的第二检测电压值VOUT2变得小于第一元件特性检测器101的第一检测电压值VOUT1。 [0164] 图5（C）示出了作为半导体制造工艺变化出现的结果的栅极长度Lg小于制造目标尺寸的情况。在图5（C）的情况下，MOS FET的沟道长度调制系统λ大于图5（A）的情况；因此，在工艺监测电路100中，第二元件特性检测器102的第二检测电压值VOUT2变得大于第一元件特性检测器101的第一检测电压值VOUT1。 [0165] 在另一方面，MOS FET的跨导gm由以下等式给出。 [0166] （等式7） [0167] 因此，从等式（7）可以理解，当作为半导体制造工艺变化的结果的栅极长度Lg大于制造目标尺寸时，可以通过从初始值增加漏极电流IDS来补偿跨导gm对MOS FET栅极长度Lg的依赖。类似地，从等式（7）可以理解，当作为半导体制造工艺变化的结果的栅极长度Lg变得小于制造目标尺寸时，可以通过从初始值减小漏极电流IDS来补偿跨导gm对MOS FET栅极长度Lg的依赖。 [0168] 在另一方面，栅极长度Lg大并且如图5（B）中那样保持VOUT2 [0169] 即，可以基于电压比较器103的比较输出信号的低电平来决定栅极长度Lg大并且如图5（B）中那样保持VOUT2 [0170] 类似地，可以基于电压比较器103的比较输出信号的高电平来决定栅极长度Lg小并且如图5（C）中那样保持VOUT2>VOUT1的关系的状态。响应于时钟产生单元105产生的时钟信号，搜索控制单元104根据合适的搜索算法，例如二分法搜索产生满足VOUT2≈VOUT1关系的数字误差补偿值。即通过减少可变电流源1023的可变恒定电流而不是初始值，搜索控制单元104的数字误差补偿值被反馈控制到满足VOUT2≈VOUT1关系的理想状态。在搜索控制单元104中存储的数字误差补偿值通过控制数据转换表106转换成偏置电流设定信息。偏置电流设定信息存储在控制数据保持单元107中，并被从控制数据保持单元107提供到偏置控制单元 22。高频功率放大器电路20的偏置控制单元22设定放大器单元21的功率放大晶体管212的偏置电流的电流值。即，通过减少放大器单元21的功率放大晶体212的漏极电流IDS而不是初始值，可以补偿跨导gm对功率放大晶体212的MOS FET的栅极长度Lg的依赖。 [0171] 图6是示出了根据图2示出的本发明实施方式1的工艺监测电路100的第二元件特性检测器102的第二检测电压VOUT2可以由可变电流源1023的可变恒定电流控制。 [0172] 如图6所示，通过增加可变电流源1023的可变恒定电流，第二元件特性检测器102的第二检测电压VOUT2被增加了，通过减少可变电流源1023的可变恒定电流，第二元件特性检测器102的第二检测电压VOUT2被减少了。即，可变电流源1023的可变恒定电流值被设定使得第一元件特性检测器101的第一检测电压值VOUT1和第二元件特性检测器102的第二检测电压VOUT2可以变得基本相等。 [0173] 《偏置控制单元和可变电流源的配置》 [0174] 图7示出了根据图2所示的本发明实施方式1的高频功率模块1的偏置控制单元22和第二元件特性检测器102的可变电流源1023的配置。 [0175] 如图7所示，偏置控制单元22和可变电流源1023包括参考电压源301，运算放大器302，两个P沟道MOS FET 303和304，调节电阻器305，多个控制开关311、312、313、314和315，和多个电阻器321、322、323、324和325。参考电压源301的参考电压VREF提供到运算放大器 302的非反相输入端，运算放大器302的输出信号提供到两个P沟道MOS FET 303和304的栅极，电源电压VDD提供到两个P沟道MOS FET 303和304的源极。 [0176] 调节电阻器305的一端耦合到P沟道MOS FET 303的漏极和运算放大器302的反相输入端，调节电阻器305的另一端耦合到控制开关311的一端和电阻器321的一端，控制开关311的另一端和电阻321的另一端耦合到控制开关312的一端和电阻器322的一端。控制开关 312的另一端和电阻322的另一端耦合到控制开关313的一端和电阻器323的一端，控制开关 313的另一端和电阻器323的另一端耦合到控制开关314的一端和电阻器324的一端。控制开关314的另一端和电阻器324的另一端耦合到控制开关315的一端和电阻器325的一端，控制开关315的另一端和电阻325的另一端耦合到地电压GND。 [0177] 具体地，电阻321设定为具有电阻值R，电阻322设定为具有电阻值R/2，电阻323设定为具有电阻值R/4，电阻324设定为具有电阻值R/8，电阻325设定为具有电阻值R/16。 [0178] 响应于工艺监测电路100的电压比较器103的比较输出信号，搜索控制单元104的数字误差补偿值的最高有效位（MSB）的数字值D0提供到控制开关311。数字误差补偿值的第二位的数字值D1提供到控制开关312，数字误差补偿值的第三位的数字值D2提供到控制开关313。数字误差补偿值的第四位的数字值D3提供到控制开关314，数字误差补偿值的最低有效位（LSB）的数字值D4提供到控制开关315。因此，P沟道MOS FET 303的漏极电流ID由搜索控制单元104的数字误差补偿值的数字值D0、D1、D2、D3和D4决定，与P沟道MOSFET 303的漏极电流ID成比例的输出电流IOUT流过P沟道MOS FET304。偏置控制单元22的偏置电流和可变电流源1023的偏置电流由P沟道MOS FET 304的输出电流IOUT决定。 [0179] 在偏置控制单元22和可变电流源1023通过图7所示的电路实现的情况下，也可以在实现偏置控制单元22的可变电流电路中通过使电阻器321、322、323、324和325的阻值相互不同来省略控制数据转换表106和实现可变电流源1023的可变电流电路。 [0180] 《数字误差补偿值的确定，和不同电压的收敛》 [0181] 图8示出根据图2示出的本发明实施方式1的通过由高频功率模块1的校准电路10的搜索控制单元104执行的二分法搜索确定数字误差补偿值的数字值D0、D1、D2、D3和D4方式，其中第一元件特性检测器101的第一检测电压VOUT1和第二元件特性检测器102的第二检测电压VOUT2的电压差收敛到最小状态。 [0182] 图8所示的校准电路10的校准操作一启动，搜索控制单元104就控制数字误差补偿值的数字值D0、D1、D2、D3和D4到“10000”，并且只有控制开关311被控制到断开状态，其它控制开关312、313、314和315都被控制到导通状态。因此，可变电阻通过控制开关311、312、313、314和315被设定为电阻器321的电阻值R。 [0183] 校准操作一启动，第一元件特性检测器101的第一检测电压VOUT1和第二元件特性检测器102的第二检测电压VOUT2就由于半导体制造工艺的变化而不同。在用于确定数字误差补偿值的最高有效位的数字值D0的电压比较器103中的第一电压比较中，第二检测电压VOUT2低于第一检测电压VOUT1。因此，搜索控制单元104改变数字误差补偿值的最高有效位的数字值D0从高电平“1”到低电平“0”，并且改变数字误差补偿值的第二位的数字值D1从低电平“0”到高电平“1”。 [0184] 因此，在用于确定数字误差补偿值的第二位的数字值D1的电压比较器103中的第二电压比较之前，控制开关311从断开状态变为导通状态，控制开关312从导通状态变为断开状态，并且可变电阻由控制开关311-315改变到电阻器322的R/2的电阻值。因此，P沟道MOSFET 303的漏极电流ID和P沟道MOS FET 304的输出电流IOUT增加。因此，可变电流源1023的偏置电流增加，第二元件特性检测器102的第二检测电压VOUT2增加。 [0185] 在用于确定数字误差补偿值的第二位的数字值D1的电压比较器103的第二电压比较时，第二检测电压VOUT2高于第一检测电压VOUT1。因此，搜索控制单元104将数字误差补偿值的第二位的数字值D1保持在高电平“1”并将数字误差补偿值的第三位的数字值D2从低电平“0”变为高电平“1”。 [0186] 因此，在用于确定数字误差补偿值的第三位的数字值D2的电压比较器103中的第三电压比较之前，控制开关312保持断开状态，控制开关313从导通状态变为断开状态，并且可变电阻由控制开关311-315改变到电阻器322的R/2的电阻值和电阻器323的R/4的电阻值的电阻和。因此，P沟道MOS FET 303的漏极电流ID和P沟道MOS FET 304的输出电流IOUT减少。因此，可变电流源1023的偏置电流减少，第二元件特性检测器102的第二检测电压VOUT2减少。 [0187] 在用于确定数字误差补偿值的第三位的数字值D2的电压比较器103的第三电压比较时，第二检测电压VOUT2高于第一检测电压VOUT1。因此，搜索控制单元104将数字误差补偿值的第二位的数字值D1保持在高电平“1”，将数字误差补偿值的第三位的数字值D2保持在高电平“1”，并将数字误差补偿值的第四位的数字值D3从低电平“0”变为高电平“1”。 [0188] 因此，在用于确定数字误差补偿值的第四位的数字值D3的电压比较器103中的第四电压比较之前，控制开关313保持断开状态，控制开关314从导通状态变为断开状态，并且可变电阻由控制开关311-315改变到电阻器322的R/2的电阻值、电阻器323的R/4的电阻值和电阻器324的R/8的电阻值的电阻和。因此，P沟道MOS FET303的漏极电流ID和P沟道MOS FET 304的输出电流IOUT减少。因此，可变电流源1023的偏置电流减少，第二元件特性检测器102的第二检测电压VOUT2减少。 [0189] 在用于确定数字误差补偿值的第四位的数字值D3的电压比较器103的第四电压比较时，第二检测电压VOUT2低于第一检测电压VOUT1。因此，搜索控制单元将数字误差补偿值的第三位的数字值D2保持在高电平“1”，将数字误差补偿值的第四位的数字值D3从高电平“1”变为低电平“0”，并将数字误差补偿值的第五位的数字值D4从低电平“0”变为高电平“1”。 [0190] 因此，在用于确定数字误差补偿值的最低有效位的数字值D4的电压比较器103中的最后和第五电压比较之前，控制开关314从断开状态变为导通状态，控制开关315从导通状态变为断开状态，并且可变电阻由控制开关311-315改变到电阻器322的R/2的电阻值、电阻器323的R/4的电阻值、和电阻325的R/16的电阻值的电阻和。因此，P沟道MOS FET 303的漏极电流ID和P沟道MOS FET 304的输出电流IOUT增加。因此，可变电流源1023的偏置电流增加，第二元件特性检测器102的第二检测电压VOUT2增加。 [0191] 在用于确定数字误差补偿值的最低有效位的数字值D4的电压比较器103的最后和第五电压比较时，第二检测电压VOUT2高于第一检测电压VOUT1。因此，搜索控制单元104将数字误差补偿值的第四位的数字值D3保持在低电平“0”，并将数字误差补偿值的最低有效位的数字值D4保持在高电平“1”。 [0192] 《用于校准操作的时钟产生单元》 [0193] 图9示出了根据图2所示的本发明实施方式1的用于产生高频功率模块1的校准电路10的搜索控制单元104的操作时钟的时钟产生单元105的配置。 [0194] 如图9所示，时钟产生单元105产生图2中示出的产生校准电路10的搜索控制单元104的搜索控制操作时钟，时钟产生单元105包括三级串联耦合的反相器Inv1、Inv2和Inv3。 第一级反相器Inv1的输入端耦合到最后级反相器Inv3的输出端，第一级反相器Inv1的输出端耦合到中间级反相器Inv2的输入端，中间级反相器Inv2的输出端耦合到最后级反相器Inv3的输入端。时钟输出信号从最后级反相器Inv3的输出端产生。 [0195] 图9所示的时钟产生单元105的三级串联耦合反相器Inv1、Inv2和Inv3的每一个反相器可以包括CMOS反相器，该CMOS反相器包括P沟道MOS FET和N沟道MOS FET。可以通过CMOS半导体制造工艺在形成图2所示的P沟道MOS FET 10161、10162、10261和10262以及N沟道MOS FET 1014、1015、1024、1025、211和212的同时来形成CMOS反相器。 [0196] 图10示出了根据图9所示的本发明的实施方式1中时钟产生单元105与高频功率放大器电路20和校准电路10一起形成在CMOS硅半导体芯片“Chip”中的方式，时钟产生单元105包括三级串联耦合的CMOS反相器Inv1、Inv2和Inv3的环形振荡器。 [0197] 如图10所示，根据本发明实施方式1的高频功率模块1安装CMOS硅半导体芯片“Chip”，其包括高频功率放大器电路20、校准电路10和时钟产生单元105，并且在同一模块上安装分别耦合到高频功率放大电路20的RP信号输入端和RF信号输出端的输入匹配电路108和输出匹配电路109。 [0198] 图11示出了根据本发明实施方式1的高频功率模块1的另一实施例，其中时钟产生单元105包括安装在共同模块中的晶体振荡器、CMOS硅半导体芯片“Chip”、输入匹配电路108和输出匹配电路109。 [0199] 如图11所示，高频功率放大器电路20和校准电路10形成在CMOS硅半导体芯片“Chip”中。 [0200] （实施方式2） [0201] 图12示出了根据本发明实施方式2的高频功率模块1的配置。 [0202] 根据图12所示的本发明实施方式2的高频功率模块1在以下方面不同于根据图1所示的本发明实施方式1的高频功率模块1。 [0203] 即，根据图12所示的本发明实施方式2的高频功率模块1还包括上电检测电路110；功率管理电路111；增益控制电路112和增益控制导向的可变电流源113。增益控制电路112控制增益控制导向的可变电流源113，从而基本与自动功率控制电压Vapc成比例的可变电流流过增益导向的可变电流源113。因此，使得放大器单元21的放大增益基本与自动功率控制电压Vapc成比例。 [0204] 外部电源电压VDD从高频功率模块1的外部，例如从如手机的无线通信终端的电池提供到上电检测电路110和功率管理电路111。因此，上电检测电路110能够通过外部电源电压VDD的电压电平上升检测到上电。 [0205] 图13是示出根据图12的本发明实施方式2的高频功率模块1的操作的波形图。 [0206] 如图13所示，当外部电源电压VDD的电压电平由于上电而开始上升时，上电检测电路110提供上电复位信号Pon_Reset到功率管理电路111。 [0207] 响应于上电复位信号Pon_Rese，功率管理电路111产生校准操作电源电压VDD_CAL，并且将其提供到校准电路10的工艺监测电路100的第一元件特性检测电路101、第二元件特性检测电路102和电压比较器103以及提供到搜索控制单元104、时钟产生单元105、控制数据转换表106和控制数据保持单元107。 [0208] 通过校准操作电源电压VDD_CAL提供到时钟产生单元105而从时钟产生单元105产生提供到校准电路10的搜索控制单元104的操作时钟信号CLK。在操作时钟信号CLK的振荡频率基本稳定时，校准操作启动信号CAL_Start由上电检测电路110产生并被提供到搜索控制单元104。 [0209] 响应于操作时钟信号CLK和校准操作启动信号CAL_Start，搜索控制单元104连续地计算数字误差补偿值的数字值D0、D1、D2、D3和D4，其根据合适的搜索算法，例如二分法搜索，最小化第一元件特性检测器101的第一检测输出信号和第二元件特性检测器102的第二检测输出信号之间的差。 [0210] 根据这种方式计算的搜索控制单元104的数字误差补偿值的数字值D0、D1、D2、D3和D4，确定第二元件特性检测器102的可变电流源1023的可变恒定电流和偏置控制单元22的偏置电流。 [0211] 在搜索控制单元104的数字误差补偿值的数字值D0、D1、D2、D3和D4的计算操作完成时（即，完成数字误差补偿值的最低有效位LSB的数字值D4的产生时），校准操作结束信号CAL_End由搜索控制单元104产生并被提供到功率管理电路111。 [0212] 响应于校准操作结束信号CAL_End，功率管理电路111设定校准操作电源电压VDD_CAL的电压电平基本为零。因此，可以降低第一元件特性检测电路101、第二元件特性检测电路102、电压比较器103、搜索控制单元104、时钟产生单元105和控制数据转换表106的功耗。 [0213] 响应于校准操作结束信号CAL_End，功率管理电路111产生RF操作电源电压VDD_RF，并将其提供到放大器单元21、偏置控制单元22、增益控制电路112和增益控制导向的可变电流源113。因此，放大器单元21、偏置控制单元22、增益控制电路112、增益控制导向的可变电流源113和控制数据保持单元107被RF操作电源电压VDD_RF激活到操作状态。因此，在高频功率放大器电路20的放大器单元21和偏置控制单元22中，处理半导体制造工艺变化的补偿操作由数字反馈控制执行。 [0214] 在产生校准操作结束信号CAL_End之前，RF操作电源电压VDD_RF的电压电平被设定为基本为零。因此，可以降低放大器单元21、偏置控制单元22、增益控制电路112和增益控制导向的可变电流源113的功耗。 [0215] （实施方式3） [0216] 图14是示出根据本发明实施方式3的校准电路10的工艺监测电路100的第一元件特性检测器101和第二元件特性检测器102的配置图以及放大器单元21的配置图。 [0217] 根据图14示出的本发明实施方式3的校准电路10和放大器单元21在以下方面不同于根据图2示出的本发明实施方式1的校准电路10和放大器单元21。 [0218] 即，包括在根据图2示出的本发明实施方式1的校准电路10和放大器单元21中的N沟道MOS FET 1014、1015、1024、1025、211和212由被包括在根据图14所示的本发明实施方式3的校准电路10和放大器单元21中的硅NPN双极晶体管1014、1015、1024、1025、211和212所代替。 [0219] 因此，在图14所示的本发明实施方式3中使用了BiCOMS半导体制造工艺。即，硅NPN双极晶体管1014、1015、1024、1025、211和212由BiCMOS半导体制造工艺的双极工艺形成。P沟道MOS FET10161、10162、10261、10262和时钟产生单元105的三级串联耦合CMOS反相器由BiCMOS半导体制造工艺的CMOS工艺形成。在优选实施方式中，硅NPN双极晶体管可以是异质结双极晶体管（HBT），其基极区域是比在发射区域中硅具有更小带隙的硅-锗。 [0220] 在另一方面，图14示出的本发明实施方式3也有效地用于由于BiCMOS半导体制造工艺的双极工艺的变化和由早期效应引起的有效基极宽度的变化而导致双极晶体管的基极宽度Wb变化的场合。即，即使由于半导体制造工艺变化引起有效基极宽度变化，反馈控制也由搜索控制单元104的数字误差补偿值执行，从而最小化监测电路100中第一元件特性检测器101的第一检测输出信号和第二元件特性检测器102的第二检测输出信号间的差。 [0221] 同样在双极晶体管的基极-发射极杂质浓度变化，从而基极和发射极的串联电阻分量由于双极工艺的变化而变化，结果导致电导也变化的场合，可以通过根据图14所示的本发明实施方式3的时钟误差补偿值来应用反馈控制。 [0222] 如上所述，通过本发明人完成的发明已基于各种实施方式被具体解释了。然而，需要强调本发明并不局限于实施方式，其可以在不脱离主旨的范围内具有各种改变。 [0223] 例如，在如图14所示的本发明实施方式3中，双极晶体管1014、1015、1024、1025、211和212可以不必须是硅晶体管，他们可以是使用例如GaAs和InGaP的复合半导体的异质结双极晶体管（HBT）。在这种情况下，复合半导体异质结双极晶体管（HBT）1014、1015、1024、 1025、211和212集成在复合半导体芯片中，P沟道MOS FET10161、10162、10261、10262和时钟产生单元105的三级串联耦合CMOS反相器、运算放大器1011和1021以及电压比较器103集成在硅半导体芯片中。 [0224] 图2所示的MOS FET 1014、1015、1024、1025、211和212可以是使用LDMOS工艺的MOS FET。 [0225] 此外，图7所示的可变电流源的配置可以是另一种配置，其中电阻321、322、323、324和325分别并联耦合，开关311、312、313、314和315分别串联耦合在电阻321、322、323、 324、325和GND之间，电阻321、322、323、324和325的另一端耦合到调节电阻器305。 [0226] 在搜索控制单元104中的搜索算法也可以使用除二分法搜索之外的其他算法，例如线性算法。 [0227] 根据本发明的高频功率放大器电路不局限于能够安装在手机终端发射机中的高频功率放大器电路；然而，毋庸置疑，其能够适用作为能够安装在无线LAN通信终端中的高频电源放大器电路。 |
||||||
QQ群二维码
意见反馈
意见反馈