1.一种检测第一信号与第二信号之间相位差的方法，所述方法包括：
使用所述第二信号作为时钟，使用第一门控锁存器电路锁存所述第一信号的状态，以产生第一锁存信号；
使用所述第一信号作为时钟，使用第二门控锁存器电路锁存所述第二信号的状态，以产生第二锁存信号；以及
将所述第一锁存信号和所述第二锁存信号求和，以产生对所述第一信号是领先还是滞后于所述第二信号的指示。
2.根据权利要求1所述的方法，进一步包括，在所述第二门控锁存器的时钟输入处将所述第二信号反相。
3.根据权利要求1所述的方法，进一步包括，在将所述第一锁存信号和所述第二锁存信号求和之前，将所述第一锁存信号反相。
4.根据权利要求1所述的方法，其中所述求和包括，对所述第一锁存信号和所述第二锁存信号进行低通滤波。
5.根据权利要求4所述的方法，其中进行低通滤波包括使用RC网络。
6.根据权利要求1所述的方法，进一步包括，从定向耦合器的输出提供所述第一信号和所述第二信号。
7.根据权利要求6所述的方法，进一步包括，检测所述第一信号的幅度和所述第二信号的幅度。
8.一种包括相位检测器电路的电路，其中所述相位检测器电路包括：
第一门控锁存器，具有耦合至所述相位检测器的第一输入的数据输入、以及耦合至所述相位检测器的第二输入的时钟输入；
第二门控锁存器，具有耦合至所述相位检测器的第二输入的数据输入、以及耦合至所述相位检测器的第一输入的时钟输入；以及
求和电路，具有耦合至所述第一门控锁存器的输出的第一输入、以及耦合至所述第二门控锁存器的输出的第二输入，其中所述求和电路的输出指示，在所述相位检测器的第一输入处的信号是领先还是滞后于在所述相位检测器的第二输入处的信号。
9.根据权利要求8所述的相位检测器，其中所述求和电路的第一输入耦合至所述第一门控锁存器的反相输出，以及所述求和电路的第二输入耦合至所述第二门控锁存器的非反相输出。
10.根据权利要求8所述的相位检测器，进一步包括反相器电路，所述反相器电路耦合在所述第一门控锁存器的输出与所述求和电路的第一输入之间。
11.根据权利要求8所述的相位检测器，其中所述第二门控锁存器的时钟输入相对于所述第一门控锁存器的时钟输入反相。
12.根据权利要求8所述的相位检测器，进一步包括反相器电路，耦合在所述相位检测器的第二输入与所述第一门控锁存器的时钟输入之间。
13.根据权利要求8所述的相位检测器，其中所述求和电路包括：
第一串联电阻器，耦合至所述第一门控锁存器的输出；
第二串联电阻器，耦合至所述第二门控锁存器的输出；以及
负载电容器，耦合至所述第一串联电阻器和所述第二串联电阻器。
14.根据权利要求8所述的相位检测器，其中所述第一门控锁存器和所述第二门控锁存器中的每一个包括差分数据输入和差分时钟输入。
15.根据权利要求14所述的相位检测器，其中所述第一门控锁存器和所述第二门控锁存器中的每一个包括：
由晶体管组成的第一差分对，具有耦合至所述差分时钟输入的控制节点；
由晶体管组成的第二差分对，耦合至所述由晶体管组成的第一差分对的第一输出，所述由晶体管组成的第二差分对具有耦合至所述差分数据输入的控制节点；以及由晶体管组成的第三差分对，耦合至所述由晶体管组成的第一差分对的第二输出，其中所述由晶体管组成的第三差分对的第一晶体管的控制节点耦合至所述由晶体管组成的第三差分对的第二晶体管的输出节点，以及所述由晶体管组成的第三差分对的所述第二晶体管的控制节点耦合至所述由晶体管组成的第三差分对的所述第一晶体管的输出节点。
16.根据权利要求15所述的相位检测器，其中，
所述由晶体管组成的第一差分对包括由MOS晶体管组成的第一差分对；
所述由晶体管组成的第二差分对包括由MOS晶体管组成的第二差分对；以及所述由晶体管组成的第三差分对包括由MOS晶体管组成的第三差分对。
17.根据权利要求14所述的相位检测器，其中，
所述第一门控锁存器和所述第二门控锁存器中的每一个进一步包括差分输出；以及所述求和电路包括
第一电阻器，耦合在所述第一门控锁存器的差分输出的第一端子与所述求和电路的第一输出之间，
第二电阻器，耦合在所述第一门控锁存器的差分输出的第二端子与所述求和电路的第二输出之间，
第三电阻器，耦合在所述第二门控锁存器的差分输出的第一端子与所述求和电路的第二输出之间，以及
第四电阻器，耦合在所述第二门控锁存器的差分输出的第二端子与所述求和电路的第一输出之间。
18.根据权利要求17所述的相位检测器，其中所述求和电路进一步包括：
滤波电容器，耦合在所述求和电路的第一输出与所述求和电路的第二输出之间。
19.根据权利要求17所述的相位检测器，其中所述求和电路进一步包括：
第一电容器，耦合在所述求和电路的第一输出与参考节点之间；以及
第二电容器，耦合在所述求和电路的第二输出与所述参考节点之间。
20.根据权利要求8所述的电路，进一步包括RF耦合器，所述RF耦合器具有耦合至所述相位检测器的第一输入的第一输出、以及耦合至所述相位检测器的第二输入的第二输出。
21.根据权利要求20所述的电路，进一步包括：第一功率检测器，耦合至所述相位检测器的第一输入；以及第二功率检测器，耦合至所述相位检测器的第二输入。
22.一种相位检测器，包括：
多个级联的RF级，所述多个级联的RF级中的每一个具有第一RF放大器和第二RF放大器，其中所述第一RF放大器与后续RF级的第一RF放大器级联，以及所述第二RF放大器与后续RF级的第二RF放大器级联；
第一锁存器，具有耦合至第一RF级的第一RF放大器的输出的第一输入、以及耦合至所述第一RF级的第二RF放大器的输出的第二输入；
第二锁存器，具有耦合至第二RF级的第二RF放大器的输出的第一输入、以及耦合至所述第二RF级的第一RF放大器的输出的第二输入；以及
求和电路，具有耦合至所述第一锁存器和所述第二锁存器的输出的输入。
23.根据权利要求22所述的相位检测器，其中：
所述第一锁存器的第一输入是数据输入，以及所述第一锁存器的第二输入是时钟输入；以及
所述第二锁存器的第一输入是数据输入，以及所述第二锁存器的第二输入是时钟输入。
24.根据权利要求22所述的相位检测器，其中所述第一锁存器是门控锁存器，以及所述第二锁存器是门控锁存器。