包括放大器的接收机 |
|||||||
| 申请号 | CN200680004300.0 | 申请日 | 2006-01-30 | 公开(公告)号 | CN101164233B | 公开(公告)日 | 2012-10-03 |
| 申请人 | NXP股份有限公司; | 发明人 | 埃德温·范德海登; 雨果·费恩斯特罗; | ||||
| 摘要 | 本 发明 涉及一种包括用于对天线 信号 进行放大的 放大器 (31-34)的接收机(1)，所述放大器(31-34)包括放大器输入(11a)和放大器输出(12a、12b)，放大器输入(11a)是用于接收所述天线信号的单端输入，所述放大器输出(12a、12b)是差分输出，所述放大器(31-34)包括用于对放大器(31-34)的 串联 输入阻抗进行补偿的装置(54)。 | ||||||
| 权利要求 | 1.一种接收机(1)，包括用于对天线信号进行放大的放大器(31-34)，所述放大器(31-34)包括放大器输入(11a)和放大器输出(12a、12b)， |
||||||
| 说明书全文 | 包括放大器的接收机技术领域背景技术[0003] 从US 2003/0042983 A1中已知现有技术接收机，US 2003/0042983 A1公开了一种包括用于放大射频信号(天线信号)的放大器的接收机。该放大器包括两个晶体管、放大器输入以及放大器输出。这两个晶体管的发射极构成放大器的输入，以及这两个晶体管的集电极构成了放大器的输出。此放大器的输入是差分输入，而此放大器的输出是差分输出。 [0004] 为了将单端天线与差分输入连接，必须使用平衡-不平衡变换器。当位于芯片上时，这种平衡-不平衡变换器需要相对较大的芯片面积，并导致信号损失和噪声系数增大。为避免这种平衡-不平衡变换器，只将发射极之一用作放大器输入。因而，此放大器输入是用于接收天线信号的单端输入。由于放大器输入用作单端输入这一事实，将存在一定的阻抗失配，从而导致信号损失。为了减少阻抗失配，必须引入阻抗匹配电阻器。阻抗匹配电阻器会增加相对较多的噪声，并与两个电感器之一并联放置，这两个电感器与两个晶体管中的发射极串联。 [0005] 此外，由于放大器的噪声系数水平相对较高的事实，已知接收机是不利的。 发明内容 [0006] 本发明的目的是提供一种接收机，该接收机包括放大器，该放大器具有单端输入和差分输出的放大器，并在提供输入功率匹配的同时，具有相对较低水平的噪声系数。 [0007] 此外，本发明的另一目的是提供一种放大器，该放大器具有单端输入和差分输出，并在提供输入功率匹配的同时，具有相对较低水平的噪声系数。 [0008] 根据本发明的接收机包括用于对天线信号进行放大的放大器，该放大器包括放大器输入和放大器输出，放大器输入是用于接收天线信号的单端输入，放大器输出是差分输出，此外该放大器包括用于对放大器的串联输入阻抗进行补偿的装置。 [0009] 通过引入对放大器的串联输入阻抗进行补偿的装置，平衡了放大器的输入阻抗，而无需引入噪声产生电阻器。由此，放大器的噪声系数处于相对较低且可接受的水平。 [0010] 根据本发明的接收机实施例由包括第一晶体管和第二晶体管的放大器限定，两个晶体管的控制电极通过第一元件相互连接，两个晶体管的发射极通过第二元件相互连接，并且所述装置与第一元件连接。例如，第一和第二晶体管形成了诸如共发射极级的第一晶体管级。这种晶体管级具有比US2003/0042983 A1中公开的极好的放大性能。例如，第二元件包括正如US2003/0042983 A1中所描述的具有中心抽头的差分电感器或两个串联电感器。US 2003/0042983 A1中所描述的这些串联电感器中的一个必须具有相对较大的值，这使得在芯片上实现此电感器很困难。共同形成第二元件的具有中心抽头的差分电感器或两个串联电感器将具有更小的值，并且可以容易地在芯片上实现。 [0011] 根据本发明的接收机实施例由包括第三晶体管的电路限定，第三晶体管的控制电极与第二晶体管的控制电极连接，第三晶体管的发射极通过电流源和电容器的并联电路接地，第三晶体管的集电极与电压源连接。第三晶体管与并联电路的组合对放大器的串联输入阻抗进行补偿，以在提供单端输入的 同时获得输入功率匹配。并不排除对放大器的串行输入阻抗进行补偿的其他装置。 [0012] 根据本发明的接收机实施例由与包括放大器输出的共发共基放大器连接的两个晶体管的集电极限定。该共发共基放大器电路还包括晶体管，并构成诸如共基极级的第二晶体管级。 [0013] 根据本发明的接收机实施例由包括具有中心抽头的差分电感器的第一元件限定。将具有中心抽头的差分电感器的功能从现有技术阻抗匹配网络中的现有技术位置移动到其当前位置。例如，此现有技术阻抗匹配网络位于天线和具有差分输入的现有技术放大器之间。 [0014] 根据本发明的接收机实施例由与电压源连接的中心抽头限定。这是为了偏置目的而进行的。 [0015] 根据本发明的接收机实施例由通过另一个电容器与放大器输入连接的第一晶体管的控制电极限定。将所述另一个电容器的功能从现有技术阻抗匹配网络中的现有技术位置移动到其当前位置。由于第三晶体管与第二晶体管的控制电极直接连接，而中间没有电容器，所以处于现有技术阻抗匹配网络中的现有技术位置处的又一个电容器的功能不再出现。 [0016] 根据本发明的放大器和根据本发明的方法的实施例与根据本发明的接收机的实施例相对应。 [0017] 此外，本发明还基于对现有技术放大器的噪声系数水平相对较高的深入理解。此外，本发明还基于引入用于对放大器的串联输入阻抗进行补偿的装置这一基本思想。 [0018] 此外，本发明解决如下问题：该接收机包括放大器，该放大器具有单端输入和差分输出的放大器，并在提供输入功率匹配的同时，具有相对较低水平的噪声系数。此外，因为放大器的噪声系数处于相对较较低且并可接收的水平，所以本发明是有利的。 [0019] 参考下文中所描述的实施例，本发明的这些和其他方面将显而易见，并得以说明。 附图说明 [0020] 附图中： [0021] 图1图示出包括现有技术放大器的现有技术接收机； [0022] 图2更详细地图示出包括差分输入和差分输出的现有技术放大器； [0023] 图3更详细地图示出根据本发明的包括单端输入和差分输出的放大器；以及 [0024] 图4更详细地示出了对图3所示放大器的串联输入阻抗进行补偿的装置。 具体实施方式 [0025] 图1中图示出的现有技术接收机，包括现有技术天线级2和现有技术放大级3。现有技术天线级2包括天线4，天线4通过平衡-不平衡变换器5的一侧接地。平衡-不平衡变换器5的另一侧通过电容器6和7与天线级输出连接。该天线级输出9a、9b包括差分输出。端口9a和9b通过具有与偏置电压VCM连接的中心抽头的电感器8相互连接。电容器6和7以及电感器8共同构成现有技术阻抗匹配网络。 [0026] 现有技术放大级3包括现有技术低噪声放大器10，现有技术低噪声放大器10包括放大器输入11a、11b以及放大器输出12a、12b。放大器输入11a、11b包括差分输入，该差分输入包括具有端口11a和11b，并且放大器输出12a、12b包括差分输出，该差分输出包括端口12a和12b。 [0027] 图2中图示出的包括现有技术低噪声放大器10的现有技术放大级3，具体包括两个晶体管13和14，晶体管13和14的控制电极(基极)构成端口11a和11b，并且晶体管13和14的发射极通过具有中心抽头19的差分电感器或两个串联电感器而相互连接。差分电感器19的中心抽头或两个串联电感器的公共点通过电流源22a接地。晶体管13和14的集电极与晶体管15和16的发射极连接，晶体管15和16的控制电极(基极)相互连接，并通过电流源 21接地。晶体管15和16的集电极通过电阻器17和18与电流源20连接，并形成端口12b和12a。 [0028] 图1和2中所示的低噪声放大器10包括作为差分输入的放大器输入11a、11b。这种差分输入需要在天线级2中使用的平衡-不平衡变换器5，这是不利的。为了避免平衡-不平衡变换器，如下所示，已创造了包括具有单端输入和差分输出的低噪声放大器的放大级。 [0029] 根据图3中图示出的本发明的(低噪声)放大器31-34具体包括第一晶体管31和第二晶体管32。晶体管31和32的控制电极(基极)通过第一元件51、52相互连接。两个晶体管31和32的发射极通过第二元件43、44相互连接，并且两个晶体管31和32的集电极与共发共基电路33、34连接。第一和第二晶体管31和32构成第一晶体管级，例如共发射极级。共发共基电路33、34包括另外的晶体管33和34，并构成诸如共基极级的第二晶体管级。 [0030] 晶体管33和34的发射极与晶体管31和32的集电极连接。晶体管33和34的控制电极(基极)相互连接，并为了偏置目的而与电压源61连接。晶体管33和34的集电极通过电阻器35和36与供电电压60连接，并通过可选的连接电容器37和38与端口12b和12a连接。晶体管31的控制电极(基极)通过另一个电容器53与端口11a连接。晶体管 32的控制电极(基极)与用于对放大器31-34的串联输入阻抗进行补偿的装置54连接。 第一元件51、52包括具有中心抽头的差分电感器51、52或两个电感器51、52。为了偏置的目的，差分电感器51、52的中心抽头或两个串联电感器51和52的公共点与电压源62连接。 第二元件43、44包括具有中心抽头的差分电感器43、44或两个电感器43和44。为了偏置的目的，差分电感器43、44的中心抽头或两个串联电感器43和44的公共点与电流源63连接。 [0031] 将另一个电容器53的功能从现有技术阻抗匹配网络(图1中的电容器6)中的现有技术位置移动到其当前位置。由于装置54与第二晶体管32的控制电极直接连接而其中间没有电容器，所以位于现有技术阻抗匹配网络(图1中的电容器7)中的现有位置处的又一个电容器的功能不再出现。 [0032] 将差分电感器51、52的功能从现有技术阻抗匹配网络(图1中的电感器8)中的现有技术位置移动到其当前位置。 [0033] 图4中更详细地图示出的用于对放大器31-34的串联输入阻抗进行补偿的装置54包括第三晶体管55。第三晶体管55的控制电极(基极)与第二晶体管32的控制电极(基极)连接。第三晶体管55的发射极通过电流源56和电容器57的并联电路接地。第三晶体管55的集电极与供电电压60连接。该装置54提供了负输入电阻，从而对包括电感器8的功能的低噪声放大器31-34的串联输入阻抗进行补偿。下文中将借助阻抗模型对此进行解释。 [0034] 通过从图1中提取出低噪声放大器10和电感器8，可以构成阻抗模型。根据此阻抗模型，端口11a通过具有值Z1的第一阻抗和具有值Z1的第二阻抗的串联电路与端口11b连接。此串联电路的公共点通过具有值Z2的第三阻抗接地，端口11b通过具有值Z3的第四阻抗接地。通过分别具有值Z1、值Z1和值Z2的第一、第二和第三阻抗，产生各个相应的电流I1、I3和I2，以使I1＝I2+I3。在各个相应端口11a和11b处，假设存在各个相应的电压+V1和-V1。在这种情况下，差分输入阻抗为Zdiff＝2Z1，并且共模输入阻抗将为Zcm＝0.5Z1+Z2。 [0035] 然后，例如可以计算出Z3＝-Z1。因此，具有值Z1的第一阻抗和具有值Z1的第二阻抗之间的公共点等于虚地(virtual ground)，这对应于串联输入阻抗补偿。 [0036] 可以使用用于实现具有值Z3(Z3＝-Z1)的第四阻抗的任意装置54。在24GHz处，可以实现5dB以下的噪声系数。 [0037] 虽然已经使用了双极NPN晶体管，但是对于所示的一个或更多晶体管，也可以使用诸如双极PNP和FET等其他类型的晶体管。除了形式为第三晶体管与并联电路连接、且用于对放大器的串联输入阻抗进行补偿的装置54以外，不排除其他装置，例如用于对第三晶体管和并联电路的组合进行仿真的电路及其等效电路。 |
||||||
QQ群二维码
意见反馈
意见反馈