过去，在放大电路和可变增益放大电路中大多使用级联放大电路，级 联放大电路的高频特性要优于发射极接地放大电路。
上述发射极接地放大电路的输入阻抗和并联连接基极-集电极间电阻 Rbc及基极-集电极间电容Cbc与基极-发射极间电容Cbe时所得到的值等 效。
设上述发射极接地放大电路中所使用的发射极接地的晶体管的放大率 为Av，由于镜像效应(mirror effect)的影响，基极-集电极间电容Cbc被 放大为(Av+1)倍，由此，上述输入阻抗的电容成分变大。因此，导致上 述发射极接地放大电路的高频特性变差。另一方面，在级联放大电路中， 由于上述放大放大率Av为0，并未受镜像效应的影响，因此，频率特性可 得以改善。
图14是表示现有技术的级联放大电路的结构的电路图(日本国专利申 请公开特开平10-308634号公报，1998年11月17日公开)。
如图14所示，级联放大电路200的结构为：级联连接发射极接地的双 极型晶体管Q201和栅极接地的MOS晶体管M202，输入晶体管Q201的基 极的电压从MOS晶体管M202的漏极被输出。
另外，MOS晶体管M202的栅极连接偏压电源V202，通过负载电阻 R202对MOS晶体管M202的漏极施加电源电压Vcc。
通过下述方法来调整级联放大电路200所得到的增益，即：使得流经 晶体管Q201的基极的电流量发生变化，集电极电流量因流经上述基极的电 流量变化而发生变化。因此，可以通过减少流经晶体管Q201的基极的电流 量，使得晶体管Q201的基极-发射极间电压低于晶体管的阈值电压，来停 止级联放大电路200的放大动作。
具体而言，晶体管Q201截止，晶体管Q201的集电极的电位上升。由 于晶体管Q201的集电极连接MOS晶体管M202的源极，所以，晶体管Q201 的集电极和MOS晶体管M202的源极具有相同电位。
因此，当晶体管Q201截止时，MOS晶体管M202的源极的电位上升， MOS晶体管M202的栅极-源极间电压低于晶体管的阈值电压，所以，MOS 晶体管M202截止。
但是，在级联放大电路200中，在晶体管Q201的输入端被输入较大的 输入信号的情况下，晶体管Q201因上述输入信号的信号功率而暂时导通， 因此，晶体管Q201的集电极的电位下降。这样，MOS晶体管M202的栅 极-源极间电压大于或等于晶体管的阈值电压，因此，MOS晶体管M202导 通。由此，将导致发生下述问题，即：本应截止的级联放大电路200暂时 导通，从而不能确保充分隔离。
另外，以可变增益放大电路为例，当级联连接多级级联放大电路200 时，例如，即使停止第1级晶体管的动作以停止第1级级联放大电路，但 是，由于总是对第1级MOS晶体管的栅极输出电压，因此，也可能影响第 2级级联放大电路的动作状态。当第1级级联放大电路处在动作状态而第2 级级联放大电路为非动作状态时，也存在上述相同的问题。因此，将在各 放大级中发生信号泄漏，从而导致增益控制和线性发生劣化。
为了解决上述问题，例如，在日本国专利申请公开特开2005-312016 号公报(2005年11月4日公开)中揭示了这样一种级联放大电路，即：由 双极型晶体管和/或场效应晶体管构成，各晶体管的基极或栅极分别具备 控制电路。
但是，上述级联放大电路也存在这样的问题：即使在发射极接地的双 极型晶体管截止的情况下，如果不能充分地减小被施加给上述双极型晶体 管的基极(或源极接地的场效应晶体管的栅极)的控制电压，或者，如果 不能充分地减小基极接地的双极型晶体管的基极电流或栅极接地的场效应 晶体管的栅极电压，那么，上述双极型晶体管(或上述场效应晶体管)就 可能导通并进行动作。

本发明是鉴于上述问题而进行开发的，目的在于实现一种通过简易的 结构就能确保级联放大电路的动作停止从而改善隔离的级联放大电路。
为了解决上述的问题，本发明的级联放大电路具有：发射极接地的第1 晶体管或源极接地的第1场效应晶体管；与上述第1晶体管或第1场效应 晶体管级联的基极接地的第2晶体管或栅极接地的第2场效应晶体管；选 择是否使上述第1晶体管的集电极或第1场效应晶体管的漏极接地的选择 装置。
根据上述结构，当发射极接地的第1晶体管的集电极或源极接地第1 场效应晶体管的漏极通过选择装置接地时，第1晶体管的集电极和发射极 具有相同电位，或者，第1场效应晶体管的漏极和源极具有相同电位，因 此，在集电极-发射极之间或漏极-源极之间无电流流动。
这样，即使第1晶体管因为受到被施加给第1晶体管的基极的电压等 的影响而发生动作，或者，第1场效应晶体管因为受到被施加给第1场效 应晶体管的栅极的电压等的影响而发生动作，也能确保使级联放大电路的 动作停止，从而可望改善隔离。
本发明的其他目的、特征和优点在以下的描述中会变得十分明了。此 外，以下参照附图来明确本发明的优点。

图1是表示本发明的实施方式1的级联放大电路的结构的电路图。
图2(a)是表示图1所示的级联放大电路的开关元件的结构的电路图。
图2(b)是表示图1所示的级联放大电路的开关元件的另一结构的电 路图。
图2(c)是表示图1所示的级联放大电路的开关元件的另一结构的电 路图。
图3是表示图1所示的级联放大电路的结构的变形例的电路图。
图4是表示图1所示的级联放大电路的结构的变形例的电路图。
图5是表示图1所示的级联放大电路的结构的另一变形例的电路图。
图6表示图1所示的级联放大电路的结构的变形例，是表示输出端的 偏压电源为可变电压电源的级联放大电路的结构的电路图。
图7表示本发明的实施方式2，是表示多级级联放大电路的结构的电路 图。
图8是表示实施方式3的级联放大电路的结构的变形例的电路图。
图9是表示实施方式3的级联放大电路的结构的另一变形例的电路图。
图10是表示具备各实施方式所述的级联放大电路的信号接收装置的一 个示例的概略框图。
图11是表示具备各实施方式所述的级联放大电路的信号接收装置的另 一示例的概略框图。
图12是表示在图1所示的级联放大电路中，输入端的晶体管的基极与 开关控制电路连接的电路图。
图13是表示在图6所示的级联放大电路中，输出端的晶体管的基极与 开关控制电路连接的电路图。
图14是表示现有技术的级联放大电路的结构的电路图。

(实施方式1)
下面，通过图1至图6对本发明的一个实施方式进行说明。
图1是表示本实施方式的级联放大电路的结构的电路图。本实施方式 的级联放大电路1具有：发射极接地的双极型晶体管(第1晶体管)Q1、 基极接地的双极型晶体管(第2晶体管)Q2、基极电压电源V1及V2、偏 置电阻(bias resistor)R1、负载电阻R2、耦合电容C1。
输入级联放大电路1的信号通过耦合电容C1被输入晶体管Q1的基极， 该耦合电容C1阻止所输入的信号的直流成分。另外，晶体管Q1的基极通 过偏置电阻R1连接基极电压电源V1(第2电压控制装置)。基极电压电 源V1为可变电压电源，控制晶体管Q1的基极电流。从而对级联放大电路 1的增益进行控制。
另外，晶体管Q2的基极连接具有偏压电源功能的基极电压电源V2。 电源电压Vcc通过负载电阻R2被施加给晶体管Q2的集电极。负载电阻 R2将晶体管Q2的集电极电流转换为电压。所被转换的电压作为电压信号 从晶体管Q2的集电极输出。
晶体管Q1的集电极与晶体管Q2发射极连接，因此，输入晶体管Q1 的基极的信号被放大或被缩小后，从晶体管Q2的集电极输出到后一级电 路。
另外，级联放大电路1具有开关元件(选择装置)SW1，该开关元件 SW1的一端与晶体管Q1的集电极连接，另一端接地。对开关元件SW1的 控制端赋予控制信号。关于开关元件SW1的控制，将在后面详细说明。
由于晶体管Q1的集电极接地，因此，当开关元件SW1导通时，该晶 体管Q1的集电极和发射极成为相同的电位。因此，晶体管Q1的集电极- 发射极之间不再有电流流经。由此，通过控制开关元件SW1，能够使级联 放大电路1停止动作。
这样，可不再受制于被施加给晶体管Q1的基极的控制电压的大小，也 就是说，即使在不能充分减小上述控制电压的情况下，只要导通开关元件 SW1，就能使级联放大电路1停止动作，从而能改善隔离。
另外，在开关元件SW1导通时，级联放大电路1断开，被输入晶体管 Q1的信号不会从级联放大电路1输出。因此，无需对晶体管Q1施加基极 电压。所以，在开关元件SW1导通时，优选的是，通过基极电压电源V1 来降低晶体管Q1的基极电压。另外，通过降低晶体管Q1的基极电压，能 够防止发生晶体管Q1的基极电压过分地高于晶体管Q1的集电极电压的反 向偏置现象(reverse-bias phenomenon)。
另外，在晶体管Q1的集电极电压较低的情况下，如图2(a)所示， 可使用MOS开关SW1a作为开关元件SW1，其中，MOS开关SW1a由MOS 晶体管构成。在晶体管Q1的集电极电压较高的情况下，如图2(b)所示， 可使用由CMOS晶体管构成的CMOS开关SW1b。CMOS晶体管由NMOS 晶体管M102和PMOS晶体管M103构成，控制信号CONTROL反转后的 控制信号CONTROLx被输入PMOS晶体管M103的控制端。另外，当 MOS开关SW1a和CMOS开关SW1b的导通电阻较大，插入损耗变大，在 这种情况下，如图2(c)所示，可使用MEMS(微机电系统)开关SW1c。
另外，本实施方式中的级联放大电路1由晶体管Q1和晶体管Q2级联 构成，不过，本发明不局限于此，如图3至图5所示，也可使用栅极接地 的MOS晶体管M1(第1场效应晶体管)和/或源极接地的MOS晶体管 M2(第2场效应晶体管)。
具体而言，图3表示发射极接地的晶体管Q1与栅极接地的MOS晶体 管M2级联的级联放大电路1a。同样地，图4表示源极接地的MOS晶体管 M1与基极接地的晶体管Q2级联的级联放大电路1b，图5表示源极接地的 MOS晶体管M1与栅极接地的MOS晶体管M2级联的级联放大电路1c。
另外，图6是表示级联放大电路2的结构的电路图，是级联放大电路1 的变形例。
在级联放大电路2中，晶体管Q2的基极与基极电压电源(第1电压控 制装置)V3连接，与级联放大电路1不同的是：基极电压电源V3取代了 基极电压电源V2。
基极电压电源V3与基极电压电源V1同样是可变电压电源，控制晶体 管Q2的基极电压。因此，在开关元件SW1接通时，通过降低晶体管Q2 的基极电压，可减少晶体管Q2的基极电流。
这样，开关元件SW1接通时，由于级联放大电路2的动作停止，因此， 能抑制流经晶体管Q2的电流，从而降低功耗。
另外，优选的是，在开关元件SW1导通前，预先降低晶体管Q2的基 极电压。
在该情况下，通过基极电压电源V3使晶体管Q2的基极电压降低，当 该基极电压低于预定预定的电压值时，进行控制以使开关元件SW1导通。 另外，对该开关元件SW1的控制是通过图13所示的开关控制电路(控制 装置)107c来实现的。关于该开关控制电路107c，将在后面详细说明。
因此，能在使级联放大电路2的动作停止之前先降低晶体管Q2的基极 电压，从而能使减小流经晶体管Q2的电流。因此，能进一步削减功耗。
另外，级联放大电路2是由晶体管Q1和晶体管Q2级联构成，不过， 本发明不局限于此，与级联放大电路1同样地也可使用MOS晶体管M1和 /或M2。在上述图3至图5所示的级联放大电路1a、1b和1c中，也可使 用基极电压电源V3来代替基极电压电源V2。
(实施方式2)
关于本发明的另一实施方式，根据图7至图9说明如下。另外，对于 具有与实施方式1相同功能的部件，采用相同的符号并省略其说明。
图7是表示本实施方式的级联放大电路3的结构的电路图。
级联放大电路3具有：发射极接地的晶体管Q1与基极接地的晶体管 Q2连接的第1级联放大电路、发射极接地的晶体管(第1晶体管)Q11与 基极接地的晶体管(第2晶体管)Q12连接的第2级联放大电路。即，级 联放大电路3由2级的级联放大电路构成。
另外，输入级联放大电路3的信号通过电容C1被分别输入晶体管Q1 和Q11的基极，耦合电容C1阻止输入信号的直流成分。并且，晶体管Q2 的集电极与晶体管Q12的集电极连接，输出在级联放大电路3中放大或衰 减后的信号。
另外，晶体管Q1的集电极与开关元件SW1连接，晶体管Q11的集电 极与开关元件(选择装置)SW2连接。此外，开关元件SW1和SW2的控 制端各自与开关控制电路(未图示)连接。因此，能各自独立地控制开关 元件SW1及SW2。另外，关于开关元件SW1及SW2的控制，后面将详细 说明。
因此，能各自独立地控制多级的级联放大电路，例如，在使第1级联 放大电路的动作停止时，使第2级联放大电路动作。
另外，通过导通开关元件SW1和SW2，可确保停止第1级联放大电路 和第2级联放大电路的动作。因此，当第1级联放大电路的动作停止时， 从第1级联放大电路向第2级联放大电路的信号泄漏可得到有效的抑制， 从而能够改善线性和增益控制。
图8是表示级联放大电路3a的结构的电路图，与级联放大电路3不同 的是，级联放大电路3a具有基极电压电源V11、偏置电阻R11、耦合电容 C11。
在晶体管Q1的基极和晶体管Q11的基极之间插入耦合电容C11。另 外，晶体管Q11的基极通过偏置电阻R11与基极电压电源V11连接。
基极电压电源V11与基极电压电源V1同样地是可变电压电源，控制 晶体管Q11的基极电流。因此，控制级联放大电路3a的增益。
另外，通过适当选择耦合电容C11的电容值，能有目的性地改变(设 计)被输入晶体管Q1、Q11的信号电平。因为可改变晶体管Q1及Q11的 动作点，从而能自由地改变各级联放大电路的增益。因此，能自由度较高 地设计构成级联放大电路3a的各级联放大电路。
图9是表示级联放大电路3b的结构的电路图。在级联放大电路3b中， 晶体管Q1的集电极和开关元件SW1连接，晶体管Q11的集电极不具备开 关元件SW2，这一点与级联放大电路3a不同。
在级联放大电路3b中，晶体管Q1的增益远大于晶体管Q11的增益。 因此，较之于晶体管Q1发生信号泄漏的情况，在晶体管Q11发生信号泄 漏时，能够抑制线性及增益控制的劣化。
因此，在连接多级级联放大电路并且发射极接地的晶体管的增益大于 预定阈值的情况下，只需在晶体管的集电极配置开关元件即可。
这样，较之于各级联放大电路的发射极接地的晶体管分别配置开关元 件的结构，本实施方式能削减上述开关元件，从而能缩小电路规模。
在本实施方式的级联放大电路3、3a、3b中，第1、第2级联放大电路 由双极型晶体管构成，不过，并不限于此，也可由MOS晶体管构成。即， 可使用上述图3至图5所示的级联放大电路1a、1b、1c中的任一者来构成 第1、第2级联放大电路。另外，级联放大电路3、3a、3b由第1、第2级 联放大电路构成，不过，并不限于此，也可由3级以上的级联放大电路构 成。
构成上述各实施方式的级联放大电路的双极型晶体管和MOS晶体管 分别采用了npn双极型晶体管和n沟道MOS晶体管，不过，并不限于此， 也可使用pnp双极型晶体管和p沟道MOS晶体管。
另外，双极型晶体管是指npn双极型晶体管、pnp双极型晶体管、IGBT (绝缘栅双极型晶体管)等；MOS晶体管是指MOSFET(金属-氧化物-半 导体场效应晶体管)。另外，在上述各实施方式的级联放大电路中，使用 了MOS晶体管，不过，并不限于此，也可使用MESFET(金属-半导体场 效应晶体管)、MISFET(金属-绝缘体-半导体场效应晶体管)、JFET(接 合型场效应晶体管)等的场效应型晶体管。
另外，发射极接地的晶体管的基极和源极接地的MOS晶体管的栅极通 过偏置电阻R1连接基极电压电源V1，不过，并不限于此，也可使用线圈、 二极管、场效应型晶体管、双极型晶体管等来取代偏置电阻R1。基极接地 的晶体管的集电极和栅极接地的MOS晶体管的漏极通过负载电阻R2连接 电源电压Vcc，不过，也可使用线圈等来取代负载电阻R2。
另外，发射极接地的晶体管的发射极和源极接地的晶体管的源极直接 接地，不过，上述发射极和源极也可通过电阻或线圈接地。
(实施方式3)
本发明的另一实施方式通过图10至图13来说明。另外，对于具有和 实施方式1或实施方式2相同功能的部件，使用相同的符号并省略其说明。
图10是表示具有前述各实施方式的级联放大电路1、1a、1b、1c、2、 3、3a、3b中的任一者的信号接收装置的一个示例的概略框图。
信号接收装置10具有：RF频带用滤波器101、RF放大器102、频率 转换用乘法器103、本振信号(local signal)发生器104、IF频带用滤波器 105、解调电路106。
RF频带用滤波器101将RF信号限制在所要求的频带范围后，输出至 RF放大器102。
RF放大器102具有前述的各实施方式的级联放大电路1、1a、1b、1c、 2、3、3a、3b中的任一者，将所输入的RF信号经放大或衰减后，输出至 频率转换用乘法器103。
频率转换用乘法器103将RF放大器102输出的RF信号与本振信号发 生器104输出的本振信号相乘，从而将RF信号转换为IF信号，并输出至 后一级的IF频带用滤波器105。
IF频带用滤波器105将上述IF信号限制在所要求的频率的信号频带范 围内后，输出至解调电路106。
为了使所输入的IF信号成为一定的信号电平，解调电路106向RF放 大器102输出增益控制信号，从而控制该RF放大器102的增益。具体而言， 解调电路106将生成的增益控制信号输出至RF放大器102，以使得在输入 的IF信号的电平较小时增加RF放大器102的增益，在该信号电平较大时 减小RF放大器102的增益。另外，IF信号被输入解调电路106后，由上 述解调电路106对其实施数字处理，并输出至与信号接收装置10连接的后 一级电路。
另外，信号接收装置10具有开关控制电路(控制装置)107和信号强 度指示电路(signal strength index circuit)108。开关控制电路107连接级 联放大电路1、1a、1b、1c、2、3、3a或3b所具备的开关元件SW1的控 制端和信号强度指示电路108。信号强度指示电路108与RF频带用滤波器 101的后一级连接。
信号强度指示电路108对输入RF放大器102的RF信号的信号电平进 行检测，并将检测结果输出至开关控制电路107。
开关控制电路107参照上述信号电平的检测结果，向级联放大电路1、 1a、1b、1c、2、3、3a或3b所具备的开关元件SW1输出控制信号。具体 而言，在上述信号电平达到了预定的阈值时，向开关元件SW1输出用于使 开关元件SW1接通的控制信号。另一方面，在上述信号电平未达到预定阈 值时，向开关元件SW1输出用于使开关元件SW1关断的控制信号。由此， 来实施开关元件SW1的通/断控制。
另外，开关控制电路107参照信号强度指示电路108的上述检测结果 来实施开关元件SW1的通/断控制，不过，并不限于此，譬如，也可参照 解调电路106的检测结果来实施开关元件SW1的通/断控制。
图11是表示具备各实施方式的级联放大电路1、1a、1b、1c、、2、3、 3a、3b中的任一者的信号接收装置的另一示例的概略框图。如图11所示， 信号接收装置10a的结构为：除去了图10所示的信号接收装置10的信号 强度指示电路108。另外，RF放大器102a具有与上述RF放大器102相同 的功能。解调电路106a具有与上述解调电路106相同的功能，开关控制电 路107a具有与上述开关控制电路107相同的功能。
为了控制RF放大器102a的增益，解调电路106a向该RF放大器102a 输出增益控制信号，而且，向开关控制电路(控制装置)107a输出增益控 制信号。如上所述，增益控制信号根据输入解调电路106a的IF信号的信 号电平来控制增益。这样，因为可由增益控制信号检测出RF信号的信号强 度，所以，开关控制电路107a能根据增益控制信号的信号电平来实施开关 元件SW1的通/断控制。
如上所述，开关控制电路107及107a控制开关元件SW1，从而能停止 级联放大电路1、1a、1b、1c、2、3、3a或3b的动作。
另外，开关控制电路107也可以根据信号强度指示电路108输出的检 测结果和解调电路106输出的增益控制信号，来判断开关元件SW1的通/ 断。
另外，开关控制电路107根据信号接收装置10所具备的信号强度指示 电路108输出的结果来实施开关元件SW1的通/断控制，开关控制电路 107a根据信号接收装置10a所具备的解调电路106a的输出结果来实施开关 元件SW1的通/断控制，但是，并不限于此，也可以根据各实施方式中的 级联放大电路1、1a、1b、1c、2所具备的晶体管Q1或Q2的基极电压的 电压值来实施开关元件SW1的通/断控制。
如图12所示，级联放大电路1d的结构为：开关控制电路(控制装置) 107b连接晶体管Q1的基极。
开关控制电路107b与晶体管Q1的基极连接，由基极电压电源V1控 制的上述晶体管Q1的基极电压被输入上述开关控制电路107b。另外，开 关控制电路107b与开关元件SW1的控制端连接。
因此，在晶体管Q1的基极电压低于预定的电压值的情况下，开关控制 电路107b向开关元件SW1输出用于使开关元件SW1导通的控制信号，另 一方面，在晶体管Q1的基极电压大于或等于预定的电压值的情况下，开关 控制电路107b向开关元件SW1输出用于使开关元件SW1关断的控制信号。 这样，对开关元件SW1的通/断进行控制。
另外，在级联放大电路1d中，晶体管Q2的基极所连接的基极电压电 源V2为不可变电压电源，不过，并不限于此，也可采用可变电压电源的基 极电压电源V3。即，开关控制电路107b也可适用于级联放大电路2。
另外，如图13所示，在级联放大电路2a中，开关控制电路107c连接 晶体管Q2的基极。
开关控制电路107c与晶体管Q2的基极连接，由基极电压电源V3控 制的该晶体管Q2的基极电压被输入上述开关控制电路107c。另外，开关 控制电路107c与开关元件SW1的控制端连接。
基极电压电源V3与基极电压电源V1同样为可变电压电源。因此，能 控制晶体管Q2的基极电压。这样，与开关控制电路107b同样地，能根据 基极电压的电压值来控制开关元件SW1。
具体而言，在晶体管Q2的基极电压低于预定的电压值的情况下，向上 述开关元件SW1输出用于使开关元件SW1导通的信号，在晶体管Q2的基 极电压大于或等于预定的电压值的情况下，向该开关元件SW1输出用于使 开关元件SW1关断的信号。这样，能对开关元件SW1的通/断进行控制。
如上所述，开关控制电路107b和107c对开关元件SW1进行控制，从 而能使级联放大电路1d及2a的动作停止。
另外，级联放大电路1d由双极型晶体管构成，不过，并不限于此，也 可由MOS晶体管M1和/或M2构成。即，上述图3至图5所示的级联放 大电路1a、1b或1c也可具备开关控制电路107b。另外，各实施方式的级 联放大电路2、3、3a或3b也可具备开关控制电路107b和107c。
另外，开关控制电路107、107a、107b、107c控制开关元件SW1，不 过，并不限于此，对开关元件SW2也进行同样的控制。
另外，仅使用可由普通的半导体工艺形成的元件(晶体管、电阻、电 容等)就能在电路基板上制造上述级联放大电路1、1a、1b、1c、1d、2、 2a、3、3a和3b，因此，上述级联放大电路可与其他的电路结构一起形成 在半导体集成电路上。
如上所述，在本发明的实施方式的级联放大电路中，级联连接发射极 接地的第1晶体管或源极接地的第1场效应型晶体管和基极接地的第2晶 体管或栅极接地的第2场效应型晶体管，该级联放大电路具备用于选择是 否使上述第1晶体管的集电极或第1场效应型晶体管的漏极接地的选择装 置。
根据上述结构，当发射极接地的第1晶体管的集电极或源极接地第1 场效应晶体管的漏极通过选择装置接地时，第1晶体管的集电极和发射极 具有相同电位，或者，第1场效应晶体管的漏极和源极具有相同电位，因 此，在集电极-发射极之间或漏极-源极之间无电流流动。
这样，即使第1晶体管因为受到被施加给第1晶体管的基极的电压等 的影响而发生动作，或者，第1场效应晶体管因为受到被施加给第1场效 应晶体管的栅极的电压等的影响而发生动作，也能确保使级联放大电路的 动作停止，从而可望改善隔离状况。
优选的是，具有对施加给上述第2晶体管的基极或第2场效应晶体管 的栅极的电压进行控制的第1电压控制装置，在上述选择装置使第1晶体 管的集电极或第1场效应晶体管的漏极接地时，上述第1电压控制装置对 上述第2晶体管的基极电压或第2场效应晶体管的栅极电压进行控制，以 使得减少流经第2晶体管或第2场效应晶体管的电流。
根据上述结构，第1电压控制装置通过控制第2晶体管的基极电压或 第2场效应晶体管的栅极电压来控制流经第2晶体管或第2场效应晶体管 的电流。
这样，在上述选择装置使第1晶体管的集电极或第1场效应晶体管的 漏极接地时，可通过第1电压控制装置来减少流经第2晶体管或第2场效 应晶体管的电流。
因此，在上述级联放大电路的动作停止时，因为能够抑制流经第2晶 体管或第2场效应晶体管的电流，所以能降低功耗。
优选的是，在上述选择装置使集电极或漏极接地之前，上述第1电压 控制装置进行动作以预先降低上述第2晶体管的基极电压或第2场效应晶 体管的栅极电压。
根据上述结构，在上述选择装置导通之前，第1电压控制装置使第2 晶体管的基极电压或第2场效应晶体管的栅极电压下降，从而减少流经第2 晶体管或第2场效应晶体管的电流。
由此，在上述级联放大电路的动作停止之前，能减少流经第2晶体管 或第2场效应晶体管的电流，因此，能降低功耗。
优选的是，在输入信号的信号电平达到预定的阈值时上述选择装置接 通，在输入信号的信号电平未达到预定的阈值时上述选择装置关断。
根据上述结构，根据输入上述级联放大电路的信号的信号电平和预定 阈值的比较结果来实施上述选择装置的导通或关断。譬如，由信号接收装 置所具备的信号强度指示电路来检测输入信号的信号电平。
由此，当输入信号的信号电平较高时，可使上述选择装置导通，停止 上述级联放大电路的动作，所以能改善隔离。
优选的是，根据控制电压来检测输入信号的信号电平，其中，控制电 压对上述级联放大电路的增益进行控制。
根据上述结构，不直接检测被输入上述级联放大电路的信号的信号电 平，通过检测用于控制该级联放大电路的增益的控制电压也能控制上述选 择装置。
这样，在输入信号的信号电平较高时，上述选择装置导通，从而能使 上述级联放大电路的动作停止，所以，可以改善隔离。
优选的是，具有对施加给上述第1晶体管的基极或第1场效应晶体管 的栅极的电压进行控制的第2电压控制装置，根据上述第1晶体管的基极 电压或第1场效应晶体管的源极电压来控制上述选择装置。
根据上述结构，第2电压控制装置控制第1晶体管的基极电压或第1 场效应晶体管的栅极电压，使其低于晶体管的阈值电压，从而能使第1晶 体管或第1场效应晶体管的动作停止。
因此，在第2电压控制装置使上述基极电压或栅极电压降低时，可通 过比较该基极电压或栅极电压和预定阈值来控制上述选择装置的选择动 作。这样，能使上述级联放大电路的动作停止。
优选的是，在具有第1电压控制装置的结构中，根据第2晶体管的基 极电压或第2场效应晶体管的栅极电压来控制上述选择装置。
根据上述结构，由第1电压控制装置进行控制以使得第2晶体管的基 极电压或第2场效应晶体管的栅极电压低于晶体管的阈值电压，从而能使 该第2晶体管或第2场效应晶体管的动作停止。
因此，在第1电压控制装置使上述基极电压或栅极电压降低时，通过 比较该基极电压或栅极电压与预定的阈值，可对上述选择装置的选择动作 进行控制。这样，能停止上述级联放大电路的动作。
优选的是，具备多级上述结构的级联放大电路，在相邻的两级级联放 大电路之间，前级级联放大电路的上述第2晶体管的集电极或第2场效应 晶体管的漏极和后级级联放大电路的上述第2晶体管的集电极或第2场效 应晶体管的漏极相互连接，上述前级级联放大电路的上述第1晶体管的基 极或第1场效应晶体管的栅极和上述后级级联放大电路的上述第1晶体管 的基极或第1场效应晶体管的栅极相互连接。
根据上述结构，由于具有多级的上述级联放大电路，因此，能扩大增 益和线性等特性的范围而不会受其他级的级联放大电路的动作停止的影 响。即，能提高线性及增益控制。
优选的是，上述前级级联放大电路的上述第1晶体管的基极或第1场 效应晶体管的栅极和上述后级级联放大电路的上述第1晶体管的基极或第 1场效应晶体管的栅极通过耦合电容相互连接。
根据上述结构，通过适当选择耦合电容的电容值，能自由地改变(设 计)被输入各级级联放大电路的第1晶体管或第1场效应晶体管的信号电 平。另外，因为能改变第1晶体管或第1场效应晶体管的动作点，所以能 自由地改变各级级联放大电路的增益。因此，能自由度较高地设计上述级 联放大电路。
优选的是，在增益大于预定阈值的级联放大电路中具备上述选择装置。
根据上述结构，在多级级联放大电路中，各级级联放大电路的信号泄 漏将导致线性及增益控制的恶化。不过，较之于增益较高的级联放大电路 的信号泄漏，增益较低的级联放大电路的信号泄漏难以使多级级联放大电 路的线性及增益控制恶化。
因此，只需在增益大于预定阈值的级联放大电路中设置上述选择装置 即可，这样，能缩小多级级联放大电路的电路规模。
优选的是，上述选择装置采用MEMS开关。
根据上述结构，采用MEMS开关作为上述选择装置，这样，较之于通 常使用的MOS开关或CMOS开关，能减小导通电阻的影响。
本发明的半导体集成电路和信号接收装置优选包括上述结构的级联放 大电路。另外，本发明的信号接收装置优选具有上述结构的半导体集成电 路。在上述信号接收装置中，包括可望改善隔离的上述结构的级联放大电 路，由此能提高经该放大电路放大的接收信号的品质。
以上，对本发明进行了详细的说明，上述具体实施方式或实施例仅仅 是揭示本发明的技术内容的示例，本发明并不仅限于上述具体示例，不应 对本发明进行狭义的解释，可在本发明的精神和权利要求的范围内进行各 种变更来实施之。