半導体集積回路、オーディオアンプ回路、電子機器

本発明は、半導体集積回路に関し、特にその検査、解析技術に関する。

図1(a)〜(c)は、半導体集積回路300を示す模式図である。図1(a)には、前工程により回路素子が形成された半導体基板(チップ、あるいはダイともいう)302が模式的に示される。半導体基板302の素子形成領域302aには、トランジスタ、配線、抵抗などの回路素子が集積化され、半導体基板302の外周部のI/O領域302bには、複数のI/Oパッド304が形成される。

図1(b)は、後工程における半導体集積回路300が示される。半導体基板302は、アイランド309上に実装(ダイボンディング)される。半導体集積回路300のI/Oパッド304はそれぞれ、対応するリード端子(ピン)308と、ボンディングワイヤ310を介して電気的に接続される。ワイヤボンディング工程の後、半導体集積回路300は樹脂312により封止される。半導体集積回路300は、電気的特性の検査を経て正常品が選別され、出荷される。

近年の半導体集積回路300の多機能化、集積度の向上にともない、検査工程で検査すべき電気的特性の項目数が増加の一途をたどっている。しかしながらリード端子308の個数(端子数)には限りがあることから、すべてをモールド封止後にすべての特性を検査することは困難である。

そこで半導体基板302には、図1(a)、(b)に示すように、I/Oパッド304とは別に、検査パッド306が設けられる。検査パッド306には、半導体基板302の内部で検査対象であるが、I/Oパッド304とは接続されないノードが接続される。たとえば半導体基板302には、バンドギャップリファレンス回路などの基準電圧源303が内蔵され、基準電圧源303の出力ノードは、検査パッド306に接続される。

パッケージ工程の前のウェハ検査において、検査パッド306にプローブを接触させることで、基準電圧源303の電圧V_REFを検査することができる。検査パッド306の個数を増やせば、リード端子308の個数を増やさずに、多くの電気的特性を検査することができる。

特開2000−346909号公報

本発明者は、図1の半導体集積回路300について検討した結果、以下の課題を認識するに至った。

半導体集積回路300は、正常品として出荷された後に、何らかの不具合や故障が発生する場合がある。あるいはウェハ検査で良品と判定されても、組み立て工程後の検査で不良と判定される場合がある。ところがモールド封止後において、検査パッド306にアクセスすることができないため、半導体集積回路300の解析が制限されるという問題がある。なおこの問題を当業者の一般的な認識と捉えてはならない。

本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、組み立て工程後に電気的特性を検査/解析可能な半導体集積回路の提供にある。

本発明のある態様は、半導体集積回路に関する。半導体集積回路は、出力端子と、アナログ電圧を受け、アナログ電圧に応じて変調されたパルス信号を生成するパルス変調器と、パルス信号に応じたスイッチング信号を、出力端子に発生させる出力段と、を備える。半導体集積回路は、パルス変調器にアナログ電圧として、(i)通常動作時に使用すべきメイン信号が入力される通常モードと、(ii)半導体集積回路内において生成される少なくともひとつの内部アナログ信号が入力されるテストモードとが切りかえ可能である。

この態様によると、テストモードに設定すると、スイッチング端子からは、内部アナログ信号の電圧レベルに応じたスイッチングパルスが出力される。したがってこのスイッチングパルスを解析することで、組み立て工程後において、内部アナログ信号を測定でき、電気的特性を検査/解析できる。また、パルス変調器への入力を切りかえるための構成を追加すれば足りるため、コストアップは無視できるという利点もある。

ある態様において、半導体集積回路は、メイン信号と少なくともひとつの内部アナログ信号を受け、ひとつを選択してパルス変調器に出力するマルチプレクサをさらに備えてもよい。 マルチプレクサの状態を切り替えることで、通常モードとテストモードを切り替えることができる。

ある態様において、少なくともひとつの内部アナログ信号は、半導体集積回路に内蔵されるセンサの検出電圧を含んでもよい。少なくともひとつの内部アナログ信号は、半導体集積回路に内蔵される過熱保護回路の温度センサの検出電圧を含んでもよい。少なくともひとつの内部アナログ信号は、半導体集積回路に内蔵される過電流保護回路の電流センサの検出電圧を含んでもよい。少なくともひとつの内部アナログ信号は、基準電圧を含んでもよい。少なくともひとつの内部アナログ信号は、保護回路のしきい値電圧を含んでもよい。

ある態様において半導体集積回路は、デジタル信号処理回路をさらに備え、テストモードにおいて出力段に、(iii)デジタル信号処理回路において生成される少なくともひとつの内部デジタル信号が入力可能であってもよい。

ある態様において出力段は、電源端子と出力端子の間に設けられたハイサイドトランジスタと、出力端子と接地端子の間に設けられたローサイドトランジスタと、パルス信号に応じて、ハイサイドトランジスタおよびローサイドトランジスタを駆動するドライバと、を含んでもよい。

本発明の別の態様は、オーディオアンプ回路に関する。オーディオアンプ回路は、上述のいずれかの半導体集積回路を備えてもよい。パルス変調器は、その反転入力端子に、アナログ電圧と帰還された出力端子の電圧を受け、その非反転入力端子に基準電圧を受けるエラーアンプと、エラーアンプの出力電圧を周期電圧と比較し、比較結果を示すパルス信号を出力するコンパレータと、を含んでもよい。出力段はD級アンプを含んでもよい。

本発明の別の態様は、電子機器に関する。電子機器は、電気音響変換素子と、電気音響変換素子を駆動するオーディオアンプ回路と、を備えてもよい。

本発明の別の態様において半導体集積回路は、スイッチングレギュレータの制御回路であってもよい。また別の態様において半導体集積回路は、モータドライバ回路であってもよい。

なお、以上の構成要素の任意の組み合わせ、本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、組み立て工程後に電気的特性を検査/解析できる。

図1(a)〜(c)は、半導体集積回路を示す模式図である。

実施の形態に係る半導体集積回路の回路図である。

図3(a)〜(c)は、内部アナログ信号V

_AUXを示す回路図である。

図4(a)は、通常モードの波形図であり、図4(b)は、テストモードの波形図である。

テストモードにおける半導体集積回路およびその周辺回路を示す等価回路図である。

半導体集積回路を備えるオーディオアンプICの回路図である。

半導体集積回路を備えるスイッチングレギュレータの制御ICの回路図である。

半導体集積回路を備えるモータドライバICの回路図である。

変形例に係る半導体集積回路のブロック図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合や、部材Aと部材Bが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。 同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

図2は、実施の形態に係る半導体集積回路300の回路図である。半導体集積回路300は、パルス変調器320、出力段330、マルチプレクサ340を備える。また半導体集積回路300には、電源端子(VDD)、出力端子(SWOUT)、接地端子(GND)が設けられる。半導体集積回路300の用途は特に限定されず、たとえばD級アンプを備えるオーディオアンプ、スイッチングレギュレータの制御回路、モータドライバなどに適用可能である。

パルス変調器320は、アナログ電圧V_INを受け、アナログ電圧V_INに応じて変調されたパルス信号S1を生成する。パルス変調器320の構成、変調方式は特に限定されない。出力段330は、パルス信号S1に応じたスイッチング信号S2を、SWOUT端子に発生させる。たとえば出力段330は、ハイサイドトランジスタ332、ローサイドトランジスタ334、ハイサイドドライバ336、ローサイドドライバ338を備える。ハイサイドトランジスタ332は、VDD端子とSWOUT端子の間に設けられ、ローサイドトランジスタ334は、SWOUT端子とGND端子の間に設けられる。ハイサイドドライバ336およびローサイドドライバ338は、パルス信号S1に応じてハイサイドトランジスタ332、ローサイドトランジスタ334を駆動する。ハイサイドドライバ336は、ゲートパルスS3Hをハイサイドトランジスタ332のゲートに出力し、ローサイドドライバ338は、ゲートパルスS3Lをローサイドトランジスタ334のゲートに出力する。

半導体集積回路300は、パルス変調器320へのアナログ電圧V_INとして、(i)通常動作時に使用すべきメイン信号V_MAINが入力される通常モードと、(ii)半導体集積回路300内において生成される少なくともひとつの内部アナログ信号V_AUX1〜V_AUXNが入力されるテストモードとが切りかえ可能である。

マルチプレクサ340は、通常モードとテストモードを切りかえるために設けられる。マルチプレクサ340は、メイン信号V_MAINと、少なくともひとつの内部アナログ信号V_AUX1〜V_AUXNを受け、通常モードにおいてメイン信号V_MAINを選択し、テストモードにおいて内部アナログ信号V_AUX1〜V_AUXNの中からひとつを選択して、パルス変調器320に出力する。マルチプレクサ340は、制御信号CNTによって制御可能となっており、たとえば所定のアドレスのレジスタ342の値に応じて、マルチプレクサ340を制御可能となっている。レジスタ342の値は、外部からインタフェース回路344を介して書き換え可能である。たとえばI²C(Inter IC)−BUSインタフェースが利用される。

レジスタ342の初期値は、メイン信号V_MAINが選択されるように定められる。したがってレジスタ342の値を書き換えない限りは、半導体集積回路300は通常モードで動作する。たとえばレジスタ342の値が0のとき、メイン信号V_MAINが選択され、1〜Nのとき内部アナログ信号V_AUX1〜V_AUXNが選択される。

続いて、内部アナログ信号V_AUXについて説明する。内部アナログ信号V_AUXは特に限定されず、解析に有用な信号を選べばよい。図3(a)〜(c)は、内部アナログ信号V_AUXを示す回路図である。

図3(a)は、半導体集積回路300に内蔵される過熱保護回路350の回路図である。過熱保護回路350はサーマルシャットダウン(TSD)回路とも称され、温度センサ352と、コンパレータ354を備える。温度センサ352は、チップ温度に応じた検出電圧V_TSDを生成する。温度センサ352の構成は特に限定されないが、たとえばダイオードと電流源を含み、ダイオードの順方向電圧V_Fの温度依存性を利用した回路が用いられる。あるいは、電流密度が異なる2個のダイオードを設け、2つの順方向電圧の差電圧を利用する場合もある。コンパレータ354は、検出電圧V_TSDを過熱保護のしきい値温度に対応するしきい値電圧V_TH1と比較し、温度がしきい値を超えたか否かを判定し、過熱状態でアサート(たとえばハイレベル)されるTSD信号を生成する。安定性を高めるためにコンパレータ354には、ヒステリシスを付与してもよい。

過熱保護回路350を備える半導体集積回路300においては、ひとつの内部アナログ信号V_AUX1は、温度センサ352の出力電圧V_TSDであってもよい。また別のひとつの内部アナログ信号V_AUX2はしきい値電圧V_TH1であってもよい。

図3(b)は、半導体集積回路300に内蔵される過電流保護(OCP:Over Current Protection)回路360の回路図である。過電流保護回路360は、半導体集積回路300内部、あるいは外部のある経路に流れる監視対象の電流が、しきい値電流を超えたか否かを判定する。過電流保護回路360は、電流センサ362、コンパレータ364を含む。電流センサ362は、監視対象の電流を検出電圧V_CSに変換する。たとえば図2の半導体集積回路300においては、ハイサイドトランジスタ332あるいはローサイドトランジスタ334に流れる電流が監視対象とされる。

電流センサ362の構成は特に限定されないが、検出抵抗R_CSを含む。検出抵抗R_CSは、監視対象の電流、もしくは監視対象の電流に比例する電流の経路上に配置される。図3(b)では、ハイサイドトランジスタ332の電流が監視対象であり、トランジスタ366は、ゲートがハイサイドトランジスタ332と共通に接続され、トランジスタ366にはハイサイドトランジスタ332の電流に比例した電流が流れる。これにより、検出抵抗R_CSには、ハイサイドトランジスタ332の電流に比例した電圧降下(検出電圧V_CS)が発生する。コンパレータ364は、検出電圧V_CSを過電流保護のしきい値に対応するしきい値電圧V_TH2と比較し、電流がしきい値を超えたか否かを判定し、過電流状態でアサートされるOCP信号をアサートする。ハイサイドトランジスタ332やローサイドトランジスタ334のオン抵抗を、検出抵抗R_Sとして利用し、ハイサイドトランジスタ332やローサイドトランジスタ334の電圧降下(ドレインソース間電圧)を検出電圧V_CSとして利用してもよい。安定性を高めるためにコンパレータ354には、ヒステリシスを付与してもよい。

過電流保護回路360を備える半導体集積回路300においては、ひとつの内部アナログ信号V_AUX3は、電流センサ362が生成する検出電圧V_CSであってもよい。また別のひとつの内部アナログ信号V_AUX4はしきい値電圧V_TH2であってもよい。

図3(c)は、半導体集積回路300に内蔵される電圧源370を示す。電圧源370は、バンドギャップリファレンス回路あるいはその他の電圧源であり、安定化された基準電圧V_REFを生成する。電圧源370を備える半導体集積回路300においては、ひとつの内部アナログ信号V_AUX5は、基準電圧V_REFであってもよい。

そのほか、過電圧保護(OVP:Over Voltage Protection)回路のしきい値電圧、低電圧ロックアウト(UVLO:Under Voltage Lock Out)回路のしきい値電圧などを、内部アナログ信号V_AUXとしてもよい。

以上が半導体集積回路300の構成である。続いてその動作を説明する。

(通常モード) 図4(a)は、通常モードの波形図である。レジスタ342の値は初期値のゼロであり、メイン信号V_MAINがパルス変調器320に供給される。メイン信号V_MAINは時間とともに変化し、それに応じてスイッチング信号S2(S1)のデューティ比が変化する。

(テストモード) モールド封止後において検査、解析が必要な場合、外部からレジスタ342の値を、V_AUX1〜V_AUXNに対応する値1〜N(≠0)に書き換えてテストモードに設定する。図5は、テストモードにおける半導体集積回路300およびその周辺回路を示す等価回路図である。VDD端子、GND端子には、通常動作時と同様に、電源電圧V_DD、接地電圧V_GNDが供給される。SWOUT端子には、ローパスフィルタ400が接続される。ローパスフィルタ400のカットオフ周波数は、スイッチング信号S2のスイッチング周波数よりも低く定められる。ローパスフィルタ400の形式は特に限定されず、LCフィルタやRCフィルタを用いることができ、アクティブ、パッシブを問わず、またフィルタの次数も問わない。電圧計402は、ローパスフィルタ400通過後の電圧V4を測定する。

図4(b)は、テストモードの波形図である。たとえば内部アナログ信号V_AUX1を測定する場合を説明する。このときレジスタ342には、値1が書き込まれ、内部アナログ信号V_AUX1がパルス変調器320に入力される。パルス信号S1およびスイッチング信号S2のデューティ比dは、内部アナログ信号V_AUX1の電圧レベルに応じた値となる。

電圧V4は、スイッチング信号S2(S1)の平均レベルであり、V4=d×V_DDであり、内部アナログ信号V_AUX1と相関を有する。したがって、電圧V4を測定することで、内部アナログ信号V_AUX1の電圧レベルを測定することができる。

本発明は、図2のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を容易、明確化するために、より具体的な実施例、構成例を説明する。

(第1実施例) 図6は、半導体集積回路300を備えるオーディオアンプIC(Integrated Circuit)500の回路図である。オーディオアンプIC500において、出力段330は、いわゆるD級アンプとして機能し、外部に接続されるスピーカあるいはヘッドホンなどの電気音響変換素子を駆動する。

オーディオアンプIC500は、上述したパルス変調器320、出力段330、マルチプレクサ340を備える。また、過熱保護回路350、過電流保護回路360、電圧源370を備える。過熱保護回路350、過電流保護回路360、電圧源370において生成される検出電圧や、しきい値電圧、基準電圧が、内部アナログ信号V_AUXとしてマルチプレクサ340に入力される。

DSP(Digital Signal Processor/Digital Sound Processorともいう)502は、外部から入力されるデジタルオーディオ信号S51を処理する。DSP502の機能としては、デジタルボリューム、イコライザ、バスブースト、などが例示される。D/Aコンバータ504は、DSP502から出力されるデジタルオーディオ信号S52をアナログオーディオ信号S53に変換する。このアナログオーディオ信号S53が、メイン信号V_MAINとしてマルチプレクサ340に入力される。あるいは、オーディオアンプIC500がアナログオーディオインタフェースを備える場合、外部から入力されるアナログオーディオ信号S54を、メイン信号V_MAINとしてもよい。

パルス変調器320は、エラーアンプ322、コンパレータ324、オシレータ326を備える。エラーアンプ322の反転入力端子(−)は、抵抗R51を介して、マルチプレクサ340からのアナログ電圧V_INを受け、また抵抗R52を介して帰還されたSWOUT端子のスイッチング信号S2を受ける。キャパシタC51は、エラーアンプ322の出力と反転入力端子(+)の間に設けられる。エラーアンプ322の非反転入力端子(+)には基準電圧V_REFが入力される。なおフィードバック系における位相補償の形式は特に限定されない。

オシレータ326は、三角波あるいはのこぎり波の周期電圧S55を生成する。コンパレータ324は、エラーアンプ322の出力電圧S56を周期電圧S55と比較し、比較結果を示すパルス信号S1を出力する。

以上がオーディオアンプIC500の構成である。オーディオアンプIC500は、電子機器100に搭載される。オーディオアンプIC500のSWOUT端子は、フィルタ104を介して電気音響変換素子102に接続される。

オーディオアンプIC500は、D級アンプである出力段330を1対備え、電気音響変換素子102は、1対のD級アンプに対して、BTL(Bridged Transless/Bridge-Tied Load)形式で接続されてもよい。

なおパルス変調器320の構成は図6のそれには限定されず、別の形式としてもよい。

(第2実施例) 図7は、半導体集積回路300を備えるスイッチングレギュレータ(DC/DCコンバータ)の制御IC600の回路図である。スイッチングレギュレータ602は降圧型であり、ハイサイドトランジスタ332、ローサイドトランジスタ334、インダクタL61および出力キャパシタC61は、一般的な同期整流型降圧コンバータのトポロジーで配置される。ハイサイドトランジスタ332は、スイッチングトランジスタ、ローサイドトランジスタ334は同期整流トランジスタとして機能する。

スイッチングレギュレータ602の出力電圧V_OUTは、制御IC600のフィードバック端子FBに入力される。出力電圧V_OUTは抵抗R61,R62によって分圧され、分圧後の電圧が、メイン電圧V_MAINとしてマルチプレクサ340に入力される。

抵抗R71,R27は、FB端子の電圧V_OUTと内部アナログ信号V_AUXを分圧し、分圧後の電圧を、マルチプレクサ340に入力する。抵抗R71,R72を設けることにより、テストモードにおいても出力電圧V_OUTからの帰還がかかることとなる。

テストモードにおいては、インダクタL61,C61が制御IC600に接続される。エラーアンプ322の出力S56が、コンパレータ324、出力段330を通過し、SWOUT端子には内部アナログ信号V_AUXに応じたスイッチング信号S2が発生する。したがってスイッチング信号S2を監視することにより、内部アナログ電圧V_AUXを測定することができる。

なお内部アナログ信号V_AUXについては、抵抗R71,R72を省略して、マルチプレクサに直接入力してもよい。この場合、テストモードにおいて、SWOUT端子のスイッチング信号S2のデューティ比に応じて、内部アナログ信号V_AUXを測定してもよい。

なおパルス変調器320の構成は、図7のそれには限定されず、別の形式としてもよい。また、スイッチングレギュレータ602は、昇圧型あるいは昇降圧型であってもよく、またトランスを用いたフライバックコンバータあるいはフォワードコンバータであってもよい。また、定電圧出力ではなく定電流出力のコンバータにも適用可能である。

(第3実施例) 図8は、半導体集積回路300を備えるモータドライバIC700の回路図である。モータドライバIC700は、単相モータ702を駆動する。ホール素子704は、単相モータ702のロータの位置を示す一対のホール信号H+,H−を生成する。駆動アンプ710、712はそれぞれ、ホール信号H+,H−を逆極性で増幅し、単相モータ702の両端に出力する。マルチプレクサ340にはメイン電圧V_MAINとして、単相モータ702のトルク(回転数)を指示する電圧が入力される。内部アナログ信号V_AUXについては、上述した通りである。パルス変調器320が生成するパルス信号S1は、駆動アンプ710、712それぞれに入力される。

駆動アンプ710、712は、出力段330に相当する。駆動アンプ710はプッシュプル出力形式を有し、したがって図1のハイサイドトランジスタ332、ローサイドトランジスタ334を含む。駆動アンプ712についても同様である。ハイサイドトランジスタ332、ローサイドトランジスタ334は、パルス信号S1に応じてスイッチングする。駆動アンプ710の出力電圧V_OUT1は、その包絡線がホール信号H+,H−に応じて変化し、パルス信号S1に応じてスイッチングした波形を有する。駆動アンプ712についても駆動アンプ710と同様である。

パルス変調器320の構成は特に限定されない。単相モータ702は、三相モータであってもよい。またホール素子704を用いないセンサレス方式のモータドライバIC700にも本発明は適用可能である。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

(第1変形例) 出力段330について、いくつかの変形例が存在する。たとえばハイサイドトランジスタ332は、NチャンネルMOSFETであってもよい。この場合、適切な電圧レベルのゲートパルスS3Hを生成するために、ブートストラップ回路を追加すればよい。 ハイサイドトランジスタ332、ローサイドトランジスタ334はディスクリート素子であり、半導体集積回路300に外付けされてもよい。この場合、半導体集積回路300の出力端子は、ハイサイドドライバ336、ローサイドドライバ338の出力ノードとなる。またハイサイドトランジスタ332、ローサイドトランジスタ334は、バイポーラトランジスタやIGBT(Insulated Gate Bipolar Transistor)であってもよい。

(第2変形例) 実施の形態では、マルチプレクサ340を、レジスタ342の値に応じて制御したが本発明はそれには限定されない。たとえばマルチプレクサ340を制御するための制御ピン(端子)を追加で設け、その制御ピンの電圧レベルで、マルチプレクサ340を切かえるよう構成してもよい。

(第3変形例) テストモードにおける測定に関して、図4のローパスフィルタ400、電圧計402を省略し、スイッチング信号S2のデューティ比あるいはパルス幅を、デジタルカウンタやアナログタイマー回路を用いて測定するようにしてもよい。この場合、測定されたデューティ比にもとづいて、内部アナログ信号V_AUXの電圧レベルを間接的に測定できる。

(第4変形例) パルス変調器320として、PWMの他、PFM(Pulse Frequency Modulation)、PDM(Pulse Density Modulation)を利用してもよい。

(第5変形例) 図9は、変形例に係る半導体集積回路300aのブロック図である。ここでは半導体集積回路300aの用途として図6と同様にオーディオアンプIC500aを説明する。オーディオアンプIC500aでは、テストモードにおいて、出力段330への入力として、パルス変調器320が生成するパルス信号S1に代えて、DSP502において生成される少なくともひとつの内部デジタル信号D_AUXが選択可能となっている。内部デジタル信号D_AUXは、シリアルデータ、パラレルデータであってもよいし、クロック信号であってもよい。あるいは内部デジタル信号D_AUXは、DSP502により生成されたPWM信号やPDM信号であってもよい。出力段330の前段には、その入力を選択するためのマルチプレクサ506が設けられる。

テストモードにおいて内部デジタル信号D_AUXを選択することにより、SWOUT端子から内部デジタル信号D_AUXを取り出すことができる。したがってDSP502の動作状態を解析することができる。なお半導体集積回路300aの用途は、オーディオアンプには限定されず、モータドライバやDC/DCコンバータの制御回路であってもよい。

(第6変形例) 半導体集積回路300のパッケージの種類は特に限定されず、図1に示すDIP(Dual Inline Package)のほか、SIP(Single Inline Package)、PGA(Pin Grid Array)、QFP(Quad Flat Package)、BGA(Ball Grid Array)パッケージなどさまざまなパッケージに適用可能である。

(第7変形例) また半導体集積回路300は、ASIC(Application Specified IC)には限定されず、汎用マイコン、FPGA(Field Programmable Gate Array)などにも適用しうる。

実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用の一側面を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

100…電子機器、102…電気音響変換素子、104…フィルタ、300…半導体集積回路、302…半導体基板、304…I/Oパッド、306…検査パッド、308…リード端子(ピン)、309…アイランド、310…ボンディングワイヤ、312…樹脂、320…パルス変調器、322…エラーアンプ、324…コンパレータ、326…オシレータ、R51,R52,R61,R62,R71,R72…抵抗、C51…キャパシタ、330…出力段、332…ハイサイドトランジスタ、334…ローサイドトランジスタ、336…ハイサイドドライバ、338…ローサイドドライバ、340…マルチプレクサ、342…レジスタ、350…過熱保護回路、352…温度センサ、354…コンパレータ、360…過電流保護回路、362…電流センサ、364…コンパレータ、370…電圧源、400…ローパスフィルタ、402…電圧計、500…オーディオアンプIC、502…DSP、504…D/Aコンバータ、506…マルチプレクサ、600…制御IC、602…スイッチングレギュレータ、L61…インダクタ、C61…出力キャパシタ、700…モータドライバIC、702…単相モータ、704…ホール素子、710,712…駆動アンプ、S1…パルス信号、S2…スイッチング信号、S3H,S3L…ゲートパルス、V_MAIN…メイン電圧、V_AUX…内部アナログ信号、D_AUX…内部デジタル信号。