差分求和节点 |
|||||||
| 申请号 | CN201610979786.5 | 申请日 | 2016-11-08 | 公开(公告)号 | CN107046427A | 公开(公告)日 | 2017-08-15 |
| 申请人 | 恩智浦有限公司; | 发明人 | 沙衮·巴约里亚; 穆罕默德·博拉特凯尔; 罗伯特·鲁滕; 吕西安·约翰内斯·布伦默斯; 汉斯·布里克尔曼斯; 简·尼霍夫; | ||||
| 摘要 | 本 发明 提供了一种用于对第一差分 信号 和第二 差分信号 进行求和的求和 节点 。第一差分信号和第二差分信号中的每个差分信号包括相应的直接信号分量和逆向信号分量。该求和节点包括第一差分晶体管对，该第一差分晶体管对包括第一输入端和第二输入端并且耦合到第一输出端和第二输出端。该求和节点另外包括第二差分晶体管对，该第二差分晶体管对包括第三输入端和第四输入端并且耦合到第一输出端和第二输出端。第一输入端和第四输入端分别耦合到第一差分信号的直接信号分量和逆向信号分量，并且第二输入端和第三输入端分别耦合到第二差分信号的直接信号分量和逆向信号分量。 | ||||||
| 权利要求 | 1.一种用于对第一差分信号和第二差分信号进行求和的求和节点，其特征在于，每个差分信号包括直接信号分量和逆向信号分量；所述求和节点包括： |
||||||
| 说明书全文 | 差分求和节点技术领域[0001] 本公开涉及在具体来说(但非排他地)用于模/数转换器的△-Σ调制器中的求和节点。 背景技术[0002] 由于△-Σ调制器朝向线性和功率效率的趋势，△-Σ调制器可以被认为是用于中等带宽模/数转换器(ADC)的合适架构采样。然而，△-Σ调制器通常以高采样速率被计时，这可将不稳定性引入到△-Σ环路中。 [0003] 解决环路不稳定性的实施方案是受关注的。发明内容 [0004] 根据第一方面，提供了一种用于对第一差分信号和第二差分信号进行求和的求和节点，每个差分信号包括直接信号分量和逆向信号分量；该求和节点包括：包括第一输入端和第二输入端并耦合到第一输出端和第二输出端的第一差分晶体管对；以及包括第三输入端和第四输入端并耦合到第一输出端和第二输出端的第二差分晶体管对；其中该第一输入端和第四输入端分别耦合到第一差分信号的直接信号分量和逆向信号分量，并且该第二输入端和第三输入端分别耦合到第二差分信号的直接信号分量和逆向信号分量。 [0005] 第一输出端可被配置成输出与第一差分信号的直接信号分量和第二差分信号的逆向信号分量的总和对应的信号。第二输出端可被配置成输出与第二差分信号的直接信号分量和第一差分信号的逆向信号分量的总和对应的信号。该求和节点可另外包括耦合到第一输出端的第一负载和耦合到第二输出端的第二负载。第一晶体管对和第二晶体管对可以匹配。第一负载和第二负载可以匹配。第一差分晶体管对和第二差分晶体管对可具有成比例偏压。第二输出端可以是第一输出端的补充。第一输出端和第二输出端可以耦合到非线性元件。该非线性元件可以是量化器。 [0006] 根据第二方面，提供了一种包括根据第一方面的求和节点的△-Σ调制器，其中第一差分信号从△-Σ调制器的环路滤波器输出，并且第二差分信号为来自△-Σ调制器的输出端的额外环路延迟反馈信号。 [0007] 根据第三方面，提供了一种包括对第一差分信号和第二差分信号进行求和的方法，第一差分信号和第二差分信号中的每个差分信号包括直接信号分量和逆向信号分量；该求和包括：将相应的直接信号分量作为输入提供到与第一输出端和第二输出端耦合的第一差分晶体管对；以及将相应的间接信号分量作为输入提供到与第一输出端和第二输出端耦合的第二差分晶体管对。 [0008] 该方法可另外包括：在第一输出端提供与第一差分信号的直接信号分量和第二差分信号的逆向信号分量的总和对应的信号。该方法可另外包括：在第二输出端提供与第二差分信号的直接信号分量和第一差分信号的逆向信号分量的总和对应的信号。第一负载可以耦合到第一输出端并且第二负载可以耦合到第二输出端。附图说明 [0009] 图1示出△-Σ调制器的例子示意图； [0010] 图2示出求和节点的例子示意图； [0011] 图3示出求和节点的例子电路图；以及 [0012] 图4示出额外环路延迟反馈环路的例子。 具体实施方式[0013] 图1为可以在例如模/数转换器(ADC)中实施的△-Σ调制器100的例子。应了解，△-Σ调制器可以用于模/数转换器(ADC)和数/模转换器(DAC)两者。 [0014] 图1包括用于接收模拟输入信号的输入101和用于提供数字输出位流的输出102。模拟输入信号101输入到求和节点103的非逆向输入端(+)中。数字输出位流102输入到反馈环路中的数/模转换器(DAC)130，到达求和节点103的逆向输入端(-)。因此，DAC 130的输出端被耦合到求和节点103的逆向输入端(-)。 [0015] 求和节点103的输出被输入到环路滤波器110。环路滤波器110的输出被输入到额外环路延迟(ELD)求和节点200的非逆向输入端(+)。ELD求和节点200的逆向输入端(-)被耦合到ELD数/模转换器(DAC)140的输出端。ELD DAC 140的输入端被耦合到输出位流102并且从输出位流102到ELD求和节点200形成额外环路延迟反馈。 [0016] ELD求和节点200的输出被输入到量化器120。量化器120包括放大器121和比较器122。放大器121的输入端被耦合到ELD求和节点200的输出端并且放大器121的输出端被耦合到比较器122的输入端。比较器122的输出端提供输出位流102。 [0017] △-Σ调制器100可形成模/数转换器的部分。在此情况下，输出位流102将被多路分用并随后被数字低通滤波以便提供数字位流。 [0018] 输出位流102可以是包括高值和低值的一位流，所述高值和低值的平均值表示模拟输入信号。位流102可以通过DAC 130反馈，并且从模拟输入信号101中减去位流102以确定模拟输入信号相对于其先前值是增大还是减小。环路滤波器110可用作积分器以对此差值进行积分，然后进行量化。如果例如输入信号101相对于其先前值增大，那么量化器120将输出高值(逻辑1)以便增大位流102的平均值。如果输入信号101相对于其平均值减小，那么量化器122可输出低(逻辑0)以减小位流102的平均值。 [0019] 虽然一些常规的ADC可需要高于最高输入信号频率的两倍的采样速率，但是△-Σ调制器需要高得多的采样速率以便在输出位流102上产生足够数量的位流脉冲，以通过对输出位流102求平均来提供输入信号101的更好的近似。由于此高采样速率，环路稳定性可变成严重的问题。此环路稳定性可至少部分受到由量化器120引入的延迟的影响。为了解决环路稳定性，可以实施额外环路延迟(ELD)路径，例如由图1中的ELD DAC 140和ELD求和节点200提供的路径。 [0020] 本公开的例子涉及实施可以适合于应用的差分信号求和节点，在该应用中节点的求和速度可以是受关注的。在一些例子中，求和节点可以用于提供图1的求和节点200，然而应了解求和节点可以被实施以对任何两个差分信号进行求和。具体来说，求和节点可以用于对两个差分信号进行求和，其中输出被提供到非线性的实体例如量化器。 [0021] 在例子中，求和节点可以通过两个差分放大器提供，其中第一差分放大器接收第一差分信号对和第二差分信号对的直接信号作为输入，并且第二放大器接收第一差分信号对和第二差分信号对的逆向信号作为输入。可以对从相应的放大器对输出的直接信号进行求和以提供直接输出，并且可以对从相应的放大器对输出的逆向信号进行求和以提供逆向输出。求和节点的逆向输出可以是直接输出的补充。 [0022] 图2示出了根据例子的求和节点200的例子。虽然求和节点200已经被例示为在△-Σ调制器中实施为ELD求和节点，但是应了解求和节点200可以在其它应用中实施，在该应用中两个差分输入信号的求和速度是受关注的。求和节点200的输出可以提供到非线性元件。 [0023] 图2示出包括第一差分放大器和第二差分放大器220的求和节点200，该第一差分放大器具有第一(非逆向)输入端和第二(逆向)输入端，该第二差分放大器220具有第三(非逆向)输入端和第四(逆向)输入端。求和节点200被配置成接收包括直接信号(Vin+)201a和逆向信号(Vin-)201b的第一差分信号201(Vin)。直接信号201a被耦合或提供到第一差分放大器210的第一(非逆向)输入端。逆向信号201b被耦合或提供到第二差分放大器220的第四(逆向)输入端。 [0024] 求和节点200被另外配置成接收包括直接信号(VELD+)202a和逆向信号(VELD-)202b的第二差分信号(VELD)。直接信号202a被耦合或提供到第一差分放大器210的第二(逆向)输入端，并且逆向信号202b被耦合或提供到第二差分放大器220的第三(非逆向)输入端。 [0025] 第一差分放大器210包括第一输出211和第二输出212并且第二差分放大器220包括第三输出221和第四输出222。在加法器230处对第一输出211和第三输出221进行求和以提供差分输出信号对250(Vout)的直接信号250a。在加法器240处对第二输出212和第四输出222进行求和以提供差分输出信号对250的逆向信号250b。应了解，逆向输出信号250b可以是直接输出信号250a的补充。 [0026] 在操作中，第一差分放大器210将输出与第一差分输入信号对的直接信号分量201a(Vin+)和第二差分输入信号对的直接信号分量202a(VELD+)之间差值对应的差分输出 211和212。第二差分放大器220将输出与第一差分输入信号对的逆向分量201b(Vin-)和第二差分输入信号对的逆向分量202b(VELD-)之间差值对应的差分输出221和222。分别对差分放大器的输出的直接信号分量211和221与差分放大器的输出的逆向信号分量212和222进行求和，以提供直接输出信号分量250a和为直接输出信号分量250a的补充的逆向输出信号分量250b。 [0027] 在图1中，求和节点200和放大器121已被描绘为分开的实体。然而，应了解图2的求和节点200可执行求和节点的功能和放大器121的功能两者。具体来说，放大器210、220可提供放大的差分输出。在参考图3的例子中，通过用于实施差分放大器210和220的晶体管的gm提供此放大。 [0028] 图3为使用差分晶体管对以提供图2的第一差分放大器210和第二差分放大器220的求和节点200的示例实施方案。应了解，图3示出了使用n沟道金属氧化物场效应半导体晶体管(MOSFET)的具体示例实施方案，然而应了解，其它类型的晶体管可以用于实施差分放大器对。 [0029] 图3示出了包括第一晶体管311(M1)和第二晶体管312(M2)的第一差分晶体管对210。第一晶体管311的栅极端或输入端耦合到第一差分输入信号201的直接信号分量201a。 第二晶体管312的栅极端或输入端耦合到第二差分输入信号202的直接信号分量202a。第一晶体管311和第二晶体管312的相应源极端耦合到偏置电流源310。求和节点200另外包括第一负载351和第二负载352。应了解，第一负载351和第二负载352可以是任何合适的负载，例如它们可以是电阻器或电流源。第一晶体管311和第二晶体管312的漏极端耦合到相应的负载351和352的第一端。 [0030] 图3另外示出包括第三晶体管321(M3)和第四晶体管322(M4)的第二差分晶体管对220。第三晶体管321的栅极端或输入端耦合到第二差分输入信号202的逆向信号分量202b。 第四晶体管322的栅极端或输入端耦合到第一差分输入信号201的逆向信号分量201b。第三晶体管321和第四晶体管322的相应的源极端耦合到电流源320。第三晶体管321和第四晶体管322的漏极端耦合到相应的负载351和352的第一端。 [0031] 第一负载351的第一端与第一晶体管311和第三晶体管321的漏极端的耦合点形成第一节点330。第二负载351的第一端与第二晶体管312和第四晶体管322的漏极端的耦合点形成第二节点340。差分输出信号250的直接信号分量250a可以从第一节点330输出，并且差分输出信号250的逆向信号分量250b可以从第二节点340输出。 [0032] 差分晶体管对210和220可以是尽可能对称的。例如差分晶体管对可以匹配。例如，第一晶体管到第四晶体管311、312、321和322可以被选择以在晶体管特性中尽可能地彼此相似。第一晶体管对和第二晶体管对的偏压可以是成比例的。第一负载351和第二负载352可具有相同的数值并且电流源可具有固定关系。例如，电流源320可以是电流源310的整倍数。此倍增因数可以通过系统级模拟来设定。 [0033] 对于每个晶体管对210、220，该对晶体管的栅极输入确定由电流源310、320提供的电流的比例，该电流可以通过晶体管提供到相应的负载351、352。例如，对于第一晶体管对210，第一晶体管311的输入201a和第二晶体管的输入202a控制第一晶体管311和第二晶体管312的运行以按比例拆分电流(由电流源310提供)，使得晶体管中的每个晶体管可拉动通过其相应的负载351、352。类似地，第三晶体管321的输入202b和第四晶体管322的输入201b控制可以被拉动通过相应负载的电流(由电流源320提供)的比例。 [0034] 因此，在第一节点330处的值可对应于拉动通过第一晶体管311的电流310的比例加上拉动通过第三晶体管321的电流320的比例。换句话说，在第一节点处的输出可对应于第一差分信号的直接信号Vin+201a和第二差分信号的间接信号Veld-202b的总和，和/或与该总和成比例。因此，类似地在第二节点340的值可对应于拉动通过第二晶体管312的电流310的比例加上拉动通过第四晶体管322的电流320的比例。换句话说，在第二节点处的输出可与第二差分信号的直接信号Veld+202a和第一差分信号的间接信号Vin-201b的总和对应，和/或与该总和成比例。 [0035] 应了解第一节点330的输出和第二节点340的输出之间的差值可对应于第一差分信号201和第二差分信号202之间的差值。 [0037] 我们可写为： [0038] Vin+＝Vcm+ΔVin/2 (1) [0039] Vin-＝Vcm-ΔVin/2 (2) [0040] 其中，ΔVin为第一差分输入信号201，Vin+201a为第一差分输入信号201的直接信号分量，Vin-201b为第一差分输入信号201的逆向信号分量并且Vcm为输入共模电压。 [0041] 而且， [0042] Veld+＝Vcm+ΔVeld/2 (3) [0043] Veld-＝Vcm-ΔVeld/2 (4) [0044] 其中，ΔVeld为第二差分输入信号202，Veld+202a为第二差分输入信号202的直接信号分量，Veld-202b为第二差分输入信号202的逆向信号分量并且Vcm为输入共模电压。 [0045] 本公开的例子可使用两个差分晶体管对实施求和节点，其中第一差分晶体管对被配置成接收来自第一差分输入信号和第二差分输入信号的直接信号分量，并且第二差分晶体管对被配置成接收第一差分输入信号和第二差分输入信号的逆向信号分量。 [0046] 第一差分晶体管对和第二差分晶体管对的输入的布置可引起求和节点在更高的速度(采样速率)下具有比一些其它求和节点更高的线性。这将在下文论述。 [0047] 相比之下，在一些△-Σ调制器中，求和节点可包括第一差分晶体管对(M1和M2)和第二差分晶体管对(M3和M4)，该第一差分晶体管对(M1和M2)具有作为输入的第一差分输入信号的直接信号分量和逆向信号分量，该第二差分晶体管对(M3和M4)具有作为输入的第二差分输入信号的直接信号分量和逆向信号分量。对于这些对比△-Σ调制器的情况，以下可以写为： [0048] 存在于第一差分晶体管对(M1/M2)的输入端处的差分电压信号为： [0049] Vin+-Vin-＝ΔVin (5) [0050] 其中Vin+为第一晶体管M1的输入并且Vin-为第二晶体管M2的输入，并且在第一晶体管对的输入端处的差分电压信号为ΔVin。 [0051] 存在于第二差分晶体管对(M3/M4)的输入端处的差分电压信号为： [0052] Veld+-Veld-＝ΔVeld (6) [0053] 其中Veld+为第四晶体管M4的输入并且Veld-为第三晶体管M3的输入，并且在第二晶体管对的输入端处的差分电压信号为ΔVeld。 [0054] 在第一晶体管对的输入端处的差分电压信号ΔVin可以通过将其乘以第一晶体管对的晶体管M1和M2的有效跨导来转换为差分输入电流。在第二晶体管对的输入端处的差分电压信号ΔVeld可以通过将其乘以第二晶体管对的晶体管M3和M4的有效跨导来转换为差分输入电流。 [0055] 如果假设系统完全匹配，那么晶体管M1和M2、M3和M4的跨导等于gm并且以下保持： [0056] IM1/M2_差分＝gm*ΔVin (7) [0057] IM3/M4_差分＝gm*ΔVeld (8) [0058] 其中由于在M1和M2的输入端处的差分电压ΔVin，IM1/M2_差分为通过第一晶体管对的差分电流，并且由于在M3和M4的输入端处的差分电压ΔVeld，IM3/M4_差分为通过第二晶体管对的差分电流。 [0059] 考虑到方程7和方程8的例子情况，对于具有作为到第一晶体管对中的输入的第一差分信号和作为到第二差分对中的输入的第二差分的求和节点，如果信号ΔVin和ΔVeld的幅值分别在100mV和50mV的范围内，那么这可使得跨导“gm”为非线性，因此在电流求和中引入非线性。 [0060] 参考本公开的例子并且具体来说参考根据方程1到方程4的图3的例子，差分电压信号存在于第一差分晶体管对210(方程9)和第二差分晶体管对220(方程10)的输入端处： [0061] Vin+-Veld+＝(ΔVin-ΔVeld)/2 (9) [0062] Veld--Vin-＝(ΔVin-ΔVeld)/2 (10) [0063] 其中ΔVin为第一差分输入信号201并且ΔVeld为第二差分输入信号202，并且共模输入电压Vcm被抵消。 [0064] 晶体管对311和312与晶体管对321和322匹配并因此每个晶体管对的跨导为gm。可以通过将9和10中的差分电压乘以跨导计算通过每个对210和220的差分电流： [0065] IM1/M2_差分＝gm*(ΔVin-ΔVeld)/2 (11) [0066] IM3/M4_差分＝gm*(ΔVin-ΔVeld)/2 (12) [0067] 其中IM1/M2_差分为通过第一差分晶体管对210的差分电流并且IM3/M4_差分为通过第二差分晶体管对220的差分电流。如果信号ΔVin和ΔVeld的幅值分别在100mV和50mV的范围内，那么(ΔVin-ΔVeld)/2＝25mV。因此，方程11和方程12中的跨导乘以比方程7和方程8中的跨导较低的因数。存在于第一差分晶体管对210和第二差分晶体管对220的输入端处的差分电压信号小于如果第一差分晶体管对的输入耦合到第一差分输入信号并且第二差分晶体管对的输入耦合到第二差分输入信号的情况。求和节点200的线性可以实现在输入共模周围。 [0068] 应了解，前述例子的求和节点200可以用于任何应用中，在该任何应用中差分输入信号被减去并且结果被提供到非线性元件例如量化器。如所论述，此求和节点200的特定实施方案可以用于△-Σ调制器，例如关于图1论述的△-Σ调制器。具体来说，求和节点200可提供用于从△-Σ调制器的输出102到量化器120的输入的额外环路延迟(ELD)反馈的求和节点。图4示出产生可以输入到求和节点200中的ELD差分信号(第二差分信号202)的例子。 [0069] 图4示出来自量化器120的差分输出信号205。此信号205可对应于图1中示出的信号102。差分输出信号205的直接信号分量205a耦合到第一逆变器401。第一逆变器401的输出端耦合到第一电阻器403的第一端。第一电阻器403的第二端被耦合以提供第二差分信号202a的直接信号分量202a。逆向信号分量205b耦合到第二逆变器402的输入端。第二逆变器 402的输出端耦合到第二电阻器404的第一端。第二电阻器404的第二端被耦合以提供第二差分信号的逆向信号分量202b。第三电阻器405的第一端被耦合到第一电阻器403的第二端。第三电阻器405的第二端被耦合到第二电阻器404的第二端。第一电阻器403的第二端被耦合到第一信号源406。第二电阻器404的第二端被耦合到第二信号源407。 [0070] 第一信号源406和第二信号源407可被布置成使得第二信号源407为第一信号源406的逆向或补充。第一信号源406和第二信号源407可被配置成将高频振动引入到第二差分输入信号202的直接信号分量202a和逆向信号分量202b中。由于方波以产生所要波段中的增大的噪声为代价从122输出，高频振动可以添加到随机三阶音调。 [0071] 应了解虽然图1描绘一阶△-Σ调制器，但是例子可以适用于高阶调制器。 [0072] 虽然本公开的例子已经关于△-Σ调制描述，但是应了解例子适用于其它差分信号对的求和，在具体例子中可以适用于在非线性元件例如量化器的输入端处对差分信号求和。 [0073] 将容易理解，如本文中一般描述且在附图中示出的实施例的部件可以用各种各样不同的配置来布置和设计。因此，如图所表示的各种实施例的以下更详细描述并非旨在限制本公开的范围，而仅仅是表示各种实施例。虽然在附图中呈现了实施例的各个方面，但是除非特别地说明，否则附图不必按比例绘制。 [0075] 在整个本说明书中提到特征、优点或类似语言并不暗示可以通过本发明实现的所有特征和优点应该在或在任何单一实施例中。相反，提到该特征和优点的语言应理解成结合实施例所描述的具体特征、优点或特性包括在至少一个实施例中。因此，在整个本说明书中对特征和优点的论述以及类似语言可以但不必是指同一实施例。 [0076] 此外，本发明的所描述的特征、优点和特性可以以任何合适方式在一个或多个实施例中组合。相关领域的技术人员将认识到，鉴于本文中的描述，本发明可在无具体实施例的特定特征或优点中的一个或多个特征或优点的情况下实践。在其它情况下，可在某些实施例中辨识可不存在于本发明的所有实施例中的另外特征和优点。 [0077] 在整个本说明书中，提到例子或实施例或类似语言意指结合包括于至少一个实施例中的所指示实施例描述的特定特征、结构或特性。因此，在整个本说明书中，短语“在一个实施例中”、“在例子中”和类似语言可以但不必全部是指同一实施例。 |
||||||
QQ群二维码
意见反馈
意见反馈