チョッパ増幅装置 |
|||||||
申请号 | JP2013090371 | 申请日 | 2013-04-23 | 公开(公告)号 | JP2014216705A | 公开(公告)日 | 2014-11-17 |
申请人 | 株式会社リコー; Ricoh Co Ltd; | 发明人 | NAGAHISA TAKESHI; | ||||
摘要 | 【課題】残差誤差を除去することのできるチョッパ増幅装置を提供することにある。【解決手段】所定の検出 信号 とバイアス電圧とを所定の制御信号によりチョッパ変調するチョッパ変調器20と、このチョッパ変調器20から出 力 されるチョッパ変調信号を差動増幅する第1差動増幅器30と、この第1差動増幅器30から出力される差動変調信号をチョッパして復調するチョッパ復調器40と、このチョッパ復調器40によって復調された復調信号から検出信号の信号成分を取り出す第2差動増幅器70とを備えたチョッパ増幅装置10であって、第2差動増幅器70の入力 端子 に、復調信号に対するカットオフ周 波数 が異なる第1,第2ハイパスフィルタ50,51を接続した。【選択図】図1 | ||||||
权利要求 | 所定の検出信号とバイアス電圧とを所定の制御信号により変調されたチョッパ変調信号を差動増幅する第1差動増幅手段と、この第1差動増幅手段から出力される差動変調信号を前記制御信号により復調された復調信号から前記検出信号の信号成分を取り出す第2差動増幅手段とを備え、 前記第2差動増幅手段の入力端子には、前記復調信号に対するカットオフ周波数が互いに異なるフィルタ手段が複数接続されていることを特徴とするチョッパ増幅装置。 前記差動変調信号を復調するチョッパ復調手段は、前記第1差動増幅手段から出力される差動変調信号に基づいた第1復調信号と、この第1復調信号を反転させた第2複調信号とを出力し、 前記フィルタ手段は、第1復調信号と第2復調信号のいずれか一方を入力することを特徴とする請求項1に記載のチョッパ増幅装置。 前記フィルタ手段と第2差動増幅手段との間に、全差動形式の増幅器を介在させたことを特徴とする請求項1または請求項2に記載のチョッパ増幅装置。 前記フィルタ手段は、第1ハイパスフィルと第2ハイパスフィルタとを有し、第1ハイパスフィルタのカットオフ周波数をfc1、第2ハイパスフィルタのカットオフ周波数をfc2、前記検出信号の周波数をfin、前記制御信号の周波数をfchopとすると、fc1<fin<fc2<<fchopの関係を有することを特徴とする請求項1ないし請求項3のいずれか1つに記載のチョッパ増幅装置。 前記第1,第2ハイパスフィルタは、キャパシタと抵抗とから構成され、この抵抗はNMOSトランジスタで構成されることを特徴とする請求項4に記載のチョッパ増幅装置。 |
||||||
说明书全文 | この発明は、低周波の微小信号の増幅を行うチョッパ増幅装置に関する。 従来から、チョッパ増幅器を用いて低周波の微小の検出信号を増幅するチョッパ増幅装置が知られている(特許文献1参照)。 かかるチョッパ増幅装置は、低周波の微小の入力信号を所定の制御信号によってチョッパ変調してチョッパ変調信号を出力するチョッパ変調器と、チョッパ変調信号を差動増幅する差動増幅器と、差動増幅されたチョッパ変調信号を前記制御信号にしたがってチョッパ復調して復調された出力信号を出力するチョッパ復調器などを備えている。 ここで、図5に一般的なチョッパ増幅装置の一例を示す。 また、図6の(1a)はゲート制御信号φ1 , φ2を示す。 チョッパ変調器1及びチョッパ復調器2は、NMOSトランジスタのゲートにゲート制御信号φ1 , φ2のHレベル信号が印加されたときにNMOSトランジスタは導通状態となり、Lレベル信号が印加されたときにはNMOSトランジスタは非導通状態となる。 図6の(2a)は、信号源から出力される電圧(信号)S1とバイアス源から出力される電圧B1を示している。 バイアス源は後段での増幅器に提供するバイアス電圧を出力しているため、常にDC電圧を出力している。 図6の(2b)は、信号S1の周波数スペクトラムを示したものである。 図6の(4a)は、ゲインAである増幅器により信号が増幅されたところを示している。 図6の(4b)には、増幅器の出力電圧のスペクトラムが図示されており、増幅器の1 / fノイズと信号が周波数分離されていることが分かる。 図6の(5a)は、チョッパ復調器1によりアンプの出力電圧が復調された様子を示しており、信号成分が変調前の周波数に戻され、増幅器の1 / fノイズがチョッパ復調器1によりf chop周辺の周波数帯に変換されたことが図6の(5b)に示されている。 図6の(6a) , (6b)はLPFにより1 / fノイズのみがカットされ、信号源からの信号S1はそのまま出力されていることを示している。 つまり低周波領域にある信号をチョッパ変調器1により高周波側に移動し、信号成分と1 / fノイズの周波数帯を分離した上で増幅動作を行なう働きをするものがチョッパ増幅器である。 しかし、チョッパ変調器を構成するN chトランジスタのスイッチが非導通状態から導通状態に遷移するときに生じるクロックフィードスルーによりLPF(ローパスフィルタ)の出力OUTの電圧にオフセット( residual offset )が加わるという問題がある。 これは、信号源とバイアス源の出力抵抗のミスマッチやチョッパ変調器を構成するN chトランジスタスイッチのゲートソース間容量のミスマッチや増幅器の2入力端子の入力容量ミスマッチに主に起因するものである。 下記に具体例を挙げて説明する。 図7に示されたように信号源の出力抵抗をR1、バイアス源の出力抵抗をR2、変調器を構成するN chトランジスタスイッチのゲートソース間容量をC gs 、増幅器の+入力端子及び−入力端子の入力容量をCとする。 なお、簡単のため変調器を構成する4つのN chトランジスタスイッチのC gsはすべて同一で、また増幅器の+入力端子の容量も同一とし、信号源の出力抵抗とバイアス源の出力抵抗にのみミスマッチが生じ、その関係はR1<R2であるものとする。 いま、変調器内のスイッチが非導通状態から導通状態に遷移した場合、スイッチを構成するN chトランジスタのゲートの電位はGNDからVDDに遷移することによりソースに電荷が注入される(クロックフィードスルー現象) 。 この現象が起因して信号源S1の出力電圧とバイアス源B1の出力電圧は一瞬V ingほど上昇する。 ただしV ing =V dd (C gs /(C gs+ C))である。 クロックフィードスルーにより容量Cに注入された電荷は信号源とバイアス源方向に放電される。 チャージされた電荷が放電される際の信号源S1とバイアス源B1の過渡反応を示したものが図8 ( 2 )である。 信号源の出力抵抗R1よりもバイアス源の出力抵抗R2のほうが大きいので、バイアス源の出力電圧のセトリングが終了するまでの時間は信号源の出力電圧のそれに比べ長い。 それにより、変調器のスイッチの状態が切り替わった直後にアンプの出力にスパイク状の波形が生じる(図8 ( 4 )を参照) 。 この発明の目的は、残差誤差を除去することのできるチョッパ増幅装置を提供することにある。 請求項1の発明は、所定の検出信号とバイアス電圧とを所定の制御信号により変調されたチョッパ変調信号を差動増幅する第1差動増幅手段と、この第1差動増幅手段から出力される差動変調信号を前記制御信号により復調された復調信号から前記検出信号の信号成分を取り出す第2差動増幅手段とを備え、 この発明によれば、残差誤差を除去することができる。 以下、この発明に係るチョッパ増幅装置の実施の形態である実施例を図面に基づいて説明する。 [第1実施例] また、チョッパ増幅装置10は、第1差動増幅器30から出力される差動出力電圧(差動変調信号)を復調するチョッパ復調器(チョッパ復調手段)40と、チョッパ復調器40から出力される復調信号の低周波成分をカットする第1 ,第2ハイパスフィルタ(フィルタ手段)50 , 51と、ハイパスフィルタ50 , 51から出力される変調信号を差動増幅する差動増幅器(第3差動増幅手段)60と、この差動増幅器60から出力される差動信号を差動増幅する第2差動増幅器(第2差動増幅手段)70とを備えている。 NMOSトランジスタQ1 , Q4のソースが入力端子20a , 20bに接続され、NMOSトランジスタQ1 , Q4のドレインが出力端子20c , 20dに接続されている。 また、NMOSトランジスタQ2のソースが入力端子20aに接続されそのドレインが出力端子20dに接続され、NMOSトランジスタQ3のソースが入力端子20bに接続されそのドレインが出力端子20cに接続されている。 ゲート制御信号φ1 , φ2は、同じ周波数のパルス電圧であり、互いに交互にHレベルとなる(図6参照)。 NMOSトランジスタQ5 , Q8のソースが入力端子40a , 40bに接続され、そのドレインが出力端子40c , 40dに接続されている。 また、NMOSトランジスタQ6のソースが入力端子40aに接続されそのドレインが出力端子40dに接続され、NMOSトランジスタQ7のソースが入力端子40bに接続されそのドレインが出力端子40cに接続されている。 チョッパ復調器40は、ゲート制御信号φ1がHレベルのとき、出力端子40c , 40dから第1差動増幅器30の出力端子30c , 30dの出力電圧を出力する。 また、ゲート制御信号φ2がHレベルのとき、出力端子40cから第1差動増幅器30の出力端子30dの出力電圧(第1復調信号)を出力し、出力端子40dから第1差動増幅器30の出力端子30dの出力電圧(第2復調信号)を出力する。 第2ハイパスフィルタ51はチョッパ復調器40の出力端子に接続されている。 この第2差動増幅器70の出力端子の出力電圧Vgは、下記の式で表される。 Vg=(R1 / R1)×(Vka−Vkb) + V1 図2に示すように、信号源11から検出電圧(検出信号)G1が出力され、バイアス源12からバイアス電圧Vbが出力されているものとする。 また、信号源11とバイアス源12の出力抵抗のミスマッチが存在し、信号源11の出力抵抗(図示せず)がバイアス源12の出力抵抗(図示せず)よりも小さいものとする。 その他、チョッパ変調器20を構成するNMOSトランジスタQ1〜Q4のゲートソース寄生容量Cgsは各スイッチ間で完全にマッチングが取れている。 また、第1差動増幅器30のオペアンプの+入力端子30aと-入力端子30bの寄生容量Cも完全にマッチングが取れているものとする。 信号源11の検出信号G1及びバイアス源12のバイアス電圧Vbがチョッパ変調器20によってゲート制御信号φ1 , φ2により、周波数F chopでチョッパ変調されていく。 このチョッパ変調の際、チョッパ変調器20のNMOSトランジスタQ1〜Q4が非導通状態から導通状態に遷移する。 このときに生じるクロックフィードスルーを要因としたスパイク状の波形V sa, V sbが図3の(a)に示すように、検出電圧G1とバイアス電圧Vb上に重畳される。 図3の(a)の右側のグラフは検出電圧G1の周波数とスパイク波形(スパイクノイズ)の周波数スペクトルを示す。 図3の(a)に示す波形は、図2に示す波形の破線の部分を拡大したものである。 チョッパ変調器20は、チョッパ変調によってすなわちゲート制御信号φ1 , φ2によってNMOSトランジスタQ1〜Q4がオン・オフしていき、これにより変調されて出力端子20c , 20dから図3の(b)に示すように変調電圧(チョッパ変調信号)Vha , Vhbが出力されていく。 この変調電圧Vhaが第1差動増幅器30の入力端子30aに入力し、変調電圧Vhbが第1増幅器の入力端子30bに入力する。 第1差動増幅器30は、入力端子30bの変調電圧Vhbから入力端子30aの変調電圧Vhaを差し引いた第1減算変調電圧(第1差動変調信号)Vdaを出力端子30cから出力し、入力端子30aの変調電圧Vhaから入力端子30bの変調電圧Vhbを差し引いた第2減算変調電圧(第2差動変調信号)Vdbを出力端子30dから出力する。 この第1 ,第2減算変調電圧(差動変調信号)Vda , Vdbを図3の(c)に示す。 なお、図3の(c)は、図6の(4a) , (4b)と同じものを示し、第1 ,第2減算変調電圧Vda , Vdbは1 / f雑音やスパイクノイズを含んでいる。 チョッパ復調器40の入力端子40aには第1減算変調電圧Vdaが入力し、入力端子40bには第2減算変調電圧Vdbが入力する。 チョッパ復調器40は、ゲート制御信号φ1 , φ2によってNMOSトランジスタQ5〜Q8がオン・オフしていき、これにより第1 ,第2減算変調電圧Vda , Vdbが復調されて出力端子40c , 40dから図3の(d)に示すように復調電圧Vfa , Vfbが出力されていく。 復調電圧(第2復調信号)Vfbは、復調電圧(第1復調信号)Vfaを反転させた状態とほぼ同一となっている。 この復調電圧Vfa , Vfbは、周波数帯がF inである検出信号G1と、1 / f雑音の復調によって変換された周波数F chop付近の周波数帯のノイズと、周波数帯が直流成分, F chop, 3F chop …であるスパイク状の波形を含んでいる。 第1ハイパスフィルタ50は、検出信号の周波数F inより低い周波数F c1以下の周波数をカットオフするので、周波数F inの検出信号成分を有する検出信号G1と、F chop付近の周波数帯のノイズと、周波数帯が直流成分, F chop, 3F chop …であるスパイク状の波形を含んでいる復調電圧(復調信号)Vfcを出力する。 第2ハイパスフィルタ51は、周波数F inより高い周波数F c2以下の周波数をカットオフするので、検出信号G1成分を含まない復調電圧(復調信号)Vfdを出力することになる。 復調電圧Vfdは、F chop付近の周波数帯のノイズと、周波数帯が直流成分, F chop, 3F chop …であるスパイク状の波形を含んでいる。 復調電圧Vfcは差動増幅器60の入力端子60bに入力し、復調電圧Vfdは差動増幅器60の入力端子60aに入力する。 差動増幅器60は、復調電圧Vfcから復調電圧Vfdを差し引いた第1復調差電圧Vkaを出力端子60cから出力し、復調電圧Vfdから復調電圧Vvcを差し引いた第2復調差電圧Vkbを出力端子60dから出力する(図3の(f)参照)。 差動増幅器60の出力端子60c , 60dから出力される復調差電圧Vka , Vkbは第2差動増幅器70の入力端子70a , 70bに入力される。 第2差動増幅器70は、入力端子70aに入力される復調差電圧Vkaから入力端子70bに入力する複調差電圧Vkbを差し引いた信号電圧Vgを出力する。 信号電圧Vgは、スパイク雑音及び1 / f雑音が除去されたものであり、このため、残差誤差のない信号電圧となっている。 これは、検出信号G1の周波数帯が低いため、特に第1ハイパスフィルタ100のカットオフ周波数を低めに設定する必要がある。 例えば1Hzのカットオフ周波数をもつ1次ハイパスフィルタの容量値と抵抗値を考えると、容量値を1pFと設定したときに、160GΩの抵抗が必要となる。 一般的に半導体基板上に形成されるポリシリコン素子により160GΩの抵抗を構成する場合、莫大な面積が必要になる。 上記実施例では、差増増幅器60を設けているが、これを省略してもよい。 この発明は、上記実施例に限られるものではなく、特許請求の範囲の発明の要旨を逸脱しない限り、設計の変更や追加等は許容される。 10 チョッパ増幅装置 20 チョッパ変調器(チョッパ変調手段) |