チューナブル負荷整合を用いたマルチモードバイパスドライバ増幅器

本開示は、一般に電子機器に関し、より詳細には、改善された性能を有するドライバ増幅器に関する。

ワイヤレス通信システムにおけるワイヤレスデバイス(たとえば、セルラーフォンまたはスマートフォン)は、双方向通信のためのデータを送信および受信し得る。ワイヤレスデバイスは、データ送信のための送信機と、データ受信のための受信機とを含み得る。データ送信では、送信機は、無線周波数(RF)キャリア信号をデータで変調して被変調信号を取得し、被変調信号を増幅して、適切な出力電力レベルを有する出力RF信号を取得し、アンテナを介して出力RF信号を基地局に送信し得る。データ受信では、受信機は、アンテナを介して受信RF信号を取得し得、受信RF信号を調整し処理して、基地局によって送られたデータを復元し得る。

送信機は複数の動作モード(または単に、モード)をサポートし得る。各モードは、異なる送信電力レベル、異なる無線技術、異なる周波数帯域などに対応し得る。送信機は、複数のモードをサポートするためのいくつかの送信経路を含み得る。各送信経路は、固有のモードをサポートし得、ドライバ増幅器、電力増幅器、インピーダンス整合回路など、様々な回路を含み得る。その場合、比較的多数の増幅器および回路が送信機に必要であり得、それにより送信機のサイズとコストとが増加し得る。

異なるワイヤレス通信システムと通信することが可能なワイヤレスデバイスを示す図。

ワイヤレスデバイスのブロック図。

電力増幅器(PA)モジュールのブロック図。

図3中のPAモジュール中のインピーダンス整合回路の概略図。

本開示の様々な態様を組み込んだPAモジュールの概略図。

図5中のPAモジュール中のインピーダンス整合回路の概略図。

チューナブルインピーダンス整合回路(tunable impedance matching circuit)の例示的な設計を示す図。

チューナブルインピーダンス整合回路の例示的な設計を示す図。

チューナブルインピーダンス整合回路の例示的な設計を示す図。

チューナブルインピーダンス整合回路の例示的な設計を示す図。

チューナブルインピーダンス整合回路の例示的な設計を示す図。

チューナブルインピーダンス整合回路の例示的な設計を示す図。

チューナブルキャパシタの概略図。

出力インピーダンス整合回路の異なるキャパシタンス値についてのマルチモードドライバ増幅器の線形性を示す図。

出力インピーダンス整合回路の異なるキャパシタンス値についてのマルチモードドライバ増幅器のDCバイアス電流を示す図。

増幅器の概略図。

信号を増幅するためのプロセスを示す図。

以下に示す発明を実施するための形態は、本開示の例示的な設計を説明するものであり、本開示が実施され得る設計のみを表すものではない。「例示的」という用語は、本明細書では、「例、事例、または例示の働きをすること」を意味するために使用する。「例示的」として本明細書で説明するいかなる設計も、必ずしも他の設計よりも好ましいまたは有利であると解釈されるべきであるとは限らない。発明を実施するための形態は、本開示の例示的な設計の完全な理解を与えるための具体的な詳細を含む。本明細書で説明する例示的な設計はこれらの具体的な詳細なしに実施され得ることが当業者には明らかであろう。いくつかの例では、本明細書で提示する例示的な設計の新規性を不明瞭にしないように、よく知られている構造およびデバイスをブロック図の形式で示す。

本明細書では、チューナブル出力インピーダンス整合を用いた、および複数のモードをサポートすることが可能な、マルチモードドライバ増幅器について説明する。このドライバ増幅器は、ワイヤレスデバイスおよび他のエレクトロニクスデバイスのために使用され得る。

図1に、異なるワイヤレス通信システム120および122と通信することが可能なワイヤレスデバイス110を示す。ワイヤレスシステム120および122は、それぞれ、符号分割多元接続(CDMA)システム、モバイル通信用グローバルシステム(GSM(登録商標):Global System for Mobile Communications)システム、ロングタームエボリューション(LTE:Long Term Evolution)システム、ワイヤレスローカルエリアネットワーク(WLAN)システム、または何らかの他のワイヤレスシステムであり得る。CDMAシステムは、広帯域CDMA(WCDMA(登録商標))、cdma2000、またはCDMAの何らかの他のバージョンを実装し得る。簡単のために、図1に、1つの基地局130と1つのシステムコントローラ140とを含むワイヤレスシステム120と、1つの基地局132と1つのシステムコントローラ142とを含むワイヤレスシステム122とを示す。概して、各ワイヤレスシステムは、任意の数の基地局と、ネットワークエンティティの任意のセットとを含み得る。

ワイヤレスデバイス110は、ユーザ機器(UE)、移動局、端末、アクセス端末、加入者ユニット、局などと呼ばれることもある。ワイヤレスデバイス110は、セルラーフォン、スマートフォン、タブレット、ワイヤレスモデム、携帯情報端末(PDA)、ハンドヘルドデバイス、ラップトップコンピュータ、スマートブック、ネットブック、コードレスフォン、ワイヤレスローカルループ(WLL)局、Bluetooth(登録商標)デバイスなどであり得る。ワイヤレスデバイス110はワイヤレスシステム120および/または122と通信することが可能であり得る。ワイヤレスデバイス110はまた、放送局(たとえば、放送局134)から信号を受信することが可能であり得る。ワイヤレスデバイス110はまた、1つまたは複数のグローバルナビゲーション衛星システム(GNSS:global navigation satellite systems)中の衛星(たとえば、衛星150)から信号を受信することが可能であり得る。ワイヤレスデバイス110は、LTE、cdma2000、WCDMA、GSM、IEEE802.11など、ワイヤレス通信のための1つまたは複数の無線技術をサポートし得る。

図2に、図1中のワイヤレスデバイス110の例示的な設計のブロック図を示す。この例示的な設計では、ワイヤレスデバイス110は、データプロセッサ/コントローラ210と、トランシーバ220と、アンテナ252とを含む。トランシーバ220は、双方向ワイヤレス通信をサポートする送信機230と受信機260とを含む。

送信経路では、データプロセッサ210は、送信されるべきデータを処理(たとえば、符号化および変調)し、送信機230にアナログ出力信号を与える。送信機230内で、送信回路232は、アナログ出力信号を増幅し、フィルタ処理し、ベースバンドからRFにアップコンバートし、被変調RF信号を与える。送信回路232は、増幅器、フィルタ、ミキサ、発振器、局部発振器(LO)生成器、位相ロックループ(PLL)などを含み得る。電力増幅器(PA)モジュール240は、被変調RF信号を受信し、増幅し、適切な出力電力レベルを有する出力RF信号を与える。PAモジュール240は、以下で説明するように、ドライバ増幅器、電力増幅器、インピーダンス整合回路などを含み得る。出力RF信号は、スイッチ/デュプレクサ250を介してルーティングされ、アンテナ252を介して送信される。

受信経路では、アンテナ252は、基地局および/または他の送信機局から信号を受信し、受信RF信号を与え、その受信RF信号は、スイッチ/デュプレクサ250を介してルーティングされ、受信機260に与えられる。受信機260内で、低雑音増幅器(LNA)モジュール262は、受信RF信号を増幅し、増幅されたRF信号を与える。受信回路264は、増幅されたRF信号を増幅し、フィルタ処理し、RFからベースバンドにダウンコンバートし、データプロセッサ210にアナログ入力信号を与える。受信回路264は、増幅器、フィルタ、ミキサ、発振器、LO生成器、PLLなどを含み得る。

図2は、トランシーバ220の例示的な設計を示している。送信機230および/または受信機260は、図2に示されていない、異なったおよび/または追加の回路を含み得る。たとえば、送信機230は、簡単のために図2に明示的に示されていない、フィルタ、インピーダンス整合回路などを含み得る。トランシーバ220の全部または一部分が、1つまたは複数のアナログ集積回路(IC)、RF IC(RFIC)、混合信号ICなどの上に実装され得る。たとえば、送信回路232、PAモジュール240、LNAモジュール262、および受信回路264は、RFIC上に実装され得る。PAモジュール240および場合によっては他の回路は、別個のICまたはモジュール上にも実装され得る。

データプロセッサ/コントローラ210は、ワイヤレスデバイス110のための様々な機能を実行し得る。たとえば、データプロセッサ210は、送信機230を介して送信されており、受信機260を介して受信されているデータのための処理を実行し得る。コントローラ210は、送信回路232、受信回路264、PAモジュール240、LNAモジュール262、スイッチ/デュプレクサ250などの動作を制御し得る。メモリ212は、データプロセッサ/コントローラ210のプログラムコードおよびデータを記憶し得る。データプロセッサ/コントローラ210は、1つまたは複数の特定用途向け集積回路(ASIC)および/または他のIC上に実装され得る。

ワイヤレスデバイス110は、異なる送信/出力電力レベル、異なる無線技術、異なる周波数帯域などをカバーし得る、複数のモードをサポートし得る。PAモジュール240は、ワイヤレスデバイス110によってサポートされるモードのすべてをサポートするように設計され得る。

CDMAについて、送信電力レベルの広い範囲にわたって、たとえば、−50dBmから+29dBmまで、PAモジュール240について高い電力付加効率(PAE:power added efficiency)を得ることが望ましい。電力増幅器は、ワイヤレスシステムによって必要とされる高い送信電力(たとえば、+27dBm〜+33dBm)を与えることができる。しかしながら、電力増幅器は、一般に、それがオンにされたとき、大量の電力および電流を消費する。高い送信電力が少量の時間の間のみ必要であり得るので、PAモジュールは、送信電力レベルの異なる範囲のための複数の送信経路を含み得る。電力増幅器は、送信電力レベルの最も高い範囲だけに必要とされ得、主送信経路中に含まれ得る。送信電力レベルのより低い範囲にはドライバ増幅器だけで十分であり得る。したがって、ドライバ増幅器だけが、送信電力レベルのより低い範囲をカバーするバイパス送信経路中に含まれ得る。

PAモジュールは単一のバイパス送信経路を含み得る。この単一のバイパス送信経路中のドライバ増幅器は、バイパス送信経路によってサポートされる最も高い送信電力レベルにおいて、必要とされる性能(たとえば、必要とされる線形性)を与えるように設計され得る。このドライバ増幅器は、その場合、より低い送信電力レベルにおいて低い効率を有し得る。PAモジュールは、効率を改善するために複数のバイパス送信経路を含み得る。

図3に、図2中のPAモジュール240の1つの例示的な設計である、PAモジュール240aのブロック図を示す。PAモジュール240aは、主/全電力送信経路310とK個のバイパス経路312a〜312kとを含み、ただし、Kは、1よりも大きい任意の整数値であり得る。主送信経路310は、ドライバ増幅器340と電力増幅器360とを含む。各バイパス経路312は、ドライバ増幅器342のみを含み、電力増幅器を含まない。バイパス送信経路中のドライバ増幅器はバイパスドライバ増幅器と呼ばれることがある。

主送信経路310内で、スイッチ320は、一方の端部がPAモジュール240aの入力(RFin)に結合され、他方の端部が入力インピーダンス整合回路330の入力に結合される。ドライバ増幅器(DA)340は、それの入力が整合回路330の出力に結合され、それの出力が段間インピーダンス整合回路350の入力に結合される。電力増幅器(PA)360は、それの入力が整合回路350の出力に結合され、それの出力が出力インピーダンス整合回路370の入力に結合される。スイッチ380は、一方の端部が整合回路370の出力に結合され、他方の端部がPAモジュール240aの出力(RFout)に結合される。

各バイパス送信経路312内で、スイッチ322は、一方の端部がPAモジュール240aの入力に結合され、他方の端部が入力インピーダンス整合回路332の入力に結合される。ドライバ増幅器342は、それの入力が整合回路332の出力に結合され、それの出力が出力インピーダンス整合回路352の入力に結合される。スイッチ382は、一方の端部が整合回路352の出力に結合され、他方の端部がPAモジュール240aの出力に結合される。

主送信経路310では、整合回路330は、ドライバ増幅器340のための入力インピーダンス整合を実行する。ドライバ増幅器340は、入力RF信号に対する増幅を行う。整合回路350は、ドライバ増幅器340の出力と電力増幅器360の入力との間のインピーダンス整合を実行する。電力増幅器360は、出力RF信号に対して増幅を行い、高出力電力を与える。整合回路370は、電力増幅器360のための出力インピーダンス整合を実行する。各バイパス送信経路312では、整合回路332は、ドライバ増幅器342のための入力インピーダンス整合を実行する。ドライバ増幅器342は、入力RF信号に対する増幅を行う。整合回路352は、ドライバ増幅器342のための出力インピーダンス整合を実行する。

1つまたは複数の増幅器が、各送信経路中に含まれ得、その送信経路によってサポートされる送信電力レベルの範囲について良好な効率を与えるように設計され得る。たとえば、増幅器中のトランジスタの数、各トランジスタのサイズ、各トランジスタのためのバイアス、増幅器の負荷、および/または増幅器の他の特性が、増幅器によってサポートされる送信電力レベルの範囲に依存し得、したがってその範囲に基づいて選択され得る。

図4に、図3中のPAモジュール240aの例示的な設計である、PAモジュール240bの概略図を示す。図4は、図3中の入力、段間、および出力インピーダンス整合回路の例示的な設計を示している。

主送信経路310中の入力インピーダンス整合回路330内で、キャパシタ430は、整合回路330の入力とノードAとの間に結合される。インダクタ432は、ノードAと整合回路330の出力との間に結合される。キャパシタ434は、ノードAと回路接地との間に結合される。

主送信経路310中の段間インピーダンス整合回路350内で、インダクタ450は、整合回路350の入力と電源(Vdd)との間に結合される。キャパシタ452は、整合回路350の入力とノードBとの間に結合される。インダクタ454は、ノードBと整合回路350の出力との間に結合される。抵抗器456は、整合回路350の出力とバイアス電圧との間に結合される。キャパシタ458は、ノードBと回路接地との間に結合される。

主送信経路310中の出力インピーダンス整合回路370内で、インダクタ470は、整合回路370の入力とVdd電源との間に結合される。インダクタ472とキャパシタ474は直列に結合され、その組合せは、整合回路370の入力と出力との間に結合される。キャパシタ476は、整合回路370の入力と回路接地との間に結合される。

各バイパス送信経路312中の入力インピーダンス整合回路332は、主送信経路310中の入力インピーダンス整合回路330と同様の方法で実装され得る。各バイパス送信経路312中の出力インピーダンス整合回路352は、主送信経路310中の出力インピーダンス整合回路370と同様の方法で実装され得る。

図4は、入力、段間、および出力インピーダンス整合回路の例示的な設計を示している。インピーダンス整合回路は、以下で説明するように、他の回路トポロジーを用いても実装され得る。

バイパス送信経路312a〜312k中のドライバ増幅器342a〜342kは、それらの異なる回路設計および/または異なるバイアスにより、異なる入力および/または出力インピーダンスを有し得る。その場合、送信電力レベルの異なる範囲にわたって良好な効率を達成するために、異なる入力および/または出力インピーダンス整合回路がドライバ増幅器342a〜342kに必要であり得る。

PAモジュールは、送信電力レベルの広い範囲にわたって高い効率を達成するために(たとえば、図3および図4に示すように)複数のバイパス送信経路を含み得る。しかしながら、たとえば、図4に示すように、異なるバイパス送信経路においてドライバ増幅器のためのインピーダンス整合回路を実装するために、比較的多数の回路構成要素が使用され得る。これは、複数のバイパス送信経路を用いてPAモジュールの複雑さ、サイズ、およびコストを増加させるであろう。

一態様では、複数のモードを効率的にサポートするために、チューナブル出力インピーダンス整合(すなわち、チューナブル負荷整合)を用いたマルチモードドライバ増幅器が使用され得る。マルチモードドライバ増幅器は、異なるモードのために変更され得る1つまたは複数の特性を有し得る。たとえば、マルチモードドライバ増幅器のバイアス、あるいは直列または並列に結合され得る増幅器段の数、および/あるいはマルチモードドライバ増幅器の他の特徴が、送信電力レベルの異なる範囲のために変更され得る。マルチモードドライバ増幅器の出力インピーダンス整合も、場合によってはマルチモードドライバ増幅器の調整とともに、異なるモード(たとえば、送信電力レベルの異なる範囲)のために変更され得る。チューナブル出力インピーダンス整合を用いたマルチモードドライバ増幅器は、(i)送信電力レベルの広い範囲にわたって良好な効率を与え、(ii)PAモジュール中の単一のバイパス送信経路の使用を可能にし、(iii)PAモジュールの低減された複雑さ、サイズ、およびコストなど、他の利点を与え得る。

図5に、図2中のPAモジュール240のまた別の例示的な設計である、PAモジュール240cの概略図を示す。PAモジュール240cは、主送信経路510とマルチモードバイパス送信経路512とを含む。主送信経路510は、ドライバ増幅器540と電力増幅器560とを含む。バイパス経路512は、マルチモードドライバ増幅器542のみを含み、電力増幅器を含まない。図5に示す例示的な設計では、チューナブル入力インピーダンス整合回路520は、主送信経路510とバイパス送信経路512の両方によって共有される。整合回路520は、それの入力がPAモジュール240cの入力(RFin)に結合され、それの出力が送信経路510と送信経路512の両方に結合される。

主送信経路510内で、スイッチ530は、一方の端部が入力インピーダンス整合回路520の出力に結合される。ドライバ増幅器540は、それの入力がスイッチ530の他方の端部に結合され、それの出力が段間インピーダンス整合回路550の入力に結合される。電力増幅器560は、それの入力が整合回路550の出力に結合され、それの出力が出力インピーダンス整合回路570の入力に結合される。スイッチ580は、一方の端部が整合回路570の出力に結合され、他方の端部がPAモジュール240cの出力(RFout)に結合される。

バイパス送信経路512内で、スイッチ532は、一方の端部が入力インピーダンス整合回路520の出力に結合される。ドライバ増幅器542は、それの入力がスイッチ532の他方の端部に結合され、それの出力がチューナブル出力インピーダンス整合回路552の入力に結合される。スイッチ582は、一方の端部が整合回路552の出力に結合され、他方の端部がPAモジュール240cの出力に結合される。

主送信経路510では、整合回路520は、ドライバ増幅器540のための入力インピーダンス整合を実行する。ドライバ増幅器540は、入力RF信号に対する増幅を行う。整合回路550は、ドライバ増幅器540の出力と電力増幅器560の入力との間のインピーダンス整合を実行する。電力増幅器560は、出力RF信号に対して増幅を行い、高出力電力を与える。整合回路570は、電力増幅器560のための出力インピーダンス整合を実行する。バイパス送信経路512では、整合回路520は、ドライバ増幅器542のための入力インピーダンス整合を実行する。ドライバ増幅器542は、入力RF信号に対する増幅を行う。整合回路552は、ドライバ増幅器542のための出力インピーダンス整合を実行する。

図5は、主送信経路と、チューナブル出力インピーダンス整合を用いたマルチモードドライバ増幅器を有するマルチモードバイパス送信経路とをもつ、PAモジュールの例示的な設計を示している。主送信経路とマルチモードバイパス送信経路とをもつPAモジュールは、他の方法でも実装され得る。たとえば、主送信経路とマルチモードバイパス送信経路は、図5に示す共有入力インピーダンス整合回路の代わりに、別個の入力インピーダンス整合回路を含み得る。別の例として、出力インピーダンス整合回路(たとえば、電力増幅器560のための整合回路570またはドライバ増幅器542のための整合回路552)は、送信機中の他の回路(たとえば、方向性結合器)と組み合わされ得る。

図6に、図5中のPAモジュール240cの例示的な設計である、PAモジュール240dの概略図を示す。図6は、図5中のチューナブルインピーダンス整合回路520および552の例示的な設計を示している。チューナブル入力インピーダンス整合回路520内で、キャパシタ620は、整合回路520の入力とノードDとの間に結合される。インダクタ622は、ノードDと整合回路520の出力との間に結合される。チューナブルキャパシタ624は、ノードDと回路接地との間に結合される。バイパス送信経路512中のチューナブル出力インピーダンス整合回路552内で、インダクタ652は、整合回路552の入力とVdd電源との間に結合される。チューナブルキャパシタ654は、整合回路552の入力と出力との間に結合される。

図6に示す例示的な設計では、出力インピーダンス整合回路552は、異なる送信電力レベルにおいて所望の負荷インピーダンスを達成するためのチューナブル直列キャパシタ654を含む。入力インピーダンス整合回路520は、入力インピーダンス整合を調整するためのチューナブルシャントキャパシタ624を含む。

図6は、チューナブルインピーダンス整合回路520および552の例示的な設計を示している。チューナブルインピーダンス整合回路は様々な他の設計にも基づいて実装され得、それらの設計のうちのいくつかについて以下で説明する。

図7Aに、Lトポロジーに基づくチューナブルインピーダンス整合回路710の例示的な設計を示す。Lトポロジーは、シャント回路構成要素に結合された直列回路構成要素を含む。直列回路構成要素は、2つのノード間に接続された回路構成要素であり、シャント回路構成要素は、ノードと回路接地との間に接続された回路構成要素である。回路構成要素は、インダクタ、キャパシタ、抵抗器などであり得る。整合回路710は、(i)整合回路710の入力と出力との間に結合された直列インダクタ712と、(ii)整合回路710の出力と回路接地との間に結合されたチューナブルシャントキャパシタ714とを含む。

図7Bに、Lトポロジーに基づくチューナブルインピーダンス整合回路720の例示的な設計を示す。整合回路720は、(i)整合回路720の入力と出力との間に結合されたチューナブル直列キャパシタ722と、(ii)整合回路720の出力と回路接地との間に結合されたシャントインダクタ724とを含む。

図7Cに、Rトポロジーに基づくチューナブルインピーダンス整合回路730の例示的な設計を示す。Rトポロジーは、直列回路構成要素に結合されたシャント回路構成要素を含む。整合回路730は、(i)整合回路730の入力と回路接地との間に結合されたチューナブルシャントキャパシタ732と、(ii)整合回路730の入力と出力との間に結合された直列インダクタ734とを含む。

図7Dに、πトポロジーに基づくチューナブルインピーダンス整合回路740の例示的な設計を示す。πトポロジーは、シャント回路構成要素に結合された直列回路構成要素に結合されたシャント回路構成要素を含む。整合回路740は、(i)整合回路740の入力と回路接地との間に結合されたシャントキャパシタ742と、(ii)整合回路740の入力と出力との間に結合された直列インダクタ744と、(iii)整合回路740の出力と回路接地との間に結合されたチューナブルシャントキャパシタ746とを含む。

図7Eに、2つのRセクションをもつチューナブルインピーダンス整合回路750の例示的な設計を示す。整合回路750は、(i)整合回路750の入力とVdd電源との間に結合されたシャントインダクタ752と、(ii)整合回路750の入力とノードEとの間に結合された直列キャパシタ754と、(iii)ノードEと回路接地との間に結合されたチューナブルシャントキャパシタ756と、(iv)ノードEと整合回路750の出力との間に結合された直列インダクタ758とを含む。

図7Fに、πトポロジーに基づくチューナブルインピーダンス整合回路760の例示的な設計を示す。整合回路760は、(i)整合回路760の入力とVdd電源との間に結合されたシャントインダクタ762と、(ii)整合回路760の入力と出力との間に結合された直列キャパシタ764と、(iii)整合回路760の出力と回路接地との間に結合されたチューナブルシャントキャパシタ766と、(iv)整合回路760の出力と回路接地との間に結合されたシャントインダクタ768とを含む。

チューナブルインピーダンス整合回路のいくつかの例示的な設計について図6〜図7Fにおいて上記で説明した。概して、チューナブルインピーダンス整合回路は、整合回路の任意の数の段を含み得る。回路構成要素は多くなるが、帯域幅を増加させ、インピーダンス整合におけるより多くのフレキシビリティを与え、各段のインピーダンス変換比を低減することによって損失を低減し、および/または他の利益を与えるために、より多くの段が使用され得る。各段は、Lトポロジー、Rトポロジー、πトポロジー、Tトポロジーなどに基づいて実装され得る。Tトポロジーは、たとえば、図6において整合回路520について示すように、シャント回路構成要素に結合された、および別の直列回路構成要素にも結合された、直列回路構成要素を含む。異なる回路トポロジーが、増幅器の異なる公称入力または出力インピーダンスに、より好適であり得る。たとえば、いくつかの回路トポロジーは、入力または出力インピーダンスが誘導性と思われるとき、より好適であり得、他の回路トポロジーは、入力または出力インピーダンスが容量性と思われるとき、より好適であり得る。

概して、何らかの好適なチューナブルインピーダンス整合回路がマルチモードドライバ増幅器のために使用され得る。そのチューニングにより、単一のマルチモードドライバ増幅器は、送信電力レベルの広い範囲にわたって線形性要件を満たし、良好な効率を達成することが可能になる。マルチモードドライバ増幅器はまた、性能を改善するためにチューナブル入力インピーダンスを有し得る。

概して、チューナブルインピーダンス整合回路は、任意の数のチューナブル回路構成要素を含み得る。チューナブル回路構成要素は、チューナブル直列キャパシタ(たとえば、図6中の整合回路552中のキャパシタ654)、チューナブルシャントキャパシタ(たとえば、図6中の整合回路520中のキャパシタ624)、チューナブル直列インダクタ、チューナブルシャントインダクタなどであり得る。チューナブルインダクタよりもチューナブルキャパシタを実装することが容易であり得る。チューナブルキャパシタは、アナログ制御電圧に基づいて調整され得るキャパシタンスを有する可変キャパシタ(バラクタ)を用いて実装され得る。チューナブルキャパシタはまた、キャパシタンスを変更するために個々に選択されるかまたは選択されないことがあるキャパシタのセットを用いて実装され得る。いずれの場合も、チューナブルインピーダンス整合回路中のチューナブルキャパシタは、インピーダンス整合を改善し、良好な性能を得るために、変更され得る。

図8に、切替え可能なキャパシタを用いて実装されるチューナブルキャパシタ810の例示的な設計の概略図を示す。図8に示す例示的な設計では、チューナブルキャパシタ810は、固定キャパシタ820と、N個の切替え可能なキャパシタ830a〜830nのセットとを用いて実装され、ただし、Nは何らかの整数値であり得る。キャパシタ820は、チューナブルキャパシタ810の第1の端子812と第2の端子814との間に結合される。各切替え可能なキャパシタ830は、関連するスイッチ832と直列に結合される。各切替え可能なキャパシタ830は、一方の端部がチューナブルキャパシタ810の第1の端末812に結合され、他方の端部が、関連するスイッチ832の一方の端部に結合される。スイッチ832の他方の端部は、チューナブルキャパシタ810の第2の端子814に結合される。スイッチ832a〜832nは、簡単のために図8に示されていない、N個の制御信号を受信する。各スイッチ832は、それの関連する制御信号に基づいて開かれるかまたは閉じられ得る。

1つの例示的な設計では、N個の切替え可能なキャパシタ830a〜830nは同じキャパシタンス値を有し得る。別の例示的な設計では、N個の切替え可能なキャパシタ830a〜830nは異なるキャパシタンス値、たとえば、C、2C、4Cなどを有し得、ただし、Cはキャパシタンスの基本単位である。

チューナブル回路構成要素は、好適なチューニング範囲、すなわち、その回路構成要素のための値の好適な範囲を有するように設計され得る。例示的な設計では、チューナブルキャパシタは、約C〜4Cのチューニング範囲を有するように設計され得、ただし、2Cはチューナブルキャパシタの公称キャパシタンス値である。この4:1チューニング範囲は、インピーダンス整合回路中のチューナブルキャパシタの典型的なチューニング範囲よりもはるかに大きいことがある。より大きいチューニング範囲により、より多くの挿入損失が生じ得、これは概して望ましくない。より大きい挿入損失は、全電力モードでは許容できないことがあるが、バイパスモードでは許容できることがある。他の例示的な設計では、チューナブルキャパシタは、4:1よりも大きいまたは4:1よりも小さいチューニング範囲を有するように設計され得る。

チューナブルインピーダンス整合回路は様々な方法で制御され得る。1つの例示的な設計では、チューナブルインピーダンス整合回路は、整合回路の事前特徴づけに基づいて調整され得る。たとえば、ワイヤレスデバイス110の性能は、所与の送信電力レベルにおけるチューナブルインピーダンス整合回路中の1つまたは複数のチューナブルキャパシタの異なる可能な設定のために(たとえば、回路設計段階または製造段階中に)特徴づけられ得る。所与の送信電力レベルにおいて最も良好な性能を与えることができる設定が(たとえば、図2中のメモリ212中の)ルックアップテーブルに記憶され得る。上記特徴づけは、当該の異なる送信電力レベルのために実行され得、各送信電力レベルにおいて最も良好な性能を与えることができる設定はルックアップテーブルに記憶され得る。上記特徴づけは、コンピュータシミュレーション、研究室測定、工場測定、現場測定などによって実行され得る。その後、当該の送信電力レベルにおいて最も良好な性能を与えることができる設定は、ルックアップテーブルから取り出され、チューナブルインピーダンス整合回路に適用され得る。

別の例示的な設計では、チューナブルインピーダンス整合回路は、たとえば、動作中に、動的に調整され得る。たとえば、送出される電力、測定インピーダンス、反射損失、挿入損失、反射係数、電圧定在波比(VSWR)、不整合損失など、1つまたは複数のパラメータが、チューナブルキャパシタの異なる可能な設定のために測定され得る。上記1つまたは複数のパラメータによって測定された、最良の性能を与えることができる設定が、使用のために選択され得る。

また別の例示的な設計では、チューナブルインピーダンス整合回路は、整合回路の事前特徴づけと動的調整との組合せに基づいて調整され得る。たとえば、チューナブルインピーダンス整合回路の性能が事前に特徴づけられ得、当該の送信電力レベルにおいて良好な性能を与えることができる設定は、ルックアップテーブルから取り出され、チューナブルインピーダンス整合回路に適用され得る。チューナブルインピーダンス整合回路は、その場合、動作中に(たとえば、選択された設定に対応する公称値の周辺のより狭い範囲内で)動的に調整され得る。

チューナブルインピーダンス整合回路は他の方法でも調整され得る。いずれの場合も、チューナブルインピーダンス整合回路は、異なる送信電力レベルのための複数の設定を含み得る。各設定は、整合回路中のすべてのチューナブル回路構成要素のための値の異なるセット(たとえば、図6中のキャパシタ652のための異なるキャパシタンス値)に対応し得る。たとえば、キャパシタ652は、低い送信電力レベルの場合は第1の値(C1)に、中間の送信電力レベルの場合は第2の値(C2)に、または高い送信電力レベルの場合は第3の値(C3)に設定され得る。チューナブルインピーダンス整合回路により、マルチモードドライバ増幅器は、送信電力レベルの広い範囲にわたって(たとえば、線形性および効率に関して)良好な性能を達成することが可能になり得る。

図9Aに、図5および図6中のマルチモードドライバ増幅器542のPAEおよび線形性対送信/出力電力レベルを示す。図9Aでは、水平軸は、送信電力を表し、dBmの単位で与えられる。左垂直軸は、PAEを表し、パーセント(%)の単位で与えられる。右垂直軸は、隣接チャネル漏洩比(ACLR:adjacent channel leakage ratio)を表し、キャリアを下回るデシベル(dBc)の単位で与えられる。ACLRは線形性のためのメトリックであり、より低い(すなわち、より負の)ACLRがより良い線形性に対応する。図9Aに示す例示的な設計では、3dBmよりも小さい低い送信電力レベルの場合は、小さいキャパシタンス値(たとえば、C)がキャパシタ654のために選択され、3から9dBmの間の中間の送信電力レベルの場合は、公称キャパシタンス値(たとえば、2C)がキャパシタ654のために選択され、9dBmを上回る高い送信電力レベルの場合は、大きいキャパシタンス値(たとえば、4C)がキャパシタ654のために選択される。

図9Aでは、プロット912は、図6中の出力インピーダンス整合回路552中のキャパシタ654のためのCの小さいキャパシタンス値の場合のPAE対送信電力を示している。プロット914は、キャパシタ654のための2Cの公称キャパシタンス値の場合のPAE対送信電力を示している。プロット916は、キャパシタ654のための4Cの大きいキャパシタンス値の場合のPAE対送信電力を示している。

図9Aでは、プロット922は、図6中の出力インピーダンス整合回路552中のキャパシタ654のためのCの小さいキャパシタンス値の場合のACLR対送信電力を示している。プロット924は、キャパシタ654のための2Cの公称キャパシタンス値の場合のACLR対送信電力を示している。プロット926は、キャパシタ654のための4Cの大きいキャパシタンス値の場合のACLR対送信電力を示している。

図9Bに、マルチモードドライバ増幅器542の直流(DC)バイアス電流対送信/出力電力レベルを示す。図9Bでは、水平軸は、送信電力を表し、dBmの単位で与えられる。垂直軸は、DCバイアス電流を表し、ミリアンペア(mA)の単位で与えられる。図9Bでは、プロット932は、キャパシタ654のためのCの小さいキャパシタンス値の場合のDCバイアス電流対送信電力を示している。プロット934は、キャパシタ654のための2Cの公称キャパシタンス値の場合のDCバイアス電流対送信電力レベルを示している。プロット936は、キャパシタ654のための4Cの大きいキャパシタンス値の場合のDCバイアス電流対送信電力レベルを示している。

図9Aおよび図9Bに示すように、良好な線形性およびより低いACLRは、キャパシタ654のためのより大きいキャパシタンス値とともにより高い送信電力(たとえば、9から16dBmまで)において達成され得る。しかしながら、キャパシタ654のためのキャパシタンス値が大きくなると、消費されるDCバイアス電流が多くなるであろう。したがって、所望の線形性を得るために、より大きいキャパシタンス値が、より高い送信電力においてキャパシタ654のために選択され得、電力消費を低減するために、より小さいキャパシタンス値が、より低い送信電力においてキャパシタ654のために選択され得る。たとえば、−35dBcのACLR要件を満たし、約5.4mAの低いDCバイアス電流を達成するために、Cの低いキャパシタンス値が、3.5dBmの送信電力レベルにおいてキャパシタ654のために選択され得る。図9Aおよび図9Bに示すように、約5mAの低いDCバイアス電流が、低い送信電力レベル約3dBmにおいて使用され得る。15dBmの高い送信電力レベルにおいて約37%の良好なPAEと約−38dBcの良好なACLRとを達成するために、より高いDCバイアス電流が使用され得る。したがって、送信電力レベルの広い範囲にわたって良好な全体的性能が達成され得る。対照的に、(調整可能なキャパシタの代わりに)小さい値の固定キャパシタがキャパシタ654のために使用される場合、ACLRは、3dBmよりも高い送信電力レベルにおいて不良であり得、仕様を満たさないことがある。大きい値の固定キャパシタがキャパシタ654のために使用される場合、たとえば、3dBmよりも小さい、低い送信電力レベルにおいて、DCバイアス電流は高く、PAEは低いであろう。

ドライバ増幅器および電力増幅器は、たとえば、様々なタイプのトランジスタとともに、および様々な回路設計に基づいて、様々な方法で実装され得る。増幅器の例示的な設計について以下で説明する。

図10に、電力増幅器またはドライバ増幅器であり得る、増幅器1000の例示的な設計の概略図を示す。増幅器1000は、スタック中で結合されたM個のNチャネル金属酸化物半導体(NMOS)トランジスタ1010a〜1010mを含み、ただし、Mは任意の整数値であり得る。最下部のNMOSトランジスタ1010aは、それのソースが回路接地に結合され、それのゲートが交流(AC)結合キャパシタ1022を介して入力信号(Vin)を受信する。スタック中のもっと上の各NMOSトランジスタ1010は、それのソースが、スタック中の下の別のNMOSトランジスタのドレインに結合される。最上部のNMOSトランジスタ1010mは、それのドレインが出力信号(Vout)を与える。負荷インダクタ1012は、Vdd電源と最上部のNMOSトランジスタ1010mのドレインとの間に結合され、増幅器1000のためのDCバイアス電流を与える。負荷インダクタ1012は、出力または段間インピーダンス整合回路の一部であり得る。たとえば、負荷インダクタ1012は、図6中の出力インピーダンス整合回路552中のシャントインダクタ652に対応し得る。NMOSトランジスタ1010a〜1010mのゲートは、それぞれM個の抵抗器1020a〜1020mを介して、M個のバイアス電圧Vbias1〜VbiasMを受信する。バイアス電圧は、増幅器1000が使用可能であるときにそれをオンにし、増幅器1000が使用不能であるときにそれをオフにするために、生成され得る。

Vout信号は、特に増幅器1000が電力増幅器として使用される場合、大きい電圧スイング(voltage swing)を有し得る。大きい電圧スイングは、各NMOSトランジスタ1010の破壊電圧を超え得る。Vout信号の大きい電圧スイングは、M個のNMOSトランジスタ1010a〜1010mにわたって、ほぼ等しく分割または分散され得る。次いで、各NMOSトランジスタ1010は、高信頼性を達成するために、各NMOSトランジスタの破壊電圧よりも小さいことがある、少量の電圧スイングのみを観測し得る。M個のバイアス電圧Vbias1〜VbiasMは、たとえば、各NMOSトランジスタ1010が電圧スイングの約1/Mを観測するように、Vout信号の所望の電圧分割を行うように選択され得る。

図10は、他の方法でも実装され得る、増幅器の例示的な設計を示している。たとえば、増幅器は、他のタイプのトランジスタ、または他の回路設計などを用いて実装され得る。図10に示す例示的な設計は、図3〜図6中のドライバ増幅器のいずれかおよび電力増幅器のいずれかのために使用され得る。スタックトランジスタ(stacked transistor)の数、トランジスタサイズ、負荷インダクタ、バイアス電流、バイアス電圧、および/または他の回路特性は、ドライバ増幅器と電力増幅器とについて異なり得る。

増幅器1000は、図5および図6中のマルチモードドライバ増幅器542のために使用され得る。この場合、増幅器1000は、異なる送信電力レベルのための複数の設定を含み得る。増幅器1000の各設定は、NMOSトランジスタ1010a〜1010mのためのバイアス電圧の特定のセット、および/または増幅器1000のための特定のDCバイアス電流に関連し得る。たとえば、Vbias1〜VbiasM電圧は、(i)所望のドライブおよび線形性を得るために、より高い送信電力レベルの場合はより高く設定されるか、または(ii)電力消費を低減するために、より低い送信電力レベルの場合はより低く設定され得る。例示的な設計では、増幅器1000の性能は、当該の各送信電力レベルについて異なる可能な設定のために特徴づけられ得る。各送信電力レベルのための最も良好な設定はルックアップテーブルに記憶され得る。動作中に、設定が、現在の送信電力レベルのためにルックアップテーブルから取り出され、増幅器1000に適用され得る。増幅器1000は他の方法でも設定または調整され得る。

例示的な設計では、装置(たとえば、ワイヤレスデバイス、IC、回路モジュールなど)が、たとえば、図5および図6に示すように、ドライバ増幅器とチューナブルインピーダンス整合回路とを備え得る。ドライバ増幅器(たとえば、図5および図6中のドライバ増幅器542)は、入力RF信号を増幅し、増幅されたRF信号を与え得る。チューナブルインピーダンス整合回路(たとえば、図5および図6中の整合回路552)は、ドライバ増幅器に結合され得、ドライバ増幅器の出力インピーダンスを整合させ得る。

例示的な設計では、ドライバ増幅器は、複数のモードのための複数の設定を含み得る。複数のモードは、複数の送信電力レベル、複数の周波数帯域、または複数の無線技術のうちの少なくとも1つに関連し得る。ドライバ増幅器の複数の設定は、ドライバ増幅器のための異なるバイアス電圧および/または異なるバイアス電流に関連し得る。例示的な設計では、ルックアップテーブルが、ドライバ増幅器の複数の設定を記憶し得る。ルックアップテーブルは、選択されたモード(たとえば、選択された送信電力レベル)を受信し得、選択されたモードに対応する複数の設定のうちの1つを与え得る。

例示的な設計では、チューナブルインピーダンス整合回路は、複数のモード(たとえば、複数の送信電力レベル)のための複数の設定を含み得る。例示的な設計では、チューナブルインピーダンス整合回路は、調整可能なキャパシタンス値を有するチューナブルキャパシタを備え得る。チューナブルインピーダンス整合回路の複数の設定は、チューナブルキャパシタのための異なるキャパシタンス値に関連し得る。チューナブルキャパシタは、少なくとも2:1のチューニング範囲(たとえば、約4:1のチューニング範囲)を有し得る。チューナブルキャパシタは、複数のモードに関連する複数のキャパシタンス値を有し得る。例示的な設計では、チューナブルキャパシタは、たとえば、図8に示すように、少なくとも1つのスイッチに結合された少なくとも1つのキャパシタを備え得る。少なくとも1つのキャパシタの各々は、関連するスイッチに基づいて選択されるかまたは選択されないことがある。別の例示的な設計では、チューナブルキャパシタは、バラクタまたは何らかの他のタイプのチューナブルキャパシタを用いて実装され得る。

例示的な設計では、チューナブルインピーダンス整合回路(たとえば、整合回路552)は、たとえば、図6に示すように、チューナブルキャパシタとインダクタとを備え得る。チューナブルキャパシタ(たとえば、キャパシタ654)は、チューナブルインピーダンス整合回路の入力と出力との間に結合され得る。インダクタ(たとえば、インダクタ652)は、チューナブルインピーダンス整合回路の入力と(図6に示す)電源または回路接地との間に結合され得る。チューナブルインピーダンス整合回路は、たとえば、図7A〜図7F中の回路設計のいずれかに基づいて、他の方法でも実装され得る。

上記装置は、ドライバ増幅器に結合され、ドライバ増幅器のための入力インピーダンス整合を実行するように構成された、第2のチューナブルインピーダンス整合回路(たとえば、図5および図6中の整合回路520)をさらに備え得る。例示的な設計では、第2のチューナブルインピーダンス整合回路は、第1のキャパシタと、インダクタと、チューナブルキャパシタとを備え得る。第1のキャパシタ(たとえば、図6中のキャパシタ620)は、第2のチューナブルインピーダンス整合回路の入力と中間ノードとの間に結合され得る。インダクタは、中間ノードと第2のチューナブルインピーダンス整合回路の出力との間に結合され得る。チューナブルキャパシタは、中間ノードと回路接地との間に結合され得る。第2のチューナブルインピーダンス整合回路は、たとえば、図7A〜図7F中の回路設計のいずれかに基づいて、他の方法でも実装され得る。

例示的な設計では、上記装置は、主送信経路とバイパス送信経路とを備え得る。バイパス送信経路(たとえば、図5および図6中のバイパス送信経路512)は、ドライバ増幅器と、チューナブルインピーダンス整合回路とを備え、電力増幅器を備えないことがある。主送信経路(たとえば、図5および図6中の主送信経路510)は、第2のドライバ増幅器と電力増幅器とを備え得る。例示的な設計では、主送信経路は、しきい値レベルよりも高い送信電力レベルのために選択され得、バイパス送信経路は、しきい値レベルよりも低い送信電力レベルのために選択され得る。主送信経路およびバイパス送信経路はまた、それら2つの送信経路間でヒステリシスを与え、連続トグリングを緩和するために、異なるしきい値レベルに基づいて選択され得る。

例示的な設計では、第2のチューナブルインピーダンス整合回路は、主送信経路とバイパス送信経路とに結合され(およびそれらの送信経路によって共有され)得、ドライバ増幅器または第2のドライバ増幅器の入力インピーダンスを整合させ得る。別の例示的な設計では、別個のチューナブル入力インピーダンス整合回路が、主送信経路とバイパス送信経路とに結合され得る。各チューナブル入力インピーダンス整合回路は、それの送信経路中のドライバ増幅器の入力インピーダンスを整合させ得る。

図11に、ワイヤレスデバイスによって実行されるプロセス1100の例示的な設計を示す。増幅されたRF信号を取得するためにドライバ増幅器を用いて入力RF信号を増幅する(ブロック1112)。ドライバ増幅器に結合されたチューナブルインピーダンス整合回路を用いてドライバ増幅器の出力インピーダンスを整合させる(ブロック1114)。ドライバ増幅器に結合された第2のチューナブルインピーダンス整合回路を用いてドライバ増幅器の入力インピーダンスを整合させる(ブロック1116)。ドライバ増幅器を複数のモード、たとえば、複数の送信電力レベルに関連する複数の設定のうちの1つに設定する(ブロック1118)。ドライバ増幅器の複数の設定は、異なるバイアス電圧および/または異なるバイアス電流に関連し得る。また、チューナブルインピーダンス整合回路を複数のモードに関連する複数の設定のうちの1つに設定する(ブロック1120)。チューナブルインピーダンス整合回路の複数の設定は、異なるキャパシタンス値などに関連し得る。

本明細書で説明するチューナブル出力インピーダンス整合を用いたマルチモードドライバ増幅器は、IC、アナログIC、RFIC、混合信号IC、ASIC、プリント回路板(PCB)、電子デバイスなどの上に実装され得る。マルチモードドライバ増幅器はまた、相補型金属酸化物半導体(CMOS)、NチャネルMOS(NMOS)、PチャネルMOS(PMOS)、バイポーラ接合トランジスタ(BJT)、バイポーラCMOS(BiCMOS)、シリコンゲルマニウム(SiGe)、ガリウムヒ素(GaAs)、ヘテロ接合バイポーラトランジスタ(HBT)、高電子移動度トランジスタ(HEMT)、シリコンオンインシュレータ(SOI)など、様々なICプロセス技術を用いて作製され得る。

本明細書で説明するチューナブル出力インピーダンス整合を用いたマルチモードドライバ増幅器を実装する装置は、スタンドアロンデバイスであり得るか、またはより大きいデバイスの一部であり得る。デバイスは、(i)スタンドアロンIC、(ii)データおよび/または命令を記憶するためのメモリICを含み得る1つまたは複数のICのセット、(iii)RF受信機(RFR)またはRF送信機/受信機(RTR)などのRFIC、(iv)移動局モデム(MSM)などのASIC、(v)他のデバイス内に埋め込まれ得るモジュール、(vi)受信機、セルラーフォン、ワイヤレスデバイス、ハンドセット、またはモバイルユニット、(vii)その他であり得る。

1つまたは複数の例示的な設計では、説明した機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せで実装され得る。ソフトウェアで実装される場合、機能は、1つまたは複数の命令またはコードとしてコンピュータ可読媒体上に記憶されるか、あるいはコンピュータ可読媒体を介して送信され得る。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラムの転送を可能にする任意の媒体を含む、コンピュータ記憶媒体と通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、RAM、ROM、EEPROM(登録商標)、CD−ROMまたは他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気ストレージデバイス、あるいは命令またはデータ構造の形態の所望のプログラムコードを搬送または記憶するために使用され得、コンピュータによってアクセスされ得る、任意の他の媒体を備えることができる。また、いかなる接続もコンピュータ可読媒体と適切に呼ばれる。たとえば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線(DSL)、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、DSL、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。本明細書で使用するディスク(disk)およびディスク(disc)は、コンパクトディスク(disc)(CD)、レーザーディスク(登録商標)(disc)、光ディスク(disc)、デジタル多用途ディスク(disc)(DVD)、フロッピー(登録商標)ディスク(disk)およびblu−ray(登録商標)ディスク(disc)を含み、ディスク(disk)は、通常、データを磁気的に再生し、ディスク(disc)は、データをレーザーで光学的に再生する。上記の組合せもコンピュータ可読媒体の範囲内に含まれるべきである。

本開示についての以上の説明は、いかなる当業者も本開示を作成または使用することができるように与えたものである。本開示への様々な修正は当業者には容易に明らかとなり、本明細書で定義した一般原理は、本開示の範囲から逸脱することなく他の変形形態に適用され得る。したがって、本開示は、本明細書で説明した例および設計に限定されるものではなく、本明細書で開示した原理および新規の特徴に合致する最も広い範囲を与えられるべきである。以下に、本願の出願当初請求項に記載された発明を付記する。 [1]装置であって、該装置は以下を備える、 入力無線周波数(RF)信号を増幅し、増幅されたRF信号を与えるように構成されたドライバ増幅器と、 前記ドライバ増幅器に結合され、前記ドライバ増幅器の出力インピーダンスを整合させるように構成された、チューナブルインピーダンス整合回路。 [2][1]の装置であって、 前記ドライバ増幅器が、複数のモードのための複数の設定を含む、 前記装置。 [3][2]の装置であって、 前記複数のモードが、複数の送信電力レベル、複数の周波数帯域、または複数の無線技術のうちの少なくとも1つに関連する、 前記装置。 [4][2]の装置であって、 前記ドライバ増幅器の前記複数の設定が、前記ドライバ増幅器のための異なるバイアス電圧または異なるバイアス電流のうちの少なくとも1つに関連する、 前記装置。 [5][2]の装置であって、該装置はさらに以下を備える、 前記ドライバ増幅器の前記複数の設定を記憶し、選択されたモードを受信し、前記選択されたモードに対応する前記複数の設定のうちの1つを与えるように構成されたルックアップテーブル。 [6][1]の装置であって、 前記チューナブルインピーダンス整合回路が、複数のモードのための複数の設定を含む、 前記装置。 [7][1]の装置であって、 前記チューナブルインピーダンス整合回路が、調整可能なキャパシタンス値を有するチューナブルキャパシタを備える、 前記装置。 [8][7]の装置であって、 前記チューナブルキャパシタが、少なくとも1つのスイッチに結合された少なくとも1つのキャパシタを備え、前記少なくとも1つのキャパシタの各々が、関連するスイッチに基づいて選択されるかまたは選択されない、 前記装置。 [9][1]の装置であって、 前記チューナブルインピーダンス整合回路が以下を備える、 前記チューナブルインピーダンス整合回路の入力と出力との間に結合されたチューナブルキャパシタと、および 前記チューナブルインピーダンス整合回路の前記入力と電源または回路接地との間に結合されたインダクタ。 [10][1]の装置であって、該装置はさらに以下を備える、 前記ドライバ増幅器に結合され、前記ドライバ増幅器のための入力インピーダンス整合を実行するように構成された、第2のチューナブルインピーダンス整合回路。 [11][10]の装置であって、 前記第2のチューナブルインピーダンス整合回路が以下を備える、 前記第2のチューナブルインピーダンス整合回路の入力と中間ノードとの間に結合された第1のキャパシタと、 前記中間ノードと前記第2のチューナブルインピーダンス整合回路の出力との間に結合されたインダクタと、 前記中間ノードと回路接地との間に結合されたチューナブルキャパシタ。 [12][1]の装置であって、該装置はさらに以下を備える、 前記ドライバ増幅器と、前記チューナブルインピーダンス整合回路とを備え、電力増幅器を備えない、バイパス送信経路と、 第2のドライバ増幅器と電力増幅器とを備える主送信経路。 [13][12]の装置であって、 前記主送信経路が、しきい値レベルよりも高い送信電力レベルのために選択され、前記バイパス送信経路が、前記しきい値レベルよりも低い送信電力レベルのために選択される、 前記装置。 [14][12]の装置であって、該装置はさらに以下を備える、 前記主送信経路と前記バイパス送信経路とに結合され、前記ドライバ増幅器または前記第2のドライバ増幅器のための入力インピーダンス整合を実行するように構成された、第2のチューナブルインピーダンス整合回路。 [15]方法であって、該方法は以下を備える、 増幅された無線周波数(RF)信号を取得するためにドライバ増幅器を用いて入力RF信号を増幅することと、 前記ドライバ増幅器に結合されたチューナブルインピーダンス整合回路で前記ドライバ増幅器の出力インピーダンスを整合させること。 [16][15]の方法であって、該方法はさらに以下を備える、 前記ドライバ増幅器に結合された第2のチューナブルインピーダンス整合回路で前記ドライバ増幅器の入力インピーダンスを整合させること。 [17][15]の方法であって、該方法はさらに以下を備える、 前記ドライバ増幅器を複数のモードに関連する複数の設定のうちの1つに設定すること。 [18][15]の方法であって、該方法はさらに以下を備える、 前記チューナブルインピーダンス整合回路を複数のモードに関連する複数の設定のうちの1つに設定すること。 [19]装置であって、該装置は以下を備える、 増幅された無線周波数(RF)信号を取得するために入力RF信号を増幅するための手段と、 増幅するための前記手段の出力インピーダンスを整合させるための手段であって、前記出力インピーダンスを整合させるための前記手段がチューナブルである、整合させるための手段。 [20][19]の装置であって、該装置はさらに以下を備える、 増幅するための前記手段の入力インピーダンスを整合させるための手段であって、入力インピーダンス整合を実行するための前記手段がチューナブルである、整合させるための手段。