Low noise amplifier

本発明は、無線受信機等に用いられる低雑音増幅器に関する。

無線受信器は、微弱な入力信号を増幅する増幅器を必要とする。 しかし、入力信号を増幅するときの雑音は、入力信号が微弱であるほど相対的に大きくなり、信号雑音比（Ｓ／Ｎ比）は低下する。 そこで、増幅により発生する雑音を減らすために、低雑音増幅器（ＬＮＡ；Low Noise Amplifier）が提案されている。

一方、入力信号の周波数帯域が広い場合、アンテナが持つインピーダンスと低雑音増幅器の入力インピーダンスとを広い帯域にわたって合わせる必要がある。 このため、電界効果トランジスタ（ＦＥＴ；Field Effect Transistor）を用いて構成される低雑音増幅器は、一般にゲート接地型で構成される（例えば、特許文献１参照）。

また、入力信号の入力レベルが変動する場合、増幅器の出力レベルを一定に保つために、ゲインを可変にする機能が必要である。 このために、増幅器の前段の信号経路にアッテネート回路（抵抗網、ラダー）を設けた増幅器が提案されている（例えば、特許文献２参照）。

特開平５−２３５６５６号公報

特開平７−２４９９５１号公報

しかしながら、アッテネート回路を用いた可変ゲイン増幅器では、抵抗から熱ノイズが発生するため、雑音特性が劣化してしまう。 特に、低雑音増幅器の前段にアッテネート回路を設けることは望ましくない。

本発明の目的は、可変ゲイン機能を有する低雑音増幅器における雑音特性を向上することにある。

本発明の一形態では、第１トランジスタは、ソースが入力端子に接続され、ドレインが出力端子に接続されている。 第１可変インピーダンス回路は、第１トランジスタのゲートと接地との間に配置され、第１制御信号に応じてインピーダンスが変更される。 第２可変インピーダンス回路は、第１トランジスタのゲートとソースの間に配置され、第２制御信号に応じてインピーダンスが変更される。 さらに、インピーダンス回路は、第１トランジスタのゲートと電源との間に配置されている。 第１および第２可変インピーダンス回路のインピーダンスの比は、低雑音増幅器のゲインを変更するために、第１および第２制御信号に応じて任意の値に設定可能である。 換言すれば、雑音を増やす要因となる素子を入力端子から出力端子までの信号経路に配置することなく、ゲインを変更可能な低雑音増幅器を構成できる。 この結果、不要な熱雑音の発生を抑えることができ、低雑音増幅器の雑音特性を向上できる。

本発明の一形態における好ましい例では、制御回路は、第１および第２制御信号を、出力端子に出力される増幅信号の信号強度に応じて生成する。 低雑音増幅器の出力信号を用いて第１および第２制御信号を生成することで、低雑音増幅器の出力レベルを一定に保つためのゲインの調整を容易に実施できる。 特に、低雑音増幅器に入力される入力電力レベル（基準値）が変動する場合に有効である。

本発明の一形態における好ましい例では、第１および第２可変インピーダンス回路の少なくとも一方は、可変容量回路である。 例えば、可変容量回路は、並列に接続された複数の容量と、容量にそれぞれ直列に接続された複数のスイッチとを有している。 あるいは、可変容量回路は、直列に接続された可変容量および容量値が固定の固定容量と、可変容量および固定容量の接続ノードに接続され、可変の電圧を受ける電圧入力端子とを有している。

本発明の一形態における好ましい例では、制御回路は、出力端子に出力される増幅信号の信号強度に応じて可変の電圧を生成する。 これにより、例えば、連続して変化する電圧を可変容量回路の電圧入力端子に与えることが可能になる。 この結果、可変容量のインピーダンスを連続して変化させることができ、低雑音増幅器のゲインを微調整できる。 ゲインの微調整のために、入力端子から出力端子までの信号経路に複数の抵抗等の素子を配置する必要はない。 このため、不要な熱雑音の発生を抑えることができ、低雑音増幅器の雑音特性を向上できる。

本発明の一形態における好ましい例では、第１および第２可変インピーダンス回路の少なくとも一方は、可変抵抗回路または可変インダクタンス回路である。 例えば、可変抵抗回路は、並列に接続された複数の抵抗と、抵抗にそれぞれ直列に接続された複数のスイッチとを有している。 例えば、可変インダクタンス回路は、並列に接続された複数のインダクタと、インダクタにそれぞれ直列に接続された複数のスイッチとを有している。

本発明の一形態における好ましい例では、第３可変インピーダンス回路は、第１トランジスタのソースと接地との間に配置され、第３制御信号に応じてインピーダンスが変更される。 第３可変インピーダンス回路のインピーダンスを、第１および第２可変インピーダンス回路のインピーダンスの変化量に応じて変更することで、入力端子から見たインピーダンスを常に一定することが可能になる。 この際、雑音を増やす要因となる素子は、入力端子から出力端子までの信号経路に配置されない。 この結果、インピーダンスマッチング機能を付加する場合にも不要な熱雑音の発生を抑えることができ、低雑音増幅器の雑音特性を向上できる。

本発明の一形態における好ましい例では、制御回路は、出力端子に出力される増幅信号の信号強度に応じて第３制御信号を生成する。 具体的には、制御回路は、前記第１および第２可変インピーダンス回路の総インピーダンスが増加するときに、第３可変インピーダンス回路のインピーダンスを総インピーダンスの変化値と同じ値だけ増加させるために、第３制御信号を生成する。 これにより、低雑音増幅器の雑音特性を劣化させることなく、入力端子から見たインピーダンスを常に一定にできる。

本発明の一形態における好ましい例では、第２トランジスタは、第１トランジスタのドレインと出力端子との間に配置され、ゲートが第２電圧源および第２電流源のいずれかに接続されている。 すなわち、カスコード型の低雑音増幅器が構成される。 カスコード型増幅器は、設計の自由度が高く、周波数特性が良い。 すなわち、設計の自由度が高く、周波数特性が良い低雑音増幅器において、不要な熱雑音の発生を抑えることができ、雑音特性を向上できる。

可変ゲイン機能を有する低雑音増幅器における雑音特性を向上できる。

以下、本発明の実施形態を図面を用いて説明する。 図中、太線で示した信号線は、複数本で構成されている。 太線が接続されているブロックの一部は、複数の回路で構成されている。 信号が伝達される信号線には、信号名と同じ符号を使用する。

図１は、本発明の低雑音増幅器の第１の実施形態を示している。 この実施形態の低雑音増幅器ＬＮＡ１は、エンハンスメント型のｎＭＯＳトランジスタＭ１（第１トランジスタ）、第１可変インピーダンス回路Ｚ１、第２可変ピーダンス回路Ｚ２、インピーダンス回路Ｚ０および制御回路ＩＣＮＴを有している。 トランジスタＭ１は、ソースが入力端子ＩＮに接続され、ドレインが出力端子ＯＵＴに接続されている。 トランジスタＭ１のゲートは、インピーダンス回路Ｚ０を介して電源ＰＳ１（電圧源；例えば、電源線）に接続されている。 これにより、所定のゲート電圧が、トランジスタＭ１のゲートに印加される。 これにより、低雑音増幅器ＬＮＡ１（トランジスタＭ１）は、ゲート接地増幅器として動作する。

第１可変インピーダンス回路Ｚ１は、トランジスタＭ１のゲートと接地との間に配置されている。 第１可変インピーダンス回路Ｚ１は、制御回路ＩＣＮＴからの第１制御信号ＣＮＴ１の論理値（電圧レベル）に応じてインピーダンスが変更される。 第２可変インピーダンス回路Ｚ２は、トランジスタＭ１のゲートとソースの間に配置されている。 第２可変インピーダンス回路Ｚ２は、制御回路ＩＣＮＴからの第２制御信号ＣＮＴ２の論理値（電圧レベル）に応じてインピーダンスが変更される。

制御回路ＩＣＮＴは、例えば、トランジスタＭ１の出力端子ＯＵＴに出力される増幅信号の信号強度に応じて制御信号ＣＮＴ１−２を生成する。 制御回路ＩＣＮＴは、可変インピーダンス回路Ｚ１、Ｚ２のインピーダンス比を制御する回路として機能する。 すなわち、可変インピーダンス回路Ｚ１、Ｚ２のインピーダンス比は、制御信号ＣＮＴ１−２に応じて任意の値に設定可能である。 トランジスタＭ１のゲート・ソース間電圧の振幅Ｖｇｓ（以下、電圧振幅Ｖｇｓとも称する）は、入力信号ＩＮの振幅（以下、入力振幅とも称する）に対してＺ２ ／（Ｚ１＋Ｚ２）倍になる。 ここで、Ｚ１、Ｚ２は、可変インピーダンス回路Ｚ１、Ｚ２のインピーダンスを示している。 これにより、電圧振幅Ｖｇｓを制御回路ＩＣＮＴにより変更できる。 すなわち、ゲインが可変な低雑音増幅器ＬＮＡ１が構成できる。 したがって、低雑音増幅器ＬＮＡ１の出力レベルを一定に保つためのゲインの調整を容易に実施できる。 特に、低雑音増幅器ＬＮＡ１に入力される入力電力レベル（基準値）が変動する場合に有効である。

例えば、インピーダンスＺ１、Ｚ２の和をＺｓｕｍとし、インピーダンスＺ２がＺｓｕｍにほぼ等しい場合（インピーダンスＺ１がほぼゼロ）、電圧振幅Ｖｇｓは、入力振幅とほぼ同じになる。 一方、インピーダンスＺ１がＺｓｕｍにほぼ等しい場合（インピーダンスＺ２がほぼゼロ）、入力端子ＩＮは、トランジスタＭ１のゲートに電気的に接続されるため、電圧振幅Ｖｇｓは、ほぼゼロになる。 すなわち、入力信号ＩＮは増幅されない。

図１に示した低雑音増幅器ＬＮＡ１では、入力端子ＩＮから出力端子ＯＵＴまでの信号経路に、雑音を増やす要因となる素子（例えば、抵抗網などのアッテネート回路）は配置されていない。 これにより、不要な熱雑音の発生を抑えることができ、低雑音増幅器ＬＮＡ１の雑音特性を向上できる。

図２は、図１に示した低雑音増幅器ＬＮＡ１が搭載された無線受信機を示している。 例えば、無線受信器は、携帯電話に組み込まれる。 無線受信器は、低雑音増幅器ＬＮＡ１の入力端子ＩＮに接続されたバンドパスフィルタＢＰＦ、アンテナＡＮＴと、低雑音増幅器ＬＮＡ１の出力端子に接続されたミキサＭＩＸ、フィルタＦＬＴおよびＡ／Ｄ変換器ＡＤＣとを含んで構成されている。 図２において、例えば、アンテナＡＮＴを除く要素は、１チップで構成される。 なお、無線受信器が、特定の周波数の信号のみ受信する場合、バンドパスフィルタＢＰＦは不要である。

低雑音増幅器ＬＮＡ１内に示した増幅部ＡＭＰは、図１に示したトランジスタＭ１、可変インピーダンス回路Ｚ１、Ｚ２を含んでいる。 制御回路ＩＣＮＴは、信号強度検出部ＳＤＥＴおよびゲイン設定部ＧＡＩＮＳを有している。 信号強度検出部ＳＤＥＴは、出力端子ＯＵＴに出力される増幅信号ＳＩＧの信号強度を検出し、検出した値をデジタル値ＤＥＴとしてゲイン設定部ＧＡＩＮＳに出力する。 ゲイン設定部ＧＡＩＮＳは、デジタル値ＤＥＴに応じてインピーダンス回路Ｚ１、Ｚ２のインピーダンス比を求め、求めたインピーダンス比を設定するための制御信号ＣＮＴ１−２を生成する。 ここで、制御回路ＩＣＮＴは、例えば、予め設定された所定の頻度で動作し、動作毎に制御信号ＣＮＴ１−２の値を変更する。

以上、第１の実施形態では、ゲインが可変な低雑音増幅器ＬＮＡ１を、雑音を増やす要因となる素子を用いることなく構成することで、低雑音増幅器ＬＮＡ１の雑音特性を向上できる。 低雑音増幅器ＬＮＡ１の雑音特性の向上により、低雑音増幅器ＬＮＡ１の出力ＯＵＴに接続される回路に要求される雑音特性を緩和できる。 これにより、例えば、Ａ／Ｄ変換器ＡＤＣの変換精度を向上できる。 あるいは、より安価なＡ／Ｄ変換器を使用できる。 この結果、無線受信器の性能を向上できる。 あるいは、無線受信器のコストを削減できる。

図３は、本発明の低雑音増幅器の第２の実施形態を示している。 第１の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。 この実施形態の低雑音増幅器ＬＮＡ２では、図１に示した可変インピーダンス回路Ｚ１、Ｚ２は、可変容量回路ＶＣ１、ＶＣ２として形成されている。 また、図１に示したインピーダンス回路Ｚ０は、抵抗Ｒ０として形成されている。 抵抗Ｒ０の抵抗値は、低雑音増幅器ＬＮＡ２で扱う周波数帯域において、可変容量回路ＶＣ１、ＶＣ２のインピーダンスより十分に大きく設定されている（例えば、１０倍から１００倍程度）。 これにより、可変容量回路ＶＣ１を介してゲートが高周波的に接地されたゲート接地増幅器が構成される。 低雑音増幅器ＬＮＡ２は、ＭＯＳプロセスを利用して形成されており、図２に示した無線受信器に搭載される。 その他の構成は、第１の実施形態と同じである。

可変容量回路ＶＣ１は、トランジスタＭ１のゲートと接地との間に並列に接続された複数の容量Ｃと、容量Ｃにそれぞれ直列に接続された複数のスイッチＳとを有している。 例えば、制御信号ＣＮＴ１のビット数は、スイッチＳの数と同じである。 制御信号ＣＮＴ１の各ビットは、スイッチＳの制御端子に接続されている。 スイッチＳは、例えば、ゲートで制御信号ＣＮＴ１を受けるｎＭＯＳトランジスタにより形成されている。 各スイッチＳは、制御信号ＣＮＴ１の対応するビットが高論理レベルのときオンし、低論理レベルのときにオフする。 そして、可変容量回路ＶＣ１のインピーダンスは、オンするスイッチＳの数により変化する。

容量Ｃは、ＭＯＳトランジスタのゲート絶縁膜（ゲート容量）あるいは拡散層の接合容量を用いて形成されている。 容量Ｃの容量値は、トランジスタＭ１のゲート・ソース間に形成される寄生容量Ｃｇｓより十分大きく設計されている。 容量ＣおよびスイッチＣは、ＭＯＳプロセスを用いて形成される低雑音増幅器ＬＮＡ１に容易に形成できる。

可変容量回路ＶＣ２は、可変容量回路ＶＣ１と同じ回路である。 なお、容量ＣおよびスイッチＳの数は、可変容量回路ＶＣ１と同じにしてもよく、相違してもよい。 同じ数にする場合、設計データを可変容量回路ＶＣ１−２で共用できるため、設計コストを削減できる。

制御回路ＩＣＮＴは、可変容量回路ＶＣ１、ＶＣ２のインピーダンスＶＣ１、ＶＣ２の比を制御する。 以下、インピーダンスＶＣ１、ＶＣ２の和をＶＣ０として説明する。 インピーダンスＶＣ１がインピーダンスＶＣ０にほぼ等しい場合（インピーダンスＶＣ２は、ほぼゼロ）、トランジスタＭ１のゲートは、高周波的に接地された状態になる。 このため、電圧振幅Ｖｇｓは、入力信号ＩＮの電圧振幅と同じになる。 このとき、出力端子ＯＵＴの電圧ゲインは、トランジスタＭ１の相互コンダクタンスｇｍと図に破線枠で示した出力インピーダンスＺの積になる。

インピーダンスＶＣ１がインピーダンスＶＣ２に等しい場合、ゲート接地増幅器（トランジスタＭ１）に入力される電圧振幅は、入力信号ＩＮの電圧振幅の半分になる。 このため、ゲインは、インピーダンスＶＣ１がインピーダンスＶＣ０にほぼ等しい場合に比べて、６ｄＢ低くなる。

インピーダンスＶＣ２がインピーダンスＶＣ０にほぼ等しい場合（インピーダンスＶＣ１は、ほぼゼロ）、インピーダンスＶＣ２は、低インピーダンスになるため、トランジスタＭ１のゲートとソースは、短絡したことになる。 したがって、電圧振幅Ｖｇｓは、入力信号の電圧に応じては変化せず、ゲインはほぼゼロになる。

以上、第２の実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。 さらに、この実施形態では、簡易に形成できる容量ＣおよびスイッチＳを用いて低雑音増幅器ＬＮＡ２を形成することにより、低雑音増幅器ＬＮＡ２の開発コストおよび製造コストを削減できる。

図４は、本発明の低雑音増幅器の第３の実施形態を示している。 第１および第２の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。 この実施形態の低雑音増幅器ＬＮＡ３では、図１に示した可変インピーダンス回路Ｚ１、Ｚ２は、可変容量回路ＶＣ３、ＶＣ４として形成されている。 また、図１に示したインピーダンス回路Ｚ０は、抵抗Ｒ０として形成されている。 抵抗Ｒ０の抵抗値は、低雑音増幅器ＬＮＡ３で扱う周波数帯域において、可変容量回路ＶＣ３、ＶＣ４のインピーダンスより十分に大きい（例えば、１０倍から１００倍程度）。 低雑音増幅器ＬＮＡ３は、ＭＯＳプロセスを利用して形成されており、図２に示した無線受信器に搭載される。 制御回路ＩＣＮＴ１は、増幅信号ＳＩＧの信号強度に応じて可変容量回路ＶＣ３、ＶＣ４のインピーダンスの比を変えるために、制御電圧ＶＣＮＴ１、ＶＣＮＴ２を出力する。 制御電圧ＶＣＮＴ１、ＶＣＮＴ２は、アナログ電圧であり、連続的に変化する。 その他の構成は、第１および第２の実施形態と同じである。 すなわち、低雑音増幅器ＬＮＡ３（トランジスタＭ１）は、ゲート接地増幅器として動作する。

可変容量回路ＶＣ３は、トランジスタＭ１のゲートと接地との間に直列に接続された容量値が変化しない固定容量ＣＤ１および容量値が変化する可変容量ＣＶ１を有している。 例えば、可変容量ＣＶ１は、ＭＯＳ型のバリキャップ（一般に、バラクタとも称されている）で構成される。 また、可変容量回路ＶＣ３は、容量ＣＤ１、ＣＶ１の接続ノードに可変の電圧を与えるための可変電源Ｖ１およびインピーダンス素子Ｚ３を有している。 可変電源Ｖ１は、例えば、制御電圧ＣＮＴ１の変化に応じて電圧を連続的に変化させる。 インピーダンス素子Ｚ３の可変電源Ｖ１側の端子は、可変の電圧を受ける電圧入力端子として機能する。

可変容量回路ＶＣ４の回路構成は、各素子の特性を除いて可変容量回路ＶＣ３と同じである。 すなわち、可変容量回路ＶＣ４は、トランジスタＭ１のゲートと接地との間に直列に接続された固定容量ＣＤ２、可変容量ＣＶ２（バリキャップ）と、容量ＣＤ２、ＣＶ２の接続ノードに可変の電圧を与えるための可変電源Ｖ２、インピーダンス素子Ｚ４を有している。 可変電源Ｖ２は、例えば、制御電圧ＣＮＴ２の変化に応じて電圧を連続的に変化させる。 インピーダンス素子Ｚ４の可変電源Ｖ２側の端子は、可変の電圧を受ける電圧入力端子として機能する。

容量ＣＤ１、ＣＤ２の容量値は変化せず、一定である。 容量ＣＶ１、ＣＶ２の容量値は、インピーダンス素子Ｚ３、Ｚ４を介してそれぞれ供給される可変電源Ｖ１、Ｖ２の電圧値の変化に応じて連続的に変化する。 容量ＣＤ１、ＣＤ２の容量値は、容量ＣＶ１、ＣＶ２の容量値に比べて十分大きく設計されている（１０倍以上）。 これにより、容量ＣＶ１、ＣＶ２は可変容量として機能する。 この実施形態では、容量ＣＶ１、ＣＶ２の容量値が連続的に変化可能であるため、可変容量回路ＶＣ３、ＶＣ３のインピーダンスを細かい刻みで設定できる。

インピーダンス素子Ｚ３（またはＺ４）のインピーダンスＲｚは、入力端子ＩＮで受ける入力信号の周波数において、容量ＣＤ１、ＣＶ１（またはＣＤ２、ＣＶ２）のインピーダンスより高く設定する必要がある。 具体的には、インピーダンスＲｚは、１／（２πｆ×Ｃｄ）および１／（２πｆ×Ｃｖ）より高くする必要がある。 ここで、”ｆ”は、入力端子ＩＮで受ける入力信号の周波数を示す。 ”Ｃｄ”、”Ｃｖ”は、それぞれ容量ＣＤ１、ＣＶ１（またはＣＤ２、ＣＶ２）のインピーダンスを示す。

以上、第３の実施形態においても、上述した第１および第２の実施形態と同様の効果を得ることができる。 さらに、この実施形態では、容量ＣＶ１、ＣＶ２は、連続的に変化する電圧を受けてバリキャップとして動作する。 容量ＣＶ１、ＣＶ２の容量値を連続的に変化させることができるため、可変容量回路ＶＣ３、 ＶＣ４のインピーダンスを細かい刻みで設定できる。 この結果、出力レベルを高い精度で一定に保持できる低雑音増幅器ＬＮＡ３において、雑音特性を向上できる。

図５は、本発明の低雑音増幅器の第４の実施形態を示している。 第１および第２の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。 この実施形態の低雑音増幅器ＬＮＡ４では、図１に示した可変インピーダンス回路Ｚ１、Ｚ２は、可変抵抗回路ＶＲ１、ＶＲ２として形成されている。 また、図１に示したインピーダンス回路Ｚ０は、抵抗Ｒ０として形成されている。 抵抗Ｒ０の抵抗値は、低雑音増幅器ＬＮＡ４で扱う周波数帯域において、可変抵抗回路ＶＲ１、ＶＲ２のインピーダンスより十分に大きい（例えば、１０倍から１００倍程度）。 低雑音増幅器ＬＮＡ４は、ＭＯＳプロセスを利用して形成されており、図２に示した無線受信器に搭載される。 その他の構成は、第１および第２の実施形態と同じである。 すなわち、低雑音増幅器ＬＮＡ４（トランジスタＭ１）は、ゲート接地増幅器として動作する。

可変抵抗回路ＶＲ１、ＶＲ２は、図３に示した可変容量回路ＶＣ１、ＶＣ２の容量Ｃを抵抗Ｒに置き換えて構成されている。 また、可変抵抗回路ＶＲ１において、スイッチＳと接地との間に容量ＣＢが配置されている。 可変抵抗回路ＶＲ２において、スイッチＳと入力端子ＩＮの間に容量ＣＡが配置されている。 容量ＣＡ、ＣＢの作用により作られるインピーダンスは、このインピーダンスを見えないようにするために、抵抗Ｒの作用により作られるインピーダンスに対して十分小さく設計されている。 すなわち、容量ＣＡ、ＣＢの容量値は、十分に大きい。 そして、可変抵抗回路ＶＲ１、ＶＲ２のインピーダンスは、オンするスイッチＳの数によりそれぞれ変化する。

抵抗Ｒは、例えば、拡散層の抵抗を用いて形成されている。 このため、抵抗ＲおよびスイッチＣは、ＭＯＳプロセスを用いて形成される低雑音増幅器ＬＮＡ４に容易に形成できる。 また、一般に、半導体基板上に抵抗および容量を形成する場合、抵抗の面積は、容量の面積に比べて小さくできる。 このため、本実施形態の低雑音増幅器ＬＮＡ４は、第２の実施形態の低雑音増幅器ＬＮＡ２に比べて面積を小さくすることができる。 さらに、抵抗は、周波数に対する依存性を持たないので、位相ずれが起こらない。

以上、第４の実施形態においても、上述した第１および第２の実施形態と同様の効果を得ることができる。 さらに、抵抗素子を用いて低雑音増幅器ＬＮＡ４を形成することにより、素子の形成領域を小さくできるため、製造コストを削減できる。

図６は、本発明の低雑音増幅器の第５の実施形態を示している。 第１および第２の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。 この実施形態の低雑音増幅器ＬＮＡ５では、図１に示した可変インピーダンス回路Ｚ１、Ｚ２は、可変コンダクタンス回路ＶＬ１、ＶＬ２として形成されている。 また、図１に示したインピーダンス回路Ｚ０は、抵抗Ｒ０として形成されている。 抵抗Ｒ０の抵抗値は、低雑音増幅器ＬＮＡ５で扱う周波数帯域において、可変コンダクタンス回路ＶＬ１、ＶＬ２のインピーダンスより十分に大きい（例えば、１０倍から１００倍程度）。 低雑音増幅器ＬＮＡ５は、ＭＯＳプロセスを利用して形成されており、図２に示した無線受信器に搭載される。 その他の構成は、第１および第２の実施形態と同じである。 すなわち、低雑音増幅器ＬＮＡ５（トランジスタＭ１）は、ゲート接地増幅器として動作する。

可変コンダクタンス回路ＶＬ１、ＶＬ２は、図３に示した可変容量回路ＶＣ１、ＶＣ２の容量ＣをインダクタＬに置き換えて構成されている。 また、第４の実施形態と同様に、可変コンダクタンス回路ＶＬ１において、スイッチＳと接地との間に容量ＣＢが配置されている。 可変コンダクタンス回路ＶＬ２において、スイッチＳと入力端子ＩＮの間に容量ＣＡが配置されている。 容量ＣＡ、ＣＢの作用により作られるインピーダンスは、このインピーダンスを見えなくするために、インダクタＬの作用により作られるインピーダンスに対して十分小さく設計されている。 すなわち、容量ＣＡ、ＣＢの容量値は、十分に大きい。 インダクタＬは、例えば、半導体基板上で絶縁膜と導電膜を積層させることにより形成されている。 このため、インダクタＬおよびスイッチＣは、ＭＯＳプロセスを用いて形成される低雑音増幅器ＬＮＡ５に容易に形成できる。 そして、可変コンダクタンス回路ＶＬ１、ＶＬ２のインピーダンスは、オンするスイッチＳの数によりそれぞれ変化する。 以上、第５の実施形態においても、上述した第１および第２の実施形態と同様の効果を得ることができる。 さらに、インダクタＬのインピーダンスは、周波数に対する依存性を持っている。 このため、周波数特性を持った低雑音増幅器ＬＮＡ５を構成できる。

図７は、本発明の低雑音増幅器の第６の実施形態を示している。 第１および第２の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。 この実施形態の低雑音増幅器ＬＮＡ６は、図３に示した低雑音増幅器ＬＮＡ２の入力端子ＩＮと接地との間に可変抵抗回路ＶＲ３（第３可変インピーダンス回路）を付加して構成されている。 また、図３の制御回路ＩＣＮＴの代わりに制御回路ＩＣＮＴ２が形成されている。 その他の構成は、図２と同じである。

一般に、入力信号ＩＮを低雑音増幅器に効率的に入力するために、図２に示したアンテナＡＮＴの接続を考慮したインピーダンスマッチングが必要になる。 図３の低雑音増幅器ＬＮＡ２では、電圧振幅Ｖｇｓを変化させた場合、トランジスタＭ１の実効的な相互コンダクタンスｇｍ'は、ｇｍ×Ｃ１／（Ｃ１＋Ｃ２）になる。 ここで、Ｃ１、Ｃ２は、可変容量回路ＶＣ１、ＶＣ２の容量値である。 ｇｍは、トランジスタＭ１の相互コンダクタンスである。 このため、電圧振幅Ｖｇｓを変化させた場合、ソース端子（入力端子ＩＮ側）から見たときのゲート接地増幅器の入力インピーダンスＺｉｎ（＝１／ｇｍ'）も変化する。 これにより、インピーダンスマッチングのずれが生じて、入力信号ＩＮが低雑音増幅器に入力されず、反射する場合がある。 この実施形態では、この問題を解決できる。

可変抵抗回路ＶＲ３は、図５に示した可変抵抗回路ＶＲ１、ＶＲ２と同様に、入力端子ＩＮと接地との間に並列に接続された複数の抵抗Ｒと、抵抗Ｒにそれぞれ直列に接続された複数のスイッチＳとを有している。 例えば、制御信号ＣＮＴ３のビット数は、可変抵抗回路ＶＲ３のスイッチＳの数と同じである。 制御信号ＣＮＴ３の各ビットは、スイッチＳの制御端子に接続されている。 そして、可変抵抗回路ＶＲ３のインピーダンスは、オンするスイッチＳの数により変化する。 これにより、可変容量回路ＶＣ１−ＶＣ２および可変抵抗回路ＶＲ３のインピーダンスは、制御信号ＣＮＴ１−３に応じて任意の値に設定可能である。

制御回路ＩＣＮＴ２は、図３で説明した制御回路ＩＣＮＴの機能に加え、入力端子ＩＮから見た入力インピーダンスのずれに応じて制御信号ＣＮＴ３を生成する機能を有している。 具体的には、制御回路ＩＣＮＴ２は、可変容量回路ＶＣ１、ＶＣ２のインピーダンスの変化によりずれる入力インピーダンスの変化を打ち消すように制御信号ＣＮＴ３を生成する。 可変抵抗回路ＶＲ３のインピーダンスをＶＲ３、可変抵抗回路ＶＲ３を接続しないときの入力インピーダンスをＺｉｎとするときに、低雑音増幅器ＬＮＡ６の入力インピーダンスは、ＶＲ３×Ｚｉｎ／（ ＶＲ３ ＋Ｚｉｎ）で表される。 このインピーダンスを所望の値（例えば、５０Ω）に維持するために、例えば、可変抵抗回路ＶＲ３のインピーダンスの増加量は、可変容量回路ＶＣ１、ＶＣ２のインピーダンスの増加量に等しく設定される。 これにより、インピーダンスを可変容量回路ＶＣ１、ＶＣ２のインピーダンスの変化に関わりなく常に所望の値にできる。

図８は、図７に示した低雑音増幅器ＬＮＡ６のインピーダンスマッチングの例を示している。 この例では、図９−図１１に示すように、可変容量回路ＶＣ１、ＶＣ２は、それぞれ３つの容量（ユニット容量）を用いて構成される。 可変抵抗回路ＶＲ３は、２つの抵抗Ｒ１、Ｒ２を用いて構成される。

図８中のｇｍは、トランジスタＭ１の相互コンダクタンスを示す。 低雑音増幅器ＬＮＡ６の入力インピーダンスＺｉｎは、次式（１）で表される。 ここで、Ｇｍは、回路の相互コンダクタンスを示し、Ｒは、可変抵抗回路ＶＲ３の抵抗値を示す。

Ｚｉｎ＝（（１／Ｇｍ）・Ｒ）／（（１／Ｇｍ）＋Ｒ） ‥‥‥（１）
この実施形態では、例えば、可変容量回路ＶＣ１、ＶＣ２および可変抵抗回路ＶＲ３のスイッチＳを切り換えることにより、インピーダンスマッチング状態（アッテネート）は、状態１、状態２、状態３のいずれかに設定される。 図９−図１１は、状態１、状態２、状態３に対応するスイッチＳの状態をそれぞれ示している。

図９−図１１では、ユニット容量の容量値はＣ０であり、常に３つのユニット容量がトランジスタＭ１のゲートに接続されるように、スイッチＳのオン／オフが制御される（ユニット数＝３）。 図９−図１１において、Ｒは、可変抵抗回路ＶＲ３の抵抗値である。

各状態１−３での入力インピーダンスＺｉｎは、図８に示す式により表される。 ３つの状態での入力インピーダンスＺｉｎを互いに等しくするために、ｇｍ＝１／Ｚｉｎとして、入力インピーダンスＺｉｎの連立方程式を解くと、Ｒ１、Ｒ２は、共に３Ｚｉｎになる。 したがって、抵抗Ｒ１、Ｒ２の抵抗値を所定の値に設定することで、状態１−３によらず、入力インピーダンスＺｉｎを常に一定にできる。 すなわち、ゲインが変化する場合にも、入力インピーダンスＺｉｎを一定にできる。 なお、ゲインの変化は、出力インピーダンスが一定のとき、相互コンダクタンス Ｇｍの変化で表される。

以上、第６の実施形態においても、上述した第１および第２の実施形態と同様の効果を得ることができる。 さらに、この実施形態では、入力インピーダンスの変化（ずれ）を常に抑えながら、可変ゲイン機能を実現できる。 さらに、可変抵抗回路ＶＲ３を付加する場合にも、入力端子ＩＮから出力端子ＯＵＴまでの信号経路に、雑音を増やす要因となる素子は配置されていない。 具体的には、信号経路に直列に配置された抵抗等は存在しない。 このため、低雑音増幅器ＬＮＡ６の雑音特性を向上できる。 すなわち、可変ゲイン機能と、入力信号ＩＮのインピーダンスマッチング機能とを有する低雑音増幅器ＬＮＡ６においても雑音特性を向上できる。

図１２、図１３および図１４は、本発明の低雑音増幅器の第７、第８および第９の実施形態をそれぞれ示している。 第１−第６の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。

図１２の低雑音増幅器ＬＮＡ７は、図４に示した低雑音増幅器ＬＮＡ３の入力端子ＩＮと接地の間に可変抵抗回路ＶＲ３（第３可変インピーダンス回路）を付加して構成されている。 図１３の低雑音増幅器ＬＮＡ８は、図５に示した低雑音増幅器ＬＮＡ４の入力端子ＩＮと接地の間に可変抵抗回路ＶＲ３（第３可変インピーダンス回路）を付加して構成されている。 図１４の低雑音増幅器ＬＮＡ９は、図６に示した低雑音増幅器ＬＮＡ５の入力端子ＩＮと接地の間に可変抵抗回路ＶＲ３（第３可変インピーダンス回路）を付加して構成されている。 図１２に示した制御回路ＩＣＮＴ３は、制御電圧ＶＣＮＴ１−３を出力する。 その他の構成は、第６の実施形態（図７）と同じである。 以上、第７、第８および第９の実施形態においても、上述した第１−第６の実施形態と同様の効果を得ることができる。

図１５は、本発明の低雑音増幅器の第１０の実施形態を示している。 第１の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。 この実施形態の低雑音増幅器ＬＮＡ１０は、図１に示した低雑音増幅器ＬＮＡ１のトランジスタＭ１のドレインと出力端子ＯＵＴの間にｎＭＯＳトランジスタＭ２（第２トランジスタ）を配置して構成されている。 トランジスタＭ２のゲートは、電源ＰＳ２（第２電圧源）に接続されている。 すなわち、低雑音増幅器ＬＮＡ１０は、カスコード型増幅器として構成されている。 その他の構成は、図１と同じである。 なお、電源ＰＳ２（電圧源）の代わりに電流源を用いて、トランジスタＭ２のゲートに所定の電圧を印加してもよい。 以上、本発明をカスコード型増幅器に適用する場合にも、上述の実施形態と同様の効果を得ることができる。

図１６は、本発明の低雑音増幅器の第１１の実施形態を示している。 第１および第２の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。 この実施形態の低雑音増幅器ＬＮＡ１１は、図３に示した低雑音増幅器ＬＮＡ２の電圧源ＰＳ１の代わりに電流源ＣＳが配置されている。 電流源ＣＳは、ソースが接地線に接続され、ドレインが抵抗Ｒｖを介して電源線ＶＤＤに接続され、基準電圧（一定電圧）Ｖｒｅｆをゲートで受けるｎＭＯＳトランジスタを有している。 これにより、トランジスタＭ１のゲートには、抵抗Ｒ０を介して所定の電圧が印加される。 その他の構成は、図３と同じである。 以上、第１１の実施形態においても、上述した第１および第２の実施形態と同様の効果を得ることができる。

なお、上述した第１の実施形態では、低雑音増幅器ＬＮＡ１の出力端子ＯＵＴから出力される増幅信号ＳＩＧの信号強度に応じて、制御信号ＣＮＴ１−２を生成する例について述べた。 本発明はかかる実施形態に限定されるものではない。 例えば、低雑音増幅器ＬＮＡ１の出力に接続される回路から出力される信号レベルに応じて、制御信号ＣＮＴ１−２を生成してもよい。 例えば、Ａ／Ｄ変換器ＡＤＣの出力信号（デジタル信号）を用いることで、制御回路ＩＣＮＴを簡易なデジタル回路で構成できる。

上述した第４および第５の実施形態では、エンハンスメント型のｎＭＯＳトランジスタＭ１を用いて低雑音増幅器ＬＮＡ４、ＬＮＡ５を形成する例について述べた。 本発明はかかる実施形態に限定されるものではない。 例えば、デプレッション型のｎＭＯＳトランジスタを用いる場合、図５及び図６に示した回路から電源ＰＳ１および容量ＣＡ、ＣＢを取り除くことで、低雑音増幅器を構成できる。

上述した第４および第５の実施形態では、可変抵抗回路ＶＲ１および可変コンダクタンス回路ＶＬ１に容量ＣＢを接続する例について述べた。 本発明はかかる実施形態に限定されるものではない。 例えば、図１７および図１８に示すように、可変抵抗回路ＶＲ１および可変コンダクタンス回路ＶＬ１のスイッチを電源ＰＳ１に接続してもよい。 この場合、容量ＣＡの作用により作られるインピーダンスは、このインピーダンスを見えなくするために、抵抗ＲおよびインダクタＬの作用により作られるインピーダンスに対して十分小さく設計される。 すなわち、容量ＣＡの容量値は、十分に大きい。 図１７および図１８に示した構成から、電源ＰＳ１および容量ＣＢを取り除くことで、上述したデプレッション型のｎＭＯＳトランジスタを用いる低雑音増幅器にも適用可能である。

上述した第６−第９の実施形態では、低雑音増幅器の入力端子ＩＮと接地との間に可変抵抗回路ＶＲ３（第３可変インピーダンス回路）を付加する例について述べた。 本発明はかかる実施形態に限定されるものではない。 例えば、図１９に示すように、図３に示した可変容量回路ＶＣ１を用いて第３可変インピーダンス回路を構成してもよい。 図２０に示すように、図４に示した可変容量回路ＶＣ３を用いて第３可変インピーダンス回路を構成してもよい。 あるいは、図２１に示すように、図６に示した可変コンダクタンス回路ＶＬ１を用いて第３可変インピーダンス回路を構成してもよい。 このように、第１−第３可変インピーダンス回路は、可変容量回路、可変抵抗回路、可変コンダクタンス回路のいずれかを用いて構成可能である。

上述した第３、第７の実施形態では、可変な制御電圧ＶＣＮＴ１−２を用いて、可変容量回路ＶＣ３−４のインピーダンスを連続的に変化させる例について述べた。 本発明はかかる実施形態に限定されるものではない。 例えば、所定の刻みで変化する制御電圧を用いて可変容量回路ＶＣ３−４のインピーダンスを段階的に変化させてもよい。

上述した第１０の実施形態では、本発明をカスコード型増幅器に適用する例について述べた。 本発明はかかる実施形態に限定されるものではない。 例えば、図３−図７、図１２−図１４の低雑音増幅器ＬＮＡ２−ＬＮＡ９に図１５に示したトランジスタＭ２を追加して、カスコード型増幅器として構成してもよい。

上述した第３−第１０の実施形態では、電圧源ＰＳ１を利用してトランジスタＭ１のゲートに電圧を印加する例について述べた。 本発明はかかる実施形態に限定されるものではない。 例えば、第１１の実施形態の電流源ＣＳを利用してトランジスタＭ１のゲートに電圧を印加してもよい。

以上の実施形態に関して、さらに以下の付記を開示する。
（付記１）
ソースが入力端子に接続され、ドレインが出力端子に接続された第１トランジスタと、
前記第１トランジスタのゲートと接地との間に配置され、第１制御信号に応じてインピーダンスが変更される第１可変インピーダンス回路と、
前記第１トランジスタのゲートとソースの間に配置され、第２制御信号に応じてインピーダンスが変更される第２可変インピーダンス回路と、
前記第１トランジスタのゲートと電源との間に配置されたインピーダンス回路とを備えていることを特徴とする低雑音増幅器。
（付記２）
付記１記載の低雑音増幅器において、
前記第１および第２制御信号を、前記出力端子に出力される増幅信号の信号強度に応じて生成する制御回路を備えていることを特徴とする低雑音増幅器。
（付記３）
付記１記載の低雑音増幅器において、
前記第１および第２可変インピーダンス回路の少なくとも一方は、可変容量回路であることを特徴とする低雑音増幅器。
（付記４）
付記３記載の低雑音増幅器において、
前記可変容量回路は、
並列に接続された複数の容量と、
前記容量にそれぞれ直列に接続された複数のスイッチとを備えていることを特徴とする低雑音増幅器。
（付記５）
付記３記載の低雑音増幅器において、
前記可変容量回路は、
直列に接続された可変容量および容量値が固定の固定容量と、
前記可変容量および前記固定容量の接続ノードに接続され、可変の電圧を受ける電圧入力端子とを備えていることを特徴とする低雑音増幅器。
（付記６）
付記５記載の低雑音増幅器において、
前記可変の電圧を、前記出力端子に出力される増幅信号の信号強度に応じて生成する制御回路を備えていることを特徴とする低雑音増幅器。
（付記７）
付記１記載の低雑音増幅器において、
前記第１および第２可変インピーダンス回路の少なくとも一方は、可変抵抗回路であることを特徴とする低雑音増幅器。
（付記８）
付記７記載の低雑音増幅器において、
前記可変抵抗回路は、
並列に接続された複数の抵抗と、
前記抵抗にそれぞれ直列に接続された複数のスイッチとを備えていることを特徴とする低雑音増幅器。
（付記９）
付記１記載の低雑音増幅器において、
前記第１および第２可変インピーダンス回路の少なくとも一方は、可変インダクタンス回路であることを特徴とする低雑音増幅器。
（付記１０）
付記９記載の低雑音増幅器において、
前記可変インダクタンス回路は、
並列に接続された複数のインダクタと、
前記インダクタにそれぞれ直列に接続された複数のスイッチとを備えていることを特徴とする低雑音増幅器。
（付記１１）
付記１記載の低雑音増幅器において、
前記第１トランジスタのソースと接地との間に配置され、第３制御信号に応じてインピーダンスが変更される第３可変インピーダンス回路を備えていることを特徴とする低雑音増幅器。
（付記１２）
付記１１記載の低雑音増幅器において、
前記第３制御信号を、前記出力端子に出力される増幅信号の信号強度に応じて生成する制御回路を備え、
前記制御回路は、前記第１および第２可変インピーダンス回路の総インピーダンスが増加するときに、前記第３可変インピーダンス回路のインピーダンスを前記総インピーダンスの変化値と同じ値だけ増加させるために、前記第３制御信号を生成することを特徴とする低雑音増幅器。
（付記１３）
付記１１記載の低雑音増幅器において、
前記第３可変インピーダンス回路は、可変容量回路であることを特徴とする低雑音増幅器。
（付記１４）
付記１３記載の低雑音増幅器において、
前記可変容量回路は、
並列に接続された複数の容量と、
前記容量にそれぞれ直列に接続された複数のスイッチとを備えていることを特徴とする低雑音増幅器。
（付記１５）
付記１３記載の低雑音増幅器において、
前記可変容量回路は、
直列に接続された可変容量および容量値が固定の固定容量と、
前記可変容量および前記固定容量の接続ノードに接続され、可変の電圧を受ける電圧入力端子とを備えていることを特徴とする低雑音増幅器。
（付記１６）
付記１５記載の低雑音増幅器において、
前記可変の電圧を、前記出力端子に出力される増幅信号の信号強度に応じて生成する制御回路を備えていることを特徴とする低雑音増幅器。
（付記１７）
付記１１記載の低雑音増幅器において、
前記第３可変インピーダンス回路は、可変抵抗回路であることを特徴とする低雑音増幅器。
（付記１８）
付記１１記載の低雑音増幅器において、
前記第３可変インピーダンス回路は、可変インダクタンス回路であることを特徴とする低雑音増幅器。
（付記１９）
付記１記載の低雑音増幅器において、
前記第１トランジスタのドレインと前記出力端子との間に配置され、ゲートが第２電圧源および第２電流源のいずれかに接続された第２トランジスタを備えていることを特徴とする低雑音増幅器。

以上、本発明について詳細に説明してきたが、上記の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。 本発明を逸脱しない範囲で変形可能であることは明らかである。

本発明は、無線受信機等に用いられる低雑音増幅器に適用できる。

本発明の低雑音増幅器の第１の実施形態を示すブロック図である。

図１に示した低雑音増幅器が搭載された無線受信機を示すブロック図である。

本発明の低雑音増幅器の第２の実施形態を示す回路図である。

本発明の低雑音増幅器の第４の実施形態を示す回路図である。

本発明の低雑音増幅器の第４の実施形態を示す回路図である。

本発明の低雑音増幅器の第５の実施形態を示す回路図である。

本発明の低雑音増幅器の第６の実施形態を示す回路図である。

図７に示した低雑音増幅器のインピーダンスの補正例を示す説明図である。

図８の状態１に対応するスイッチの状態を示す回路図である。

図８の状態２に対応するスイッチの状態を示す回路図である。

図８の状態３に対応するスイッチの状態を示す回路図である。

本発明の低雑音増幅器の第７の実施形態を示す回路図である。

本発明の低雑音増幅器の第８の実施形態を示す回路図である。

本発明の低雑音増幅器の第９の実施形態を示す回路図である。

本発明の低雑音増幅器の第１０の実施形態を示すブロック図である。

本発明の低雑音増幅器の第１１の実施形態を示す回路図である。

図５に示した低雑音増幅器の変形例を示す回路図である。

図６に示した低雑音増幅器の変形例を示す回路図である。

第３可変インピーダンス回路の別の例を示す回路図である。

第３可変インピーダンス回路の別の例を示す回路図である。

第３可変インピーダンス回路の別の例を示す回路図である。