多路Doherty放大器 |
|||||||
| 申请号 | CN201110441789.0 | 申请日 | 2011-12-26 | 公开(公告)号 | CN103178786A | 公开(公告)日 | 2013-06-26 |
| 申请人 | 瑞典爱立信有限公司; | 发明人 | 刘林盛; | ||||
| 摘要 | 本 发明 提供了一种多路Doherty 放大器 ，包括：放大器输入；放大器输出；主放大器，主放大器的输入与放大器输入相连；至少第一峰值放大器和第二峰值放大器，其中，第一峰值放大器的输入与放大器输入或主放大器的输出相连，第二峰值放大器的输入与放大器输入、主放大器的输出或第一峰值放大器的输出相连；第一阻抗变换器，连接在主放大器的输出与放大器输出之间；第二阻抗变换器，连接在第一峰值放大器的输出和第二峰值放大器的输出之间；第三阻抗变换器，连接在第二峰值放大器的输出与放大器输出之间。 | ||||||
| 权利要求 | 1.一种多路Doherty放大器，包括： |
||||||
| 说明书全文 | 多路Doherty放大器技术领域背景技术[0002] 在现代无线通信系统中，如宽带码分多址(WCDMA)和正交频分复用(OFDM)系统，需要高效功率放大器来适应第三代(3G)和第四代(4G)通信标准的要求。这些新标准在受限的频带内提供更多更高级的数据服务，并利用具有较高峰均功率比(PAPR)的信号。因此，使用这种信号的基站放大器在大部分时间工作在远低于其设计峰值功率的功率水平。因此，对于这种信号，传统的AB类放大器不是理想候选，因为传统AB类放大器在低于峰值功率操作时效率严重恶化。为了避免这种效率恶化，已经提出了具有改进效率的多种放大器结构。 [0003] W.H.Doherty[1]于1936年提出的Doherty功率放大器(DPA)结构是一种公知技术，提供了提高发射机效率(尤其对于具有高PAPR(典型地从6至12dB)的信号协议)的潜力。尽管DPA具有显著的效率优势，但是在完整的发射机设计中，一般需要某种形式的校正或线性增强(如数字预失真)来辅助DPA。 [0004] DPA配置的吸引力在于其利用具有简单结构的熟知的放大器设计，在较大的输入信号范围上保持明显较高的效率。利用最新的晶体管技术增强了DPA结构，这在现有技术文献中已有充分描述。针对高PAPR信号，DPA可以配置为2路、3路或多路组合。 [0005] 如图1所示，原始DPA结构包含两个放大器。一般而言，DPA具有以下结构：使用四分之一波长阻抗变换器(λ/4传输线)将主放大器(载波放大器)和峰值放大器的输出端并联连接。此外，通过以下方法来驱动DPA工作：随着功率电平的增加，增加从峰值放大器提供给DPA的负载的电流量，从而使得峰值放大器调制主放大器的负载阻抗，以提高DPA的效率。图1所示的DPA结构还包括输入功率分配器，用于将输入功率按照固定的比例分配给主放大器和峰值放大器。例如，可以使用无源支线混合器、环形混合器、Wilkinson功率分配器等等，作为输入功率分配器。输入功率分配器可以是正交或同相分配器。 [0006] 图2中示出了针对移动手持设备开发的紧凑“串联式”DPA[2]，[3]，这种DPA省去了体积大且有损耗的输入功率分配器/耦合器。与经典“并联”连接的DPA不同，在图2所示的DPA结构中，主放大器和峰值放大器串联布置，利用阻抗变换器(λ/4传输线)将主放大器的输出和峰值放大器的输出相连。利用峰值放大器与主放大器之间简单的相位延迟以及输入阻抗匹配电路来取代输入功率分配器，从而不需要输入功率耦合器，便于高集成度(如单片微波集成电路(MMIC))[4]和电路小型化。 [0007] 此外，串联式DPA实现了直接输入功率分配技术[5]-[7]，以提高效率和线性度。实际上，在经典DPA中，峰值放大器的较低增益导致难以实现正确的复杂调制。因此，主放大器和峰值放大器均不能产生相应输出功率，导致性能恶化。为了克服这一问题，Kim等人[8]在DPA输入处使用不均等功率分配器，以回退(back-off)功率电平处的较低增益和效率为代价来增强峰值放大器输出功率，从而获得较好的负载调制。另一种常用方法涉及自适应偏置控制[9]，然而这种方法需要额外的复杂电路，增加了尺寸和成本。 [0008] 可以通过依赖于功率的动态输入功率分配来有效驱动主放大器和峰值放大器，从而减轻上述问题。这种方法依赖于峰值放大器的输入阻抗的非线性特性[6]。实质上，与晶体管的输出电流相似，峰值放大器的输入电容也依赖于输入驱动电平(偏置点)。因此，可以利用峰值放大器从截止到饱和区域的输入非线性来获得所谓“源调制”，源调制继而在输出处改进了主放大器和峰值放大器的负载调制。 [0009] 在DPA中，主放大器偏置在B类或AB类，峰值放大器偏置在C类。相应地，只有主放大器操作于低功率电平。随着功率电平增加，主放大器的效率增加，并达到第一最大效率点。在该功率电平，峰值放大器导通。当峰值放大器提供高效率时，达到第二最大效率点。因此，DPA具有两个最大效率点，增强了回退输出功率电平处的效率。 [0010] 在经典的对称DPA配置中，主放大器的饱和功率是最大系统输出功率的1/4。这导致与正常峰值效率功率电平相比，具有6-dB输出功率回退的效率峰值。因此，与主放大器相比，峰值功率放大器的尺寸(不对称设备)和数目(多个峰值放大器，见例如图3和图4)确定了第一最大效率点处DPA的回退输出功率电平。相应地，对于具有高PAPR(＞6dB)的调制信号的放大，可以预期改进的平均效率。 [0011] 图3示出了一种现有3路DPA结构(类型I)[12]，采用了两个相同工作状态的峰值放大器。在图3所示的3路DPA中，在DPA输入处仍采用输入功率分配器。主放大器的输出经由λ/4传输线连接至DPA输出，峰值放大器1和峰值放大器2的输出连接至DPA输出。图4示出了图3的DPA结构扩展至N路(N-1个相同工作状态的峰值放大器)的情况。 [0012] 图5和图7示出了另外两种3路DPA结构[10]，这两种3路DPA在回退区域具有三个最大效率点，并且两个峰值放大器具有不同的工作状态，从而提高了DPA的效率。图6示出了图5的DPA结构扩展至N路的情况。图5的DPA结构[13](类型II)可以被视为一个DPA(由图5中的主放大器和峰值放大器1构成)用作主放大器与另一峰值放大器(图5中的峰值放大器2)的并联组合。峰值放大器1初始对主放大器的负载进行调制，峰值放大器2以更高的功率对前一级Doherty放大器的负载进行调制。图7的DPA结构[11](类型III)可以被视为一个DPA用作峰值放大器(由图7中的峰值放大器1和峰值放大器2构成)与一个主放大器(图5中的主放大器)的并联组合。这两种结构都使用3个放大器单元，但是两个峰值放大器1和2依次导通而不是如类型I DPA(图3)中那样同时导通。因此，形成3个峰值效率点：两个导通点和峰值功率点。 [0013] 然而，类型II 3路DPA不能提供对主放大器的充分负载调制。相应地，在仅主放大器工作的低输出功率区域的增益低于DPA在峰值输出功率的增益。这种增益波动(表现为非线性幅度调制(AM-AM)特性)是类型II DPA的重大问题。然而，可以使用具有相同峰值包络功率的相同功率放大器来设计类型III DPA。在整个动态范围内对主放大器的负载阻抗进行调制。因此，类型III DPA理论上提供了针对所有输入功率电平的均匀增益。此外，对于类型II 3路DPA，需要具有恒定电流的主放大器的饱和操作来得到正确的输出功率合并。这种高饱和条件可能破坏设备操作。这是类型II DPA的另一问题。相反，类型III DPA不具有这些问题，因此是优选的。 [0014] 对于串联式DPA，如图8和图9所示，可以扩展至3路和N路DPA[3]。图8和图9所示的DPA可以被视为3路(图5)和N路(图6)类型IIDPA的串联配置的等价电路。 [0015] 对于PAPR＞6dB的情况，3路或N路DPA配置是优选的，以实现较高的平均效率。然而，现有并联连接的3路DPA的方案的具有以下缺点： [0016] 类型I DPA：只有两个峰值效率点(与2路非对称DPA即不同尺寸的主放大器和峰值放大器的DPA类似)；在中间输出功率电平不能维持高效率；以及需要输入功率分配器，[0017] 类型II DPA：不均匀功率增益；主放大器的负载调制不足；具有恒定电流的主放大器的高饱和操作；以及需要输入功率分配器， [0018] 类型III DPA：需要输入功率分配器。 [0019] 可见，现有并联式DPA在输入电路中需要输入功率分配器/耦合器，这增大了电路尺寸和损耗。以3路DPA为例，图10示出了输入功率功率耦合器按照1∶1∶1的功率分配比的多种设计电路示例，将输入信号按相应的比例分配给主放大器和两个峰值放大器。对于N路DPA，要使用更加复杂的功率耦合器电路。 [0020] 相反，如图8和图9所示，现有3路和N路串联式DPA不需要体积较大的输入功率分配器，得到增强的线性度和较高的集成度。然而，尽管在3路串联式DPA中可以避免主放大器的高饱和操作，但是仍具有与并联式类型II DPA类似的问题，如不均匀功率增益；主放大器的负载调制不足等等。 发明内容[0021] 本发明的目的是提供一种改进的多路(3路或N路)Doherty放大器，以解决上述现有技术中存在的至少一些问题。 [0022] 根据本发明的方案，提供了一种多路Doherty放大器，包括：放大器输入；放大器输出；主放大器，主放大器的输入与放大器输入相连；至少第一峰值放大器和第二峰值放大器，其中，第一峰值放大器的输入与放大器输入或主放大器的输出相连，第二峰值放大器的输入与放大器输入、主放大器的输出或第一峰值放大器的输出相连；第一阻抗变换器，连接在主放大器的输出与放大器输出之间；第二阻抗变换器，连接在第一峰值放大器的输出和第二峰值放大器的输出之间；第三阻抗变换器，连接在第二峰值放大器的输出与放大器输出之间。 [0023] 根据本发明的另一方案，提供了一种多路Doherty放大器，包括：放大器输入；放大器输出；主放大器，主放大器的输入与放大器输入相连；第1至第N峰值放大器，N为大于2的整数；其中，第1峰值放大器的输入与放大器输入或主放大器的输出相连，对于整数2≤n≤N，第n峰值放大器的输入与放大器输入、主放大器的输出或第1至第n-1峰值放大器的输出之一相连；第1至第2N-1阻抗变换器；其中，第1阻抗变换器连接在主放大器的输出与放大器输出之间；第2阻抗变换器的一端连接至第1峰值放大器的输出，第2阻抗变换器的另一端连接至第3阻抗变换器的一端，第3阻抗变换器的另一端连接至放大器输出； 对于整数2≤m≤N-1，第2m阻抗变换器的一端连接至第m峰值放大器的输出，第2m+1阻抗变换器的另一端连接至第2m阻抗变换器的一端，第2m+1阻抗变换器的另一端连接至第 2m-2阻抗变换器与第2m-1阻抗变换器的连接点处；其中，第N峰值放大器的输出连接至第 2N-2阻抗变换器与第2N-1阻抗变换器的连接点处。 [0024] 本发明还提供了一种设备，包括根据上述方案的多路Doherty放大器。所述设备可以是基站或者用户设备。 [0025] 根据本发明实施例的多路Doherty放大器兼具上述类型III并联式DPA和串联式DPA的优点，利用主放大器和峰值放大器的上述连接方式，不需要输入功率分配器，具有较小的电路尺寸和较低的成本，特别适用于低功耗和高集成度的应用(例如手机功率放大器)。此外，在整个动态范围内对主放大器的负载阻抗进行调制，实现了均匀的功率增益。另外，由于使用具有相同峰值包络功率的相同设备来设计，根据本发明实施例的多路Doherty放大器实现了更好的可再现性和稳定性。此外，还可以采用自适应动态输入功率分配技术来提供正确的依赖于功率的功率划分比，以改进主放大器和峰值放大器的负载调制，从而提高线性度和效率。与用于负载调制的放大器的非线性输出电流相似，利用峰值放大器的输入阻抗的非线性来实现“源调制”。附图说明 [0026] 通过下面结合附图说明本发明的优选实施例，将使本发明的上述及其它目的、特征和优点更加清楚，其中： [0027] 图1是经典2路并联式DPA的示意图； [0028] 图2是传统2路串联式DPA的示意图； [0029] 图3是现有技术3路类型I DPA的示意图； [0030] 图4是现有技术N路类型I DPA的示意图； [0031] 图5是现有技术3路类型II DPA的示意图； [0032] 图6是现有技术N路类型II DPA的示意图； [0033] 图7是现有技术3路类型III DPA的示意图； [0034] 图8是现有技术3路串联式DPA的示意图； [0035] 图9是现有技术N路串联式DPA的示意图； [0036] 图10是用于3路DPA的输入功率耦合器电路的示意图； [0037] 图11A和11B分别是非线性场效应晶体管的简化等效电路图及其非线性输入电容(Cgs)和输出电流(Ids)特性的示意图； [0038] 图12是根据本发明实施例的3路DPA的示意图； [0039] 图13至17示出了根据本发明实施例的3路DPA的示例实现； [0040] 图18是根据本发明实施例的多路(N+1路)DPA的示意图； [0041] 图19是根据本发明实施例的另一多路(N+1路)DPA的示意图； 具体实施方式[0044] 下面参照附图对本发明的优选实施例进行详细说明，在描述过程中省略了对于本发明来说是不必要的细节和功能，以防止对本发明的理解造成混淆。 [0045] 首先参照图11A和11B来讨论功率晶体管中的非线性特性。图11A中的大信号功率晶体管简化等效电路图示出了放大器的主要非线性部分。以场效应晶体管(FET)(如Si LDMOSFET和GaN HEMT)为例，其主要固有非线性来自依赖于偏置的I-V(电流-电压)和Q-V(电量-电压)关系[14]。可以利用简单经验双曲正切表达式(Angelov模型[15]、Fager-Statz模型[16])来表示非线性输入电容(Cgs)和输出电流(Ids)的特性。 [0046] 图11B示出了晶体管/放大器的非线性输入电容(Cgs)和输出电流(Ids)特性。可以看到，从截止区域至饱和区域，放大器的输入和输出具有相似的特性，都是从截止区的最小值，随着输入信号电平(幅度)的增大，经过转换区最终达到饱和区的最大值。与阻抗变换器(λ/4传输线)相对应，DPA输出功率已经充分利用了输出部分的非线性电流Ids； 而峰值放大器初始偏置于截止(C类)。类似地，也可以对如输入部分的随输入信号功率变化的非线性电容Cgs进行控制，以进行自适应直接功率划分，而无需任何附加功率耦合器[3]-[7]。 [0047] 图12示出了根据本发明实施例的3路DPA。图12所示的DPA包括：放大器输入；放大器输出；主放大器(主)，主放大器的输入与放大器输入相连；第一峰值放大器(峰1)和第二峰值放大器(峰2)，其中，第一峰值放大器的输入与主放大器的输出相连，第二峰值放大器的输入与第一峰值放大器的输出相连；第一阻抗变换器Zo1，连接在主放大器的输出与放大器输出之间；第二阻抗变换器Zo2，连接在第一峰值放大器的输出和第二峰值放大器的输出之间；第三阻抗变换器Zo3，连接在第二峰值放大器的输出与放大器输出之间。在实施例中，第一、第二和第三阻抗变换器可以是1/4波长的奇数倍的传输线，并具有90°的奇数倍的相移。本领域技术人员可以理解，所示出的第一至第三阻抗变换器的具体传输线实现及其相移的具体数值仅是示例，只要该阻抗变换器能够满足DPA中阻抗变换的目的。 [0048] 图12所示的3路DPA还可以包括：第一阻抗匹配器IMN0，主放大器的输入经由所述第一阻抗匹配器与放大器输入相连；第二阻抗匹配器IMN1，第一峰值放大器的输入经由所述第二阻抗匹配器与放大器输入或主放大器的输出相连；第三阻抗匹配器IMN1，第二峰值放大器的输入经由所述第三阻抗匹配器与放大器输入、主放大器的输出或第一峰值放大器的输出相连。本领域技术人员可以认识到，本发明实施例的3路DPA的实现并不依赖于上述阻抗匹配器的具体配置，而是只要能够将放大器的输入非线性阻抗从晶体管输入端匹配到上一级放大器输出端，以变换得到合适的阻抗值，使得上一级放大器的输出功率随着信号电平(幅度)的变化耦合相对应的一部分以驱动下一级放大器的正常工作。特别地，由于主放大器作为DPA的第一级，其输入阻抗匹配器IMN0的作用是匹配到信号源输入端的阻抗值。 [0049] 在实施例中，第一、第二和第三阻抗匹配器的阻抗是根据主放大器、第一峰值放大器和第二峰值放大器的非线性特性来设计的。针对不同放大器的输入非线性阻抗及其上一级放大器的输出特性，需要对阻抗匹配器进行不同的设计，以变换得到在上一级放大器的输出功率自适应分配端能够实现DPA最佳性能的与不同信号功率相对应的非线性阻抗值。 [0050] 图12所示的3路DPA还包括：第一相位补偿器PC0，主放大器的输入经由所述第一相位补偿器与放大器输入相连；第二相位补偿器PC1，第一峰值放大器的输入经由所述第二相位补偿器与放大器输入或主放大器的输出相连；第三相位补偿器PC2，第二峰值放大器的输入经由所述第三相位补偿器与放大器输入、主放大器的输出或第一峰值放大器的输出相连；其中，第一、第二和第三相位补偿器的相移被设计为对第一、第二和第三阻抗变换器的相移进行补偿，使得从放大器输入处输入的信号经过所述多路Doherty放大器的任一支路之后在放大器输出处相位相等。这里，通过所设计的峰值放大器的输入阻抗匹配器和相位补偿器的共同作用，将峰值晶体管(放大器)的非线性阻抗从晶体管输入端变换到前一级放大器的输出端平面，以得到所期望的非线性匹配阻抗值，使得前一级放大器的输出功率的一小部分在合适的DPA的回退功率范围内被耦合到该峰值放大器的输入，并使得峰值放大器导通并正常工作，从而实现DPA的输出阻抗调制特性，以提高DPA的效率。 [0051] 以下结合图13至17来描述图12所示的实施例和3路DPA的其他备选实施例的具体实现。本领域技术人员可以理解，以下描述的具体数值，如阻抗变换器、阻抗匹配器、相位补偿器的相移，仅仅是示意性的，在不脱离本发明的范围内，可以对具体数值做出修改。 [0052] 对于无线基站(RBS)应用，通常使用1/4波长(90°)传输线来实现阻抗变换器。图13示出了图12所示DPA结构的一种具体实现。例如，如图13所示，第一阻抗变换器Zo1具有270°的相移，第二阻抗变换器Zo2和第三阻抗变换器Zo3均具有90°的相移。此外，未示出第一相位补偿器PC0(即，相移为0°)，第二相位补偿器PC1的相移和第三相位补偿器PC2的相移均为90°。从放大器输入处输入的信号经过3路DPA的任一支路之后在放大器输出处相位相等(相移均为270°)。相应峰值阻抗匹配器IMN1、IMN2与相位补偿器PC1、PC2的配置使得每个峰值放大器的输入非线性阻抗从该放大器输入端变换到上一级放大器的输出端，以实现自适应的直接功率分配，从而驱动C类偏置的峰值放大器与主放大器在DPA的输出端功率合并。 [0053] 通过直接功率分配技术，可以将串联式DPA与并联式DPA相结合。图14示出了3路DPA的备选实现。在图14所示的实施例中，第一峰值放大器(峰1)的输入与主放大器(主)的输出相连，第二峰值放大器(峰2)的输入与主放大器(主)的输出相连。第一阻抗变换器Zo1具有270°的相移，第二阻抗变换器Zo2和第三阻抗变换器Zo3均具有90°的相移。此外，未示出第一相位补偿器PC0(即，相移为0°)，第二相位补偿器PC1的相移为90°，第三相位补偿器PC2的相移为180°。从放大器输入处输入的信号经过3路DPA的任一支路之后在放大器输出处相位相等(相移均为270°)。随着输入信号功率的增加，根据3路DPA的工作原理，第一峰值放大器将先于第二峰值放大器被导通。所以，主放大器的输出信号的一部分会通过IMN1和IMN2的不同设计首先被耦合至第一峰值放大器的输入端，并使得第一峰值放大器导通并与主放大器在DPA的输出端功率合并。接着，随着信号功率的增加，通过IMN1和IMN2的阻抗变换效果，在耦合所需的第一峰值放大器输入功率的同时，主放大器的输出信号的一部分也会被耦合至第二峰值放大器的输入端，并驱动第二峰值放大器与主放大器以及第一峰值放大器在DPA的输出端功率合并，实现3路DPA的工作。 [0054] 图15示出了3路DPA的另一备选实现。在图15所示的实施例中，第一峰值放大器(峰1)的输入与放大器输入相连，第二峰值放大器(峰2)的输入与主放大器(主)的输出相连。第一阻抗变换器Zo1、第二阻抗变换器Zo2和第三阻抗变换器Zo3均具有90°的相移。此外，第一相位补偿器PC0的相移为90°，未示出第二相位补偿器PC1和第三相位补偿器PC2(即，相移均为0°)。从放大器输入处输入的信号经过3路DPA的任一支路之后在放大器输出处相位相等(相移均为180°)。由于此时主放大器和第一峰值放大器在输入端是并联的形式，第一峰值放大器的输入阻抗匹配器IMN1的设计是使得它的输入非线性阻抗从第一峰值放大器输入端变换到信号源输入端，以实现自适应的直接功率分配。第二峰值放大器的输入阻抗匹配器IMN2的设计是使得它的输入非线性阻抗从第二峰值放大器输入端变换到主放大器的输出端，以实现自适应的直接功率分配。此外，与现有技术的并联类型II DPA和类型III DPA相比，图15所示的DPA配置仅采用4个1/4波长(90°)传输线来进行输入相位补偿和输出阻抗调制。由于1/4波长(90°)传输线通常尺寸较大，因此图15所示的DPA配置尤其具有电路小型化和低成本的优点。 [0055] 图16示出了3路DPA的另一备选实现。在图16所示的实施例中，第一峰值放大器(峰1)的输入与放大器输入相连，第二峰值放大器(峰2)的输入与第一峰值放大器(峰1)的输出相连。第一阻抗变换器Zo1、第二阻抗变换器Zo2和第三阻抗变换器Zo3均具有90°的相移。此外，第一相位补偿器PC0的相移和第三相位补偿器PC2的相移均为90°，未示出第二相位补偿器PC1(即，相移为0°)。从放大器输入处输入的信号经过3路DPA的任一支路之后在放大器输出处相位相等(相移均为180°)。由于此时主放大器和第一峰值放大器在输入端是并联的形式，第一峰值放大器的输入阻抗匹配器IMN1的设计是使得它的输入非线性阻抗从第二峰值放大器输入端变换到信号源输入端，以实现自适应的直接功率分配。第二峰值放大器的输入阻抗匹配器IMN2的设计是使得它的输入非线性阻抗从第二峰值放大器输入端变换到第一峰值放大器的输出端，以实现自适应的直接功率分配。 [0056] 图17示出了3路DPA的另一备选实现。在图17所示的实施例中，第一峰值放大器(峰1)的输入与主放大器(主)的输出相连，第二峰值放大器(峰2)的输入与放大器输入相连。第一阻抗变换器Zo1具有270°的相移，第二阻抗变换器Zo2和第三阻抗变换器Zo3均具有90°的相移。此外，未示出第一相位补偿器PC0(即，相移为0°)，第二相位补偿器PC1的相移为90°，第三相位补偿器PC2的相移为180°。。从放大器输入处输入的信号经过3路DPA的任一支路之后在放大器输出处相位相等(相移均为270°)。由于此时主放大器和第二峰值放大器在输入端是并联的形式，第二峰值放大器的输入阻抗匹配器IMN2的设计是使得它的输入非线性阻抗从第二峰值放大器输入端变换到信号源输入端，以实现自适应的直接功率分配。第一峰值放大器的输入阻抗匹配器IMN1的设计是使得它的输入非线性阻抗从第一峰值放大器输入端变换到主放大器的输出端，以实现自适应的直接功率分配。 [0057] 对于上述备选3路DPA配置，使用直接功率分配的基本原理相同。可以在主放大器和/或峰值放大器的输入或输出处获得自适应的动态功率分配。 [0058] 此外，还可以利用集总元件(电感和电容)来进行相位补偿和阻抗匹配/变换[3]，[11]，从而实现本发明的DPA结构。 [0059] 以下描述根据本发明的多路(＞3路)DPA的实施例。图18示出了根据本发明实施例的多路DPA的示意图。图18所示的多路Doherty放大器包括：放大器输入；放大器输出；主放大器，主放大器的输入与放大器输入相连；第1至第N峰值放大器，N为大于2的整数；其中，第1峰值放大器的输入与主放大器的输出相连，对于整数2≤n≤N，第n峰值放大器的输入与放大器输入、主放大器的输出或第1至第n-1峰值放大器的输出之一相连；第1至第2N-1阻抗变换器；其中，第1阻抗变换器连接在主放大器的输出与放大器输出之间； 第2阻抗变换器的一端连接至第1峰值放大器的输出，第2阻抗变换器的另一端连接至第 3阻抗变换器的一端，第3阻抗变换器的另一端连接至放大器输出；对于整数2≤m≤N-1，第2m阻抗变换器的一端连接至第m峰值放大器的输出，第2m+1阻抗变换器的另一端连接至第2m阻抗变换器的一端，第2m+1阻抗变换器的另一端连接至第2m-2阻抗变换器与第 2m-1阻抗变换器的连接点处；其中，第N峰值放大器的输出连接至第2N-2阻抗变换器与第 2N-1阻抗变换器的连接点处。 [0060] 图19示出了根据本发明实施例的另一多路DPA的示意图。图19所示的实施例中的输出网络部分(即阻抗变换器的配置)与图18所示的实施例相同。在图19中，第1至第N峰值放大器的输入与放大器输入与放大器输入相连。 [0061] 如图18和图19所示，在本发明的多路DPA中，第1至第2N-1阻抗变换器是1/4波长的奇数倍的传输线，并具有90°的奇数倍的相移。 [0062] 根据实施例，根据本发明的多路DPA还包括：第1至第N+1阻抗匹配器(IMN0至IMN N)，其中，主放大器的输入经由第1阻抗匹配器IMN0与放大器输入相连。例如，在图18所示的DPA结构中，第1峰值放大器的输入经由第2阻抗匹配器IMN1与主放大器的输出相连；对于整数2≤n≤N，第n峰值放大器的输入经由第n+1阻抗匹配器与第n-1峰值放大器的输出相连。备选地，在图19所示的DPA结构中，第1至第N-1峰值放大器的输入分别经由第2至第N阻抗匹配器IMN1至IMNN-1与放大器输入相连，第N峰值放大器的输入经由第N+1阻抗匹配器IMN N与第N-1峰值放大器的输出相连。在本发明的其他实施例中，对于整数2≤n≤N，第n峰值放大器的输入可以经由第n+1阻抗匹配器与放大器输入、主放大器的输出或第1至第n-1峰值放大器的输出之一相连。 [0063] 根据实施例，第1至第N+1阻抗匹配器IMN1至IMN N的阻抗是根据主放大器、第1峰值放大器至第N峰值放大器的非线性特性来设计的。具体地，每一个放大器的输入阻抗变换器的设计是利用并根据它所对应的放大器的输入非线性特性、同一级放大器的工作状态及其输入信号特性、以及上一级放大器的工作状态及其输出信号特性共同决定的。如上所述，可以认识到，本发明的多路DPA不依赖于输入阻抗变换器的任何具体设计。 [0064] 在实施例中，根据本发明的多路DPA还包括：第1至第N+1相位补偿器PC0至PCN，其中，主放大器的输入经由所述第1相位补偿器与放大器输入相连。例如，在图18所示的DPA结构中，第1峰值放大器的输入经由第2相位补偿器PC1与主放大器的输出相连；对于整数2≤n≤N，第n峰值放大器的输入经由第n+1相位补偿器与第n-1峰值放大器的输出相连。备选地，在图19所示的DPA结构中，第1至第N-1峰值放大器的输入分别经由第2至第N相位补偿器PC1至PC N-1与放大器输入相连；第N峰值放大器的输入经由第N+1相位补偿器与第N-1峰值放大器的输出相连。在本发明的其他实施例中，对于整数2≤n≤N，第n峰值放大器的输入可以经由第n+1相位补偿器与放大器输入、主放大器的输出或第1至第n-1峰值放大器的输出之一相连。根据本发明的实施例，第1至第N+1相位补偿器的相移被设计为对第1至第2N-1阻抗变换器的相移进行补偿，使得从放大器输入处输入的信号经过所述多路Doherty放大器的任一支路之后在放大器输出处相位相等。 [0065] 使用连续波(CW)信号对本发明的上述3路DPA结构的不同实现进行仿真及验证。其中三个放大器(晶体管)的非线性模型采用图11A的同样的简化等效电路经验模型。图 20是图13至15所示的3路DPA的连续波功率扫描仿真结果。可以看到，在功率回退区域内，存在三个最大效率点，从而验证了上述的不需要输入功率分配器的3路DPA的工作特性。图21和22给出了图13所示的3路DPA的漏极电流和电压幅度的仿真结果。可以看到，第一峰值放大器和第二峰值放大器是依次被开启的，并且与主放大器在DPA最大输出功率处同时达到饱和。此外，主放大器的输出负载阻抗在整个动态范围内进行调制，因而上述3路DPA具有平坦的功率增益特性的优点。 [0066] 至此已经结合优选实施例对本发明进行了描述。应该理解，本领域技术人员在不脱离本发明的精神和范围的情况下，可以进行各种其它的改变、替换和添加。因此，本发明的范围不局限于上述特定实施例，而应由所附权利要求所限定。 [0067] 参考文献列表 [0068] [1].W.H.Doherty，“A new high efficiency power amplifier for modulated waves，”Proc.IRE.，Sept.1936. [0069] [2].Jung et al.，A new“series-type”Doherty amplifier for miniaturization”，2005 IEEE IMS. [0070] [3].Kim et al.，“Series-type Doherty amplifier without hybrid coupler”，US patent No.7164316，Jan，2007. [0071] [4].Koo et al.，“A Linearity-Enhanced Compact Series-Type Doherty Amplifier Suitable for CDMA Handset Applications”，IEEE，2007.[0072] [5].Kang et al.，“Broadband HBT Doherty Power Amplifiers for Handset Applications”，IEEE Transactions on MTT，Sep.2010. [0073] [6].Kang et al.，“Design of Doherty Power Amplifiers for Handset Applications”，IEEE Transactions on MTT，Aug.2010. [0074] [7].Nick et al.，“Adaptive Input-Power Distribution in Doherty Power Amplifiers for Linearity and Efficiency Enhancement”，IEEE Transactions on MTT，Nov.2010. [0075] [8].Kim et al.，“Optimum operation of asymmetrical-cells-based linear Doherty power amplifiers-uneven power drive and power matching”，IEEE Transactions on MTT，May 2005. [0076] [9].Kim et al.，“Optimized Design of a Highly Efficient Three-Stage Doherty PA Using Gate Adaptation”，IEEE Transactions on MTT，Oct.2010.[0077] [10].Kim et al.，“Advanced Doherty Architecture”，IEEE microwave magazine，Aug.2010. [0078] [11].Gajadharsing et al.，“3-way Doherty amplifier with minimum output network”，International patent，PCT number：WO2009/081341，July，2009.[0079] [12].Kim et al.，“Doherty amplifier”，US patent No.6853245，Feb，2005.[0080] [13].Srirattana et al.，“Analysis and design of a high-efficiency multistage Doherty power amplifier for wireless communications”，IEEE Transactions on MTT，Mar.2005. [0081] [14].Liu et al.，“Electrothermal Large-Signal Model of III-V FETs Including Frequency Dispersion and Charge Conservation”，IEEE Transactions on MTT，Dec.2009. [0082] [15].Angelov et al.，“Extensions of the Chalmers nonlinear HEMT and MESFET model，”IEEE Transactions on MTT，Oct.1996. [0083] [16].Fager et al.，“Prediction of IMD in LDMOS transistor amplifiers using a new large-signal model，”IEEE Transactions on MTT，Dec.2002.[0084] [17].Yang et al.，“A microwave Doherty amplifier employing envelope tracking technique for high efficiency and linearity”，IEEE MWCL，Sep.2003. |
||||||
QQ群二维码
意见反馈
意见反馈