在通信系统中，发射器将信号调制到射频(RF)载波上，且经由通信信道将所述信号发射到接收器。在接收器处，低噪声放大器(LNA)通常放大所接收到的信号(其可包含所要信号、噪声和不当人为干扰(jammer))，且将经放大的信号提供给后面的接收器级以供处理。LNA通常经设计以具有低噪声系数，以在不引入过量噪声的情况下放大低电平所要信号。另一方面，当所要信号和/或人为干扰的强度较高时，需要使LNA具有良好的线性或较低的失真，使得人为干扰不会破坏所要信号。低噪声系数与良好的线性的设计目标常常是冲突的，且单个LNA设计必须常常用一者来换取另一者。
将需要自动为例如LNA等放大器确定优选操作特性，且在操作期间动态地调整所述放大器的参数以最佳地用噪声系数来换取线性。

本发明的一方面提供一种用于放大输入信号以产生输出信号的放大器，所述放大器包括：负反馈元件，其用于将输出信号耦合到输入信号以产生经修改的输入信号，所述反馈元件包括可配置阻抗；增益元件，其用于向经修改的输入信号提供增益，所述增益元件的输出耦合到输出信号；以及信号强度检测元件，其用于测量来源于输出信号的信号的电平，所述信号强度检测元件的输出耦合到反馈元件，以响应于信号强度检测元件所测量到的信号电平而控制所述可配置阻抗。
本发明的另一方面提供一种用于放大输入信号以产生输出信号的放大器，所述放大器包括：反馈元件，其用于将输出信号耦合到输入信号以产生经修改的输入信号，所述反馈元件包括可配置阻抗；增益元件，其用于向经修改的输入信号提供增益，所述增益元件的输出耦合到输出信号；以及信号强度检测元件，其用于测量来源于输入信号的信号的电平，所述信号强度检测元件的输出耦合到所述反馈元件，以响应于信号强度检测元件所测量到的信号电平而控制所述可配置阻抗。
本发明的又一方面提供一种用于放大输入信号以产生输出信号的方法，所述方法包括：经由可配置阻抗使用负反馈将输出信号耦合到输入信号，经耦合的信号产生经修改的输入信号；向经修改的输入信号提供增益；测量来源于输出信号的信号的电平；以及响应于所测量到的信号电平而控制所述可配置阻抗的阻抗。
本发明的又一方面提供一种用于放大输入信号以产生输出信号的放大器，所述放大器包括：用于用可配置阻抗将输出信号耦合到输入信号以产生经修改的输入信号的装置；用于向经修改的输入信号提供增益的装置；以及用于测量来源于输出信号的信号的电平的信号强度检测装置，所述信号强度检测装置的输出耦合到用于将输出信号耦合到输入信号的装置以控制可配置阻抗。
附图说明
图1展示LNA的常规电路拓扑。
图2展示根据本发明实施例的分路反馈具有可配置阻抗的LNA的实施例。
图3展示RSSI逻辑块202和可配置阻抗块203的实施例。
图4展示实施例，其中控制信号203a包含分别用于控制两个开关203.1和203.2的两个激活信号203a.1和203a.2。
图5描绘可配置阻抗块203的实施例，可配置阻抗块203具有分别由三个控制信号203a.1、203a.2和203a.3控制的三个开关203.1、203.2和203.3。
图6展示实施例，其中斯密特触发器202S.1实施振幅滞后以产生控制信号203a。
图6A描绘在比较器202T.1中使用时间滞后的RSSI逻辑块202的实施例。
图7描绘RSSI块201的实施例。
图8描绘RSSI块201的替代实施例。图8的实施例提供所关注的信号的频率选择性估计。
图9描绘在晶体管M1的源极处并入有串联反馈903的LNA，其中串联反馈可根据本发明的技术而配置。

图1展示LNA的常规电路拓扑。在图1中，源极电压Vs经由输入匹配耦合到晶体管M1的栅极(G)。晶体管M1的漏极(D)耦合到输出匹配和负载。所述电路经由增益元件(晶体管M1)有效地向输入信号(Vs)提供增益，以产生输出信号(漏极电压)。
为了改进LNA的线性，将阻抗ZFB的分路反馈从漏极(D)提供到栅极(G)。所述反馈可为一串联RC网络或任何其它网络。所述反馈将输出信号(漏极电压)耦合到输入信号(Vs)，以为增益元件(晶体管M1)产生经修改的输入信号(栅极电压)。
注意，虽然反馈大体上改进LNA的线性，但反馈可能也减少增益且增加噪声，从而使LNA的噪声系数降级。本发明的一方面规定基于检测到的信号的电平而配置反馈的量。
图2展示根据本发明实施例的分路反馈具有可配置阻抗的LNA的实施例。在图2中，晶体管M1的漏极电压201a耦合到接收信号强度指示器(RSSI)块201。RSSI 201测量漏极电压201a的振幅(或其它电平指示符)，且产生与之成比例的RSSI信号202a。RSSI信号202a耦合到RSSI逻辑块202，其依据RSSI信号202a的电平而输出控制信号203a。控制信号203a输入到可配置阻抗块203，以控制可配置阻抗块203的可变阻抗Zconfig。在其中利用分路反馈的实施例中，可变阻抗Zconfig与RSSI 201所测量到的信号电平相反地变化，使得当测量到的信号较低时，Zconfig具有较大阻抗，且当测量到的信号较高时，Zconfig具有较小阻抗。这是有利的，因为当接收到的信号较强时，较大反馈(或针对分路反馈的较小阻抗)所提供的较佳线性通常是优选的；而当接收到的信号较弱时，对应于较少反馈(或针对分路反馈的较高阻抗)的较高增益通常是优选的。
注意，在图2的设计中，RSSI块201可经设计以具有与负载相比较高的输入阻抗。在晶体管M1的漏极上加载RSSI块201可包含在输出匹配205的设计中。
在实施例中，控制信号203a可包含用于控制可配置阻抗块203内的一开关或多个开关的一个或多个激活信号。图3展示RSSI逻辑块202和可配置阻抗块203的实施例。在图3中，控制信号203a包含用于控制一个开关203.1的一个激活信号203a.1。在所展示的实施例中，激活信号203a.1由比较器202.1产生。比较器202.1将RSSI信号202a与参考信号Vref1的振幅进行比较。如果202a大于参考信号Vref1，那么比较器202.1为203a.1输出高电平，且如果202a小于参考信号Vref1，那么比较器202.1为203a.1输出低输出电平。在实施例中，高输出电平可为1.5伏或更高，而低输出电平可为0.8伏或更低。
在实施例中，信号203a.1的高输出电平使开关203.1闭合，而信号203a.1的低输出电平使开关203.1断开。可见，当开关203.1断开时，可配置阻抗块203有效地作为节点201与节点204之间的开路，即，LNA中无分路反馈。或者，当开关203.1闭合时，可配置阻抗块203具有阻抗Z1。因此，当LNA输出信号201a高于参考电平Vref1时，所展示的实施例提供阻抗Z1的分路反馈，且当LNA输出信号201a低于参考电平Vref1时，所展示的实施例不提供分路反馈。在实施例中，Vref1为250mV。
注意，其它实施例可提供两个不同电平的分路反馈，而不是反馈对无反馈。举例来说，在实施例中，当LNA输出信号201低于参考电平时，可提供800欧姆的分路反馈，且当LNA输出信号201高于参考电平时，可提供2800欧姆的分路反馈。用于此实施方案的电路可由所属领域的技术人员实现，且本文中将不会进一步描述。
在实施例中，控制信号203a可包含用于控制可配置阻抗块203中的一个以上开关的一个以上激活信号。图4展示实施例，其中控制信号203a包含分别用于控制两个开关203.1和203.2的两个激活信号203a.1和203a.2。激活信号203a.1和203a.2分别由比较器202.1和202.2产生。比较器202.1和202.2分别将RSSI信号202a与参考信号Vref1和参考信号Vref2进行比较。在实施例中，Vref2大于Vref1。
当RSSI信号202a小于Vref1和Vref2两者时，开关203.1和203.2都断开。在此情况下，不存在从图2中的晶体管M1的漏极到栅极的反馈。当RSSI信号202a大于Vref1但小于Vref2时，开关203.1闭合，而开关203.2断开。在此情况下，从晶体管M1的漏极到栅极的反馈具有阻抗Z1+Z2。最后，当RSSI信号202a大于Vref1和Vref2两者时，开关203.1和203.2都闭合。在此情况下，从晶体管M1的漏极到栅极的反馈具有阻抗Z1。因此，可见图4中所展示的分路反馈随着RSSI信号202a的电平增加而以离散步长增加(即，阻抗减小)。
上文所论述的用于一个和两个参考电平的技术可容易地扩展，以允许RSSI逻辑202和可配置阻抗块203适应两个以上参考电平。举例来说，可在RSSI逻辑202中添加额外的比较器，且可在图4中的开关和阻抗对203.2/Z2之后串联添加额外的开关和阻抗对。电路设计领域的技术人员可容易得出此些修改，且预期此些修改在本发明的范围内。
另外，还预期可配置阻抗块203的替代实施方案，且其在本发明的范围内。举例来说，开关和阻抗可串联连接以形成一对，且多个对可并联连接以形成可配置阻抗块，如图5中所展示。图5描绘可配置阻抗块203的实施例，所述可配置阻抗块203具有分别由三个控制信号203a.1、203a.2和203a.3(控制信号的产生未图示)控制的三个开关203.1、203.2和203.3。电路设计领域的技术人员还可容易地得出其它实施方案。
注意，控制信号203a与开关的动作的关系无需像上文所述那样。举例来说，在替代实施例中，控制信号203a的高电平可断开而非闭合可配置阻抗块203中的开关。所属领域的技术人员将清楚对所述电路的各种其它修改，且预期此些修改在本发明的范围内。
在某些情形下，RSSI信号202a中的瞬时波动可能引起可配置阻抗块203中的开关的不良切换。在实施例中，RSSI逻辑202可在一个或一个以上比较器中并入有振幅和/或时间滞后，以减少此不良切换。
图6展示实施例，其中斯密特(Schmitt)触发器202S.1实施振幅滞后以产生控制信号203a。斯密特触发器202S.1可预设为具有两个阈值Vref1_plus和Vref1_minus(图6中未展示)，其中Vref1_plus大于Vref1_minus。根据此实施例，如果控制信号203a较低，那么切换阈值将为Vref1_plus，而如果控制信号203a较高，那么切换阈值将为Vref1_minus。此实施例防止控制信号203a不断地响应RSSI输出202a中的小规模振幅变化。斯密特触发器的设计是此项技术中众所周知的，且将不在本文中进一步描述。
替代地或结合振幅滞后，时间滞后可并入RSSI逻辑块202中。图6A描绘在比较器202T.1中使用时间滞后的RSSI逻辑块202的实施例。在时间滞后下，在已过去预定时间周期，且已满足与RSSI输出202a的振幅有关的某一其它准则之前，不允许比较器202T.1的输出203a.1在电平之间转变。在实施例中，所述准则包括在所述预定时间周期的全部或某一部分期间振幅电平已超出(针对输出的向上转变)或仍小于(针对向下转变)阈值电平的条件。可将时间滞后电路设计到比较器202T.1中，或时间滞后电路可作为单独块(未图示)而提供。注意，所属领域的技术人员将清楚用于实施此时间滞后的电路，且将不在本文中进一步论述。
在实施例中，可仅针对检测到的振幅电平的转变中的一些转变而选择性地引入时间滞后。举例来说，当检测到的振幅电平下降到阈值电平以下时，可使用时间滞后；而当检测到的振幅电平上升到阈值电平以上时，无需使用时间滞后。
注意，可配置阻抗块203无需限于其中阻抗可以离散步长配置的实施方案。具有不断变化的阻抗的可变电抗器也可在本发明的范围内使用。此实施方案可利用不断与RSSI块201的输出成比例的控制信号203a来控制可变电抗器的阻抗。在此实施例中，RSSI逻辑块202可被旁路。
图7描绘RSSI块201的实施例。在图7的实施例中，使用简单的二极管检测器来检测传入信号Vin的低频包络。二极管检测器的输出Vout遵循Vin的振幅。在实施例中，RC电路的3-dB带宽为30MHz。
图8描绘RSSI块201的替代实施例。图8的实施例提供所关注的信号的频率选择性估计。在所展示的实施例中，混频器802耦合到输入信号Vin 800。在实施例中，可将本机振荡器(LO)804的频率调谐到Vin 800中的所要信号分量的频率，从而在混频器802的输出处将所要信号转换为基带。接着可将混频器输出提供给滤波器806。在实施例中，滤波器806可为高通滤波器，其移除与被转换为基带的所要信号相关联的低频分量，且仅留下与可能的人为干扰相关联的高频分量。所述高频分量的包络接着被二极管检测器808检测到，且作为输出信号810而提供。将理解，混频器802与高通滤波器806的组合起到带阻滤波器的作用，以滤出Vin 800中的所要信号分量。图8中展示的频率选择性RSSI可因此仅基于信号的人为干扰部分的强度来控制图2中的可配置阻抗203。这可改进LNA的噪声系数，因为当接收到的信号主要由所要信号组成时，LNA的增益无需因反馈而减少。
在根据本发明的另一实施例中，RSSI可经配置以测量图2中的晶体管M1的栅极处而不是漏极处的信号强度。在实施例中，到达RSSI的输入可从晶体管M1的栅极电压204取得。注意，与图2中所描绘的实施例相比，此设计可能导致较少的LNA增益，因为RSSI 201将有效地加载LNA输入而非输出。在未展示的替代实施例中，RSSI的输入可直接从Vs(即，在输入匹配206之前)取得。
注意，本文中所揭示的技术无需限于并入有分路反馈的LNA。可使任何类型的反馈可根据本发明的技术而配置。举例来说，图9描绘在晶体管M1的源极(S)处并入有串联反馈903的LNA，其中所述串联反馈可根据本发明的技术而配置。注意，由于对于图9中所展示的串联反馈方案较大阻抗等效于较大反馈，因此对应的RSSI逻辑块902和可配置阻抗块903将需要从早先针对分路反馈而描述的实施例修改。所属领域的技术人员清楚此些修改，且预期此些修改在本发明的范围内。
注意，虽然已参考图1的利用基本拓扑的低噪声放大器而描述了本文中的技术，但所述技术无需限于此些放大器拓扑。举例来说，可将包含多个晶体管的运算放大器用作增益元件。本文中所描述的技术应用于差分信号以及单端信号。
基于本文中所描述的技术，应明白，本文中所揭示的方面可独立于任何其它方面而实施，且这些方面中的两者或两者以上可以各种方式组合。举例来说，针对RSSI逻辑和可配置阻抗块而揭示的特定实施例可独占地实施或与针对RSSI块而揭示的特定实施例结合实施。
本文中所描述的技术可以硬件、软件、固件或其任意组合来实施。如果以硬件来实施，那么可使用数字硬件、模拟硬件或其组合来实现所述技术。举例来说，可通过使用数-模转换器(DAC)使模拟RSSI输出数字化来在数字域中实施RSSI逻辑块。如果以软件来实施，那么可至少部分地通过包含上面存储有一个或一个以上指令或代码的计算机可读媒体的计算机程序产品来实现所述技术。
作为实例且非限制，此计算机可读媒体可包括RAM(例如同步动态随机存取存储器(SDRAM))、只读存储器(ROM)、非易失性随机存取存储器(NVRAM)、ROM、电可擦除可编程只读存储器(EEPROM)、可擦除可编程只读存储器(EPROM)、快闪存储器、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用于携载或存储呈指令或数据结构形式的所要程序代码且可由计算机存取的任何其它有形媒体。
与计算机程序产品的计算机可读媒体相关联的指令或代码可由计算机来执行，例如由一个或一个以上处理器，例如一个或一个以上数字信号处理器(DSP)、通用微处理器、ASIC、FPGA，或其它等效集成或离散逻辑电路来执行。
在本说明书和所附权利要求书中，将理解，当元件被称为“连接到”或“耦合到”另一元件时，所述元件可直接连接或耦合到所述另一元件，或可能存在介入元件。相反，当元件被称为“直接连接到”或“直接耦合到”另一元件时，不存在介入元件。
已描述了若干方面和实例。然而，对这些实例的各种修改是可能的，且本文中所呈现的原理也可应用于其它方面。这些和其它方面在所附权利要求书的范围内。