功率放大器

申请号 CN201010177988.0 申请日 2010-05-11 公开(公告)号 CN102045032A 公开(公告)日 2011-05-04
申请人 财团法人工业技术研究院; 发明人 张德成; 许佑诚;
摘要 一种功率 放大器 ,可动态调整栅极 偏压 ,以适应性偏压(adaptive bias)提升 功率放大器 的效率。该功率放大器,包括放大器、 信号 耦合器 、功率检测 电路 以及偏压控制电路。信号耦合器连接至放大器的输入端。功率检测电路连接至信号耦合器,以通过信号耦合器检测放大器的输入功率。偏压控制电路连接至功率检测电路的输出端与放大器的输入端。依据功率检测电路的检测结果,偏压控制电路对应改变放大器的栅极偏压。
权利要求

1.一种功率放大器,其特征在于该功率放大器包括:
放大器;
信号耦合器,连接至该放大器的输入端;
功率检测电路,连接至该信号耦合器,检测该放大器的输入功率;以及偏压控制电路,连接至该功率检测电路的输出端与该放大器的栅极,依据该功率检测电路的检测结果对应改变该放大器的栅极偏压。
2.如权利要求1所述的功率放大器,其特征在于若该放大器的输入功率上升,则该偏压控制电路增加该放大器的栅极偏压;以及若该放大器的输入功率下降,则该偏压控制电路减少该放大器的栅极偏压。
3.如权利要求1所述的功率放大器,其特征在于该功率检测电路还检测操作温度;若该操作温度上升,则该功率检测电路使该偏压控制电路对应增加该放大器的栅极偏压;以及若该操作温度下降,则该功率检测电路使该偏压控制电路对应减少该放大器的栅极偏压。
4.如权利要求1所述的功率放大器,其特征在于该信号耦合器阻挡该放大器的输入端的信号的直流成分。
5.如权利要求1所述的功率放大器,其特征在于该信号耦合器包括第一电容,该第一电容的第一端与第二端分别连接至该放大器的输入端与该功率检测电路的检测端。
6.如权利要求1所述的功率放大器,其特征在于该功率检测电路包括:
第一扼流电感,连接至该信号耦合器;
第一晶体管,该第一晶体管的控制端连接至该第一扼流电感;
第一电阻,该第一电阻的第一端连接至该第一晶体管的第一端;以及
第二电容,连接至该第一电阻的第一端。
7.如权利要求6所述的功率放大器,其特征在于该第一晶体管的第二端连接至参考电压
8.如权利要求6所述的功率放大器,其特征在于该第一电阻的第二端连接至第二电压。
9.如权利要求1所述的功率放大器,其特征在于该偏压控制电路包括:
第二晶体管,该第二晶体管的控制端连接至该功率检测电路的输出端;
第二电阻,该第二电阻的第一端连接至该第二晶体管的第一端;以及
第三电阻,该第三电阻的第一端连接至该第二电阻的第一端,该第三电阻的第二端连接至该放大器的输入端。
10.如权利要求1所述的功率放大器,其特征在于该功率放大器还包括:
输入阻抗匹配单元,连接至该放大器的输入端;以及
输出阻抗匹配单元,连接至该放大器的输出端。
11.如权利要求10所述的功率放大器,其特征在于该功率放大器还包括:
第三电容,连接于该输入阻抗匹配单元与该放大器的输入端之间;以及第四电容,连接于该放大器的输出端与该输出阻抗匹配单元之间。
12.如权利要求11所述的功率放大器,其特征在于该功率放大器还包括一第二扼流电感,连接于该放大器的输出端。

说明书全文

功率放大器

技术领域

[0001] 本公开涉及一种放大电路,且特别涉及一种可动态调整栅极偏压功率放大器

背景技术

[0002] 诸如互补金属化物半导体(complementary metal-oxide semiconductor,CMOS)与SiGe等工艺技术已经广泛且成功的使用于无线通信电子电路的设计。硅工艺技术的优势除了成本与尺寸的考量,另一个重要的特性就是可以在相同的工艺上整合各种数字与模拟电路,进而实现系统单芯片(system-on-chip,SoC)的目标。然而,对大部分的通信系统来说,为了达到严格的元件规格,目前射频(radio frequency,RF)电路除了射频收发机是以CMOS工艺来实现,射频前端(front end RF circuit)的关键元件(如功率放大器与收发切换器)还是以成本较高但是特性较佳的砷化镓(GaAs)工艺来设计,其主要原因为硅基板的损耗(loss)较大。
[0003] 硅工艺的传统功率放大器与传统砷化镓工艺的功率放大器相较,其劣势包括较低的击穿电压(breakdown voltage)与高损耗的基板,以及没有贯孔接地(backside via)结构。较低的击穿电压意味着传统功率放大器必须规划较低的漏极偏压与较低的输出端交流电压,这使得功率放大器的最佳输出端阻抗大为降低。正因如此,实现输出端的阻抗匹配时伴随着较大的损耗,特别是在硅工艺损耗较高的基板上。因此,以硅工艺实现的传统功率放大器效率较差,而未能输出的能量将成为热能而累积在基板中。累积的热将进一步影响传统功率放大器特性,如增益(gain)、输出功率...等等。
[0004] 此外,在CMOS工艺中未提供贯孔接地(backside via)结构,使得共源极(common source)架构的放大器的信号接地,必须利用打线(bond wire)连接至芯片外的封装或印刷电路板上,这将拉长信号接地路径,寄生的电感效应将会严重的影响功率放大器效率。为了解决上述问题,传统的方式为在电路中增加直流电源转换器(DC to DC converter)或由系统端提供一参考电源(reference voltage)。然而,两者电路架构均较为复杂,不利单芯片实践。发明内容
[0005] 本公开提供一种功率放大器,可以依据输入功率而动态调整功率放大器的栅极偏压,以适应性偏压(adaptive bias)提升功率放大器的效率。
[0006] 本公开实施例提出一种功率放大器,包括放大器、信号耦合器、功率检测电路(power detector)以及偏压控制电路(bias control circuit)。信号耦合器连接至放大器的输入端。功率检测电路连接至信号耦合器,以通过信号耦合器检测放大器的输入功率。偏压控制电路连接至功率检测电路的输出端与放大器的栅极。依据功率检测电路的检测结果,偏压控制电路对应改变放大器的栅极偏压。
[0007] 基于上述,本公开实施例利用功率检测电路检测放大器的输入功率,然后偏压控制电路依据放大器的输入功率而对应调整放大器输入端的直流偏压,以提升功率放大器的效率。另外,依照当以A类方式(class A manner)偏压放大器时场效应晶体管(field-effect transistor,FET)的漏极电流温度为反比的特性,在操作温度上升时,功率放大器的静电流(quiescent current)会对应减小。此特性造成增益(gain)的降低与线性度的劣化。通过当栅极偏压接近临界电压(threshold voltage)时利用场效应晶体管的漏极电流与温度为正相关的特性,高温操作时放大器增益的降低可以被补偿。因此,本公开实施例所公开的功率放大器兼具温度补偿与线性度提升的优点。
[0008] 为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。

附图说明

[0009] 图1是依照本公开实施例说明一种功率放大器的功能模示意图。
[0010] 图2是说明图1所示功率放大器的其中一种实现范例示意图。
[0011] 图3是依据本公开实施例说明图2所示功率放大器中,晶体管M1的漏极电流ID1在不同栅极偏压VGS及不同温度下的变化。
[0012] 图4为图3在正温度系数区域的局部放大图。
[0013] 【主要元件符号说明】
[0014] 100:放大器
[0015] 101:功率检测电路
[0016] 102:偏压控制电路
[0017] 103:信号耦合器
[0018] 210、220:扼流电感
[0019] 230、240:阻抗匹配单元
[0020] C1~C4:电容C4
[0021] L1:电感
[0022] M1~M3:晶体管
[0023] R1~R3:电阻

具体实施方式

[0024] 本发明所属技术领域的技术人员的通常认知,传统功率放大器的直流偏压是固定的。当传统功率放大器操作时,其偏压固定使得直流功率消耗为定值,故当传统放大器操作在低功率区时,效率将大幅衰减。也就是说,大部分的直流电能将转为热能进而提高操作温度。高操作温度将影响功率放大器的特性。为了改善低功率区效率不彰的缺点,传统的解决对策是将放大器的直流偏压固定设计于低偏压值。此传统方法能有效降低放大器的直流功率消耗而提高效率,然而当操作在高功率区时,低直流偏压将降低放大器的线性度,[0025] 图1是依照本公开实施例说明一种功率放大器的功能模块示意图。此功率放大器包括放大器100、功率检测电路101、偏压控制电路102以及信号耦合器103。信号耦合器103连接于放大器100的输入端与功率检测电路101的检测端之间。信号耦合器103阻挡放大器100输入端信号S1的直流成分,然后将信号S1的交流成分传送到功率检测电路101的检测端。
[0026] 功率检测电路101的检测端通过信号耦合器103检测放大器100的输入功率,然后将检测结果S2传送给偏压控制电路102。偏压控制电路102连接至功率检测电路101的输出端与放大器100的输入端。依据功率检测电路101的检测结果S2,偏压控制电路102对应地输出直流偏压以改变放大器100的栅极偏压。如果放大器100的输入功率上升,则偏压控制电路102对应增加放大器100的栅极偏压。如果放大器100的输入功率下降,则偏压控制电路102减少放大器100的栅极偏压。相较于传统技术的固定直流偏压,本公开实施例中放大器100的直流偏压由于可以依据输入功率的大小而动态改变,因此本实施例的功率放大器能兼顾操作于低功率时的效率与操作于高功率时的线性度。
[0027] 一般而言,当操作温度上升时,放大器100的增益会对应降低。在本实施例中,功率检测电路101更可以检测操作温度。如果操作温度上升,则功率检测电路101对应调整检测结果S2,使偏压控制电路102对应增加放大器100输入端的直流偏压。如果操作温度下降,则功率检测电路101对应调整检测结果S2,使偏压控制电路102对应减少放大器100输入端的直流偏压。因此,本实施例可以补偿高温操作时放大器增益降低的缺点。
[0028] 图2是说明图1所示功率放大器的其中一种实现范例示意图。图2所绘示输入阻抗匹配单元230、直流阻挡电容C3、射频扼流电感220、直流阻挡电容C4以及输出阻抗匹配单元240是视设计需求而选择性配置的。输入阻抗匹配单元230通过电容C3连接至放大器100的输入端。输出阻抗匹配单元240通过电容C4连接至放大器100的输出端。扼流电感220连接于放大器100的输出端。
[0029] 请参照图2,信号耦合器103包括第一电容C1。第一电容C1的第一端与第二端分别连接至放大器100的输入端与功率检测电路101的检测端。功率检测电路101包括扼流电感210、第一晶体管M1、第一电阻R1以及射频短接(RF shorting)电容C2。扼流电感210连接至信号耦合器103。在此,第一电感L1的第一端连接至信号耦合器103与第一晶体管M1的控制端(例如栅极),而第一电感L1的第二端连接至第一电压V1。此第一电压V1是依照设计需求来决定的某一固定参考电压。例如,可以将第一电压V1设定在0.8V~1.05V的范围内。
[0030] 第一晶 体管M1可以 是N沟道金 属氧化 物半导体 (N-channel metal oxidesemiconductor,NMOS)场效应晶体管。第一晶体管M1的第一端(例如漏极)连接至第一电阻R1的第一端,而第一晶体管M1的第二端(例如源极)连接至参考电压(例如接地电压)。第一电阻R1的第二端连接至第二电压V2。此第二电压V2是依照设计需求来决定的某一固定电压。例如,可以将第二电压V2设定为系统电压VDD。第二电容C2的第一端连接至第一电阻R1的第一端,而第二电容C2的第二端连接至参考电压(例如接地电压)。
[0031] 偏压控制电路102包括第二晶体管M2、第二电阻R2以及第三电阻R3。第二晶体管M2可以是NMOS晶体管。第二晶体管M2的控制端(例如栅极)连接至功率检测电路101的输出端,也就是连接至第一电阻R1的第一端。第二晶体管M2的第一端(例如漏极)连接至第二电阻R2的第一端。第二晶体管M2的第二端连接至参考电压(例如接地电压)。第二电阻R2的第二端连接至第三电压V3。此第三电压V3是依照设计需求来决定的某一固定电压。例如,可以将第三电压V3设定为系统电压VDD。第三电阻R3的第一端连接至第二电阻R2的第一端,而第三电阻R3的第二端连接至放大器100的输入端。
[0032] 当信号S1由输入端进入放大器100时,此信号S1的部分交流成份S1AC将经由信号耦合器103进入功率检测电路101。如上所述,功率检测电路101由低栅极偏压的晶体管M1、电阻R1与信号接地电容C2组成。通过晶体管M1近趋饱合时漏极电流ID1会随之上升的特性,在节点VD1处形成压降。由功率检测晶体管M1的漏极输出的信号(检测结果S2)将经由信号接地电容C2耦合到地,以避免信号S1的交流成份对偏压控制电路102造成影响。
[0033] 偏压控制电路102由晶体管M2与两个电阻R2.R3组成。当检测结果S2的电平下降时,其相对应的偏压控制晶体管M2的漏极电流ID2也将随之下降,故偏压控制晶体管M2的漏极电压将随着输入信号S1功率提高而上升。由于场效应晶体管(FET)M2栅极无电流的特性,在此可用一个大电阻R3将晶体管M2的漏极电压导至放大器100的输入端,而无需再利用电压缓冲器(voltage buffer)。此优点将能有效降低电路复杂程度。因此,随着晶体管M2的漏极电压上升,电阻R3会对应的拉升放大器100输入端的直流偏压S1DC,因此形成适应性的偏压(adaptive bias)。
[0034] 故当输入为高功率时,图2所示功率放大器的操作行为近似A类放大器(class A amplifier)。当输入功率较低时,图2所示功率放大器行为接近AB类放大器(class AB amplifier)。前述适应性偏压的操作模式将使功率放大器操作在低功率区时能有效提高效率,也能同时兼顾高功率操作时的线性度需求。
[0035] 以下将进一步说明累积在基板中的热能对图2所示功率放大器特性所造成影响。本实施例将在不增加电路复杂度的前提下,通过功率检测晶体管M1栅极偏压的选择,对温度上升所造成的放大器特性改变进行修正,其概念如下。
[0036] 图3是依据本公开实施例说明图2所示功率放大器中,晶体管M1的漏极电流ID1在不同栅极偏压VGS及不同温度下的变化。图3中横轴表示晶体管M1的栅-源极电压VGS,而纵轴表示晶体管M1的漏极电流ID1。如图3所示,特性曲线310、320与330分别为晶体管M1操作在25℃、65℃与105℃时,晶体管M1栅极偏压VGS对漏极电流ID1的变化。观察图3得知,当功率放大器操作在栅极电压VGS较大时,例如大于1.2V的情况下,晶体管M1的漏极电流ID1展现负的温度系数。此负温度系数特性虽能抑制放大器的热跑脱效应(thermal run away),然而此负温度系数特性将导致放大器操作在高功率区时,晶体管M1受到硅基板温度上升的影响,漏极电流ID1将造成一定程度的降幅,进而使放大器的增益与最大线性功率衰减。为了改进此缺点,本实施例通过将功率检测电路101内晶体管M1栅极偏压VGS选择在正温度系数区域,例如图3所示0.6V至1.1V的区域。
[0037] 图4为图3在正温度系数区域的局部放大图。通过第一电压V1的设定,可以将晶体管M1栅极偏压VGS设定在正温度系数区域。当温度上升时,功率检测晶体管M1的漏极电流ID1将微幅上升,因此漏极电压(即VD1)将下降,这将造成偏压控制晶体管M2的漏极电压(即VD2)上升,进而拉升放大器100输入端的直流偏压S1DC。故在高温时,通过放大器100输入端的直流偏压S1DC小幅上升,补偿放大器100的增益与最大线性功率的衰减。也就是说,在本实施例中通过功率检测晶体管M1栅极偏压VGS的选择,使晶体管M1漏极电流与温度为正相关,故当温度上升时,功率放大器的漏极电流将上升,补偿温度上升时造成的漏极电流衰退。
[0038] 综上所述,本实施例通过控制放大器100输入端的直流偏压而提高功率放大器操作在线性区时的效率,另利用场效应晶体管(FET)漏极电流随温度在不同区域具有不同温度系数的特性,补偿高温操作时放大器增益降低的缺点。因此,本实施例适合利用硅工艺来设计适应性偏压(adaptive bias),辅以热补偿(temperature compensation)架构而实现CMOS功率放大器,达到单一芯片化并提升CMOS放大器效率与补偿漏极电流对温度变化不稳定的情形。
[0039] 虽然本发明已以实施例公开如上,然其并非用以限定本发明,本领域技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,故本发明的保护范围当视所附权利要求书所界定者为准。
QQ群二维码
意见反馈