Broadband dual amplifier circuit

【０００１】
【発明の属する技術分野】
本発明は、一般に、ノイズを最小化するとともに、広帯域増幅を提供する増幅回路に関し、詳細には、機能的に相補的なデバイス対を利用する増幅回路に関する。
【０００２】
【従来の技術】
利得帯域幅生成と、電界効果トランジスタ（以下、ＦＥＴとする）のノイズ因子によって、ＦＥＴの性能が、周波数の広範囲にわたって、低レベルの電圧入力信号の増幅に制限される。 さらに、利得帯域幅生成と、磁気トンネル接合デバイス（以下ＭＴＪとする）のノイズ因子によって、ＭＴＪの性能が、周波数の広範囲にわたって、低レベルの電流入力信号の増幅に制限される。
【０００３】
【発明が解決しようとする課題】
無線周波数およびマイクロ波回路では、アクティブフィルタとしてＦＥＴもしくはＭＴＪを利用している振幅の利得を、ＦＥＴもしくはＭＴＪの通過帯域を狭くすることによって増加させることができる。 しかし、この利得応答は、均一ではなく、しばしば位相の不連続性をもつ。 さらに、このノイズ性能は、ステージがカスケードの場合は、より貧弱となる。
【０００４】
したがって、高周波エレクトロニクス産業においては、増幅回路の利得帯域幅生成を改良する努力が続けられている。
【０００５】
【課題を解決するための手段】
本発明は、高い利得帯域幅生成を提供するための、双対デバイスを使用する増幅回路に関する。
【０００６】
ＦＥＴおよびＭＴＪは、振幅、インピーダンス、ノイズを最良に利用するために、機能的なカスケードの形で接続され、各デバイスのモード特性を操作している。 この複合体は、前述したカスケード対の利得帯域幅内で、相乗的改善手段を使用している。 一実施形態においては、このＭＴＪの入力は、ＦＥＴの負荷である。 他の実施形態においては、このＦＥＴ入力（ゲート電極）は、ＭＴＪの負荷である。 このＦＥＴ／ＭＴＪの複合体によって、従来のカスケード構造中の抵抗によって導入されるノイズを排除しつつ、それぞれの望ましいインピーダンス特性と等しくする。
【０００７】
本発明による以上の形式やそれ以外の他の形式、特徴および利点は、現在好ましい実施形態である以下の詳細な説明を、添付図面を組み合わせて読むことにより、より明らかになるだろう。 この詳細な説明および図面は、本発明を制限するのではなく、本発明を単に例示したものであり、本発明の主旨は添付の特許請求の範囲およびそれと等価なものにより、決められるものとする。
【０００８】
【発明の実施の形態】
二つの電気回路は、それらが同一の等価回路であるが、電流と電圧の役割が置き換わっている場合、相互にいわゆる双対となる。 一般に、双対回路は、表１に設定された、パラメータ／構造の相互交換によって、構成できる。
【０００９】
【表１】

【００１０】

半導体電界効果トランジスタ（ＦＥＴ）および磁気トンネル接合（ＭＴＪ）は、アクティブの双対要素として機能する。 このＦＥＴは、電圧で制御され、すなわち、ゲートの電圧がチャネル（出力）電流を制御し、このゲートが容量インピーダンスを与え、特異チャネルインピーダンスが高くなり、理想的には電流ソースとなる。 このＭＴＪは電流で制御され、すなわち、制御ラインを通る電流が出力電圧を制御し、この制御ラインが誘導インピーダンスを与え、特異チャネルインピーダンスは低くなり、理想的には電圧ソースとなる。

【００１１】

ＦＥＴおよびＭＴＪのための重要な小信号パラメータを、表２にリストする。

【００１２】

【表２】

【００１３】

図２に示すように、個々のＦＥＴ増幅ステージまたは個々のＭＴＪステージをカスケードする場合は、最大の利得帯域幅ω

_ｖもしくはω

_ｃを生成する増幅器を常に得ることができ、ノイズ特性は個々のステージより悪化する。

【００１４】

利得帯域幅ω

_ｖを生成する半導体ＦＥＴ２０、および、利得帯域幅ω

_ｃを生成する双対のＭＴＪ３０を与えることにより、図３の双対増幅器１０は、いずれかのω

_ｖもしくはω

_ｃよりも大きな、帯域幅ω

_ｈに対しての、信号利得および電圧利得を獲得できる。 この増幅器１０の独自の特性は、この増幅器１０が「負荷」要素を持たないことであり、すなわち、この双対デバイスＦＥＴ２０およびＭＪＴ３０は、電圧を電流に単に変換し、また電流を電圧に単に変換したものである。

【００１５】

図３の双対電圧増幅器１０の電圧利得、および、図４の双対電流増幅器４０の電流利得は、以下の式（１）により表せる。

Ａ

_ｈ ＝ｇ

_ｍ ｒ

_ｍ （１）

ただし、ｇ

_ｍは動作点でのＦＥＴ２０の相互コンダクタンスであり、ｒ

_ｍは動作点でのＭＴＪ３０の相互抵抗である。 高出力インピーダンスをもつＦＥＴ２０のステージは、ＭＴＪ３０を低（誘導）入力インピーダンスにドライブし、このＭＴＪ５０の低出力インピーダンスは、ＦＥＴ６０を高（容量）入力インピーダンスにドライブする。 このことにより、有効な均一の利得をもつ超広幅の帯域幅応答を得る結果となる。 ｒ

_ｖが、ＦＥＴ（２０もしくは６０）の小信号出力インピーダンスであり、ｇ

_ｃが、ＭＴＪ（３０もしくは５０）の小信号出力コンダクタンスである場合は、この混合増幅器（１０もしくは４０）の生成利得帯域幅は、以下の式（２）によって与えられる。

ω

_ｈ ＝（ｇ

_ｍ ｒ

_ｍ ）／（（Ｌ

_ｉ ／ｒ

_ｖ ）＋（Ｃ

_ｉ ／ｇ

_ｃ ） （２）

ただし、Ｌ

_ｉおよびＣ

_ｉは、それぞれ、磁気結合のＭＴＪ（３０もしくは５０）の入力インダクタンス、および、ＦＥＴ（１０もしくは４０）の入力容量である。 興味深いことに、ωｈはＦＥＴ（１０もしくは４０）の幅、および、一連に接続されたＭＴＪ（３０もしくは５０）の長さもしくは数に無関係である。 これは、ｇ

_ｍ 、Ｃ

_ｉ 、およびｒ

_ｖ

^−１がＦＥＴ（１０もしくは４０）の幅に比例しており、ｒ

_ｍ 、Ｌ

_ｉ 、およびｇ

_ｃ

^−１がＭＴＪ（３０もしくは５０）の長さに比例しているためである。 それぞれがＦＥＴおよびＭＴＪを備えている双対増幅器（１０もしくは４０）は、正確な性能基準を表している生成利得帯域幅を有する、一つのステージのように機能する。 代数的に取り扱うことにより、ω

_ｈを、このＦＥＴ（Ａ

_ｖ ＝ｇ

_ｍ ｒ

_ｖ ）の（可能な最大の）電圧利得および磁気結合のＭＴＪ（Ａ

_ｃ ＝ｒ

_ｍ ｇ

_ｃ ）の（可能な最大の）電流利得、ＦＥＴ（ω

_ｖ ）の生成利得帯域幅、および、ＭＴＪ（ω

_ｃ ）の生成利得帯域幅（ＢＦ）の項で、以下の式（３）によって表されるように表現できる。

１／ω

_ｈ ＝（１／Ａ

_ｖ ω

_ｃ ）＋（１／Ａ

_ｃ ω

_ｖ ） （３）

【００１６】

Ａ

_ｖおよびＡ

_ｃの両方が、単位元より大きい場合は、ω

_ｈは、ω

_ｖおよびω

_ｃより大きくなるようになる。 このことは、生成利得帯域幅が、広帯域増幅器のより重要なパラメータであるので、注目すべき結果である。

【００１７】

双対増幅器（１０もしくは４０）のノイズが低い特定の理由が３つある。 第１に、負荷抵抗がなく、ジョンソンノイズが、抵抗に関連付けられることである。 第２に、個々のステージが磁気結合されていることである。 従って、アース電位または供給電源の反発、または、グランドの電圧の乱れによって、各ステージ毎に切り離すことができ、カスケードの鎖を介して伝達できないようにする。 最後に、トランジスタの幅、および、ＭＴＪの長さもしくはＭＴＪの数は、利得帯域幅生成に重要な影響を与えることなく増やすことができる。 広幅のトランジスタまたはＭＴＪの数の増加によって、ジョンソンノイズおよび１／ｆノイズの両方を低減できる。

【００１８】

図５は、それぞれ連続して接続したステージ中に、この二重概念をさらに使用する、双対増幅器１０の複数ステージカスケードの構造を示す。 この構造によって、各双対増幅器ステージのＭＴＪ出力を、次の双対増幅ステージのＦＥＴ入力に接続する。 対応するカスケード構造は、図４に示すように、双対増幅器４０を使用して実現可能である。

【００１９】

図６の概略図は、図３の双対増幅器１０のための、小信号モデルを示す。 このデバイス特性の選択対は、図１に示す個々のＦＥＴおよびＭＴＪの小信号モデルを比較すると、容易に明らかになる。

【００２０】

図７を参照して、ＭＴＪ３０を詳細に示す。 ＭＴＪ３０は、電極２１、自由強磁性体２２、トンネル障壁２３、固定強磁性体２４、反強磁性体２５、および電極２６を有する。 たとえばＴｉ、Ｔｉ／ＰＤ、もしくはＴａ／Ｐｔの電極２６は、たとえばＳｉ、水晶、Ｎ５８の基板２７上に形成されている。 たとえばＭｎＦｅもしくはＩｒＭｎの反強磁性体２５は電極２６上に形成されている。 たとえばＣｏＦｅもしくはＮｉＦｅ／ＣｏＦｅの固定強磁性体は、反強磁性体２５上に形成されている。 たとえばＡｌ

_２ Ｏ

_３のトンネル障壁２３は、固定強磁性体２４上に形成されている。 たとえばＣｏＦｅ／ＮｉＦｅの自由強磁性体２２は、トンネル障壁２３上に形成されている。 たとえばＴｉ、Ｔｉ／ＰＤもしくはＴａ／Ｐｔの電極２１は、自由強磁性体２２上に形成されている。

【００２１】

図８および図９を参照すると、曲線２８は、自由強磁性体２２および固定強磁性体２４に相応して適用されている内部磁場強度が減少するときの、ＭＴＪ３０の磁気抵抗の変化を表す。 曲線２９は、自由強磁性体２２および固定強磁性体２４に相応して適用されている内部磁場強度が増加するときの、ＭＴＪ３０の磁気抵抗の変化を表す。 曲線２８および曲線２９は、±２０エルステッドの範囲にわたって、およそ３６％の変化を示している。 したがって、双対増幅回路１０（図３）用には、ＦＥＴ２０を介した電流は、±２０エルステッドの範囲にわたって内部磁場を生成する電流レベルの範囲で維持されなければならず、双対増幅回路４０（図４）用には、電流入力信号Ｉ

_ｉは、±２０エルステッドの範囲にわたって内部磁場を生成する電流レベルの範囲に維持されなければならない。

【００２２】

図３および図４に関連したＦＥＴ２０に属する、所望される電気特性の説明から、このＦＥＴを電界効果デバイスの異なるタイプに置き換えて、本発明に従った双対増幅回路を作成し使用することは、当業者には可能であるであろう。 さらに、図３および図４に関連するＭＴＪ３０およびＭＴＪ５０の説明から、このＭＴＪをアクティブ磁気デバイスもしくはスピン伝導デバイスの異なるタイプに置き換えて、本発明に従った双対増幅回路を作成し、使用することは、当業者には可能であるだろう。

【００２３】

本明細書で開示の本発明の実施形態は、現在ではもっとも好ましいものと考えられるが、様々な変更や改良を、本発明の主旨および目的から外れることなく加えることができる。 本発明の目的は、添付の特許請求の範囲に示し、実質的等価であり、および、等価の範囲に含まれる全ての変形は、本特許請求の範囲に含まれるものとする。

【図面の簡単な説明】

【図１】ＦＥＴおよびＭＴＪの小信号モデルを示す図である。

【図２】カスケードのＦＥＴおよびＭＴＪ増幅器を示す図である。

【図３】本発明の二重概念を使用する双対電圧増幅器を示す図である。

【図４】本発明の二重概念を使用する双対電流増幅器を示す図である。

【図５】本発明の二重概念を使用するカスケードの双対電圧増幅器を示す図である。

【図６】図３の増幅器のための小信号モデルを示す図である。

【図７】本発明に従ったＭＴＪの概略図である。

【図８】図７のＭＴＪの磁気抵抗応答曲線を示す図である。

【図９】図３の増幅回路の動作に適している、図８の磁気抵抗応答曲線の一部分を示す図である。