Method and apparatus for Josephson distribution output amplifier

本開示は、概して広帯域分布増幅器に関する。 より詳細には、本開示は、超伝導技術を用いる高速、低信号電力の増幅を提供する方法および装置に関する。

（関連技術の記述）
分布増幅器として知られる周知の広帯域増幅器は、入力する信号を、所望の増幅レベルと同量の出力信号に増幅する。 分布増幅器のアーキテクチャは、遅延を導入し、広帯域特性を達成する。 従来の分布増幅器は、一対の伝送線を含み、各伝送線は、いくつかの能動デバイスの入力および出力を独立に接続するための特性インピーダンスを有する。

図１は、従来の分布増幅器（「ＤＡ」）の回路図を示す。 図１において、入力信号１００は、 Ｚ _Ｉ−１からＺ _Ｉ−５のインピーダンスを有する第１の伝送線１１０に向けられる。 増幅された出力信号１９０は、Ｚ _Ｏ−１からＺ _Ｏ−５のインピーダンスを含む伝送線１２０によって提供される。 図１の実施形態において、能動デバイスは電界効果トランジスタ（「ＦＥＴ」）Ｑ _１ ，Ｑ _２ ，Ｑ _３およびＱ _４としてモデル化されている。 入力信号１００が入力伝送線１００を伝播してゆくとき、増幅された前進波を出力伝送線１２０上に誘起することによって、各ＦＥＴは前進する入力ステップに応答する。 能動デバイスの数は、ＤＡに対する段の数を規定する。 図１の増幅器は、４段を示す。

分布増幅器のゲインは、乗算よりも加算的である。 このゲインは、部分的には段の数によって決定される。 この特性は、分布増幅器が任意の個別の段のユニティゲインの周波数を超える周波数におけるゲインを提供することを可能にする。 入力伝送線１１０および出力伝送線１２０の遅延は、伝播定数および線長の選択を通じて等しくされ得、各個別のデバイスからの出力信号が同相で合計されることを確実にする。 入力線および出力線の両方は、抵抗器１３０および１４０によって抵抗的に終端されなければならない。 従来の分布増幅器の主な欠点は、電力整合および整相が同時には達成されないことによる、貧弱な効率である。

従来の分布増幅器はまた、高速の超伝導システムでは動作できない。 超伝導デジタル回路は、高いクロックレート（つまり、１０〜４０ＧＨｚ）および極端に低い信号電力レベル（つまり、２〜８ｎＷ）を特徴付ける。 超伝導回路は、理想的には、高いサンプルレートおよび量子的に正確なフィードバック分布増幅器に起因して、アナログ−デジタル変換のような混合信号の応用に適している。 この量子的に正確なフィードバック分布増幅器は、度量衡電圧標準と同じ動作原理を使用する。 しかしながら、信号レベルが低くデータレートが高いので、低いビットエラーでの従来の電子回路へのデータリンクの確立が困難であると証明されてきた。

従って、高いクロックレートおよび低い信号電力に適合する分布増幅器を提供する、方法および装置に対するニーズが存在する。

１つの実施形態において、本開示は信号の広帯域増幅を提供する方法に関し、この方法は、第２の伝送線と並列な第１の伝送線を形成することであって、この第１の伝送線および第２の伝送線の各々は複数の超伝導伝送素子を有し、各伝送線は伝送線遅延を有する、ことと、第１の伝送線と第２の伝送線との間に複数の増幅段を挟むことであって、各増幅段は共振回路遅延を有する共振回路を有する、ことと、実質的に、複数の増幅段のうちの少なくとも１つに対する共振回路遅延を超伝導伝送線のうちの少なくとも１つの伝送線遅延と整合させる、こととを含み、入力信号の広帯域増幅を提供する。

別の実施形態において、本開示は分布増幅回路に関し、この分布増幅回路は、第１の伝送線および第２の伝送線であって、第１の伝送線および第２の伝送線の各々は、複数のジョセフソン伝送線（「ＪＴＬ」）を有し、各ＪＴＬはジョセフソン伝送遅延を有する、第１の伝送線および第２の伝送線と、直列に接続され、第１の伝送線または第２の伝送線のうちの少なくとも１つよって制御される電圧源を含む、複数の共振回路であって、複数の共振回路ののうちの１つは共振伝送遅延を含む、複数の共振回路とを含み、共振伝送遅延は、複数のＪＴＬのうちの少なくとも１つのジョセフソン伝送遅延に実質的に整合している、分布増幅器に関する。

さらに別の実施形態において、本開示は高スループットデータ増幅のための超伝導駆動装置に関し、この超伝導駆動装置は、第１のジョセフソン伝送線（ＪＴＬ）および第２のジョセフソン伝送線とそれらの間に挟まれた共振回路とを有する第１の増幅段と、第１の伝送線遅延を有する第１のジョセフソン伝送線および第２の伝送線遅延を有する第２のジョセフソン伝送線と、実質的に第１の伝送線遅延を整合する共振回路遅延を有するように構成された共振回路とを有する。

さらに別の実施形態において、本開示は、超伝導増幅器であって、直列に接続された複数のジョセフソン伝送線（ＪＴＬ）を有する第１の伝送線であって、各ＪＴＬはそれぞれＪＴＬ遅延を有する、第１の伝送線と、複数の共振回路を有する直列に配列された複数の電圧源であって、複数の電圧源の各々が電磁的に少なくとも１つのＪＴＬと通信する、複数の電圧源とを含み、各電圧源は、ＪＴＬの１つとの誘導結合を通じてセットおよびリセットされるＳＱＵＩＤを画定する、超伝導増幅器に関する。

本開示のこれらのおよび他の実施形態が、以下の例示および非限定例示を参照して開示され、同様な要素は同様に番号付けされる。

図１は、従来の分布増幅器の回路図を示す。

図２は、本開示の１つの実施形態に従った分布増幅器を模式的に例示している。

図３は、図２の分布増幅器のデバイスレベルの詳細を模式的に例示している。

図４は、本開示の別の実施形態に従った分布増幅器を模式的に例示している。

図２は、本開示の１つの実施形態に従った分布増幅器を模式的に例示している。 図２の回路２００は、段１、２、． ． ． １２によって表わされる１２段増幅器を例示する。 簡単のために、段１、２および１２のみが示されている。 各段は、電圧源を有するように示されている。 従って、第１段は電圧源２０１を含み、第２段は電圧源２０２とともに示されている。 増幅段１２は、電圧源２１２とともに示されている。 各段は、選択として、電圧源に接続された集中共振回路を含む。 図２において、電圧源２０２は、インダクタ２０３およびキャパシタ２０４に接続されている。 インダクタ２０３およびキャパシタ２０４は、集中共振回路を形成する。 同様に、電圧源１２はインダクタ２１３およびキャパシタ２１４に接続される。

図２は、また、抵抗器２５３に並列に接続されたバイアス２５４を示す。 例示的応用において、終端抵抗器２５５は、抵抗器２５３に整合されており、それぞれは５０オームとして提供されている。 インダクタ２５１およびキャパシタ２５２を含む集中回路は、バイアス２５３と直列に接続される。 回路２００は、５０オームの終端抵抗２５５、２５４および２５３で終端し、これらは増幅器の明示的な部品ではないが、外部電源および負荷である。 抵抗器２５５は、増幅器の明示的部品であり得るか、または、外部負荷であり得る。

図２において、インダクタとキャパシタとの組み合わせは、特性伝送遅延を有する集中ＬＣ回路を形成する。 集中回路を通しての伝送遅延の値の決定は、当該技術分野で周知であり、本明細書では開示されない。 本開示の１つの実施形態において、回路２００におけるインダクタ２０３、２１３および他のインダクタは、同等のインダクタンスを有するように選択される。 本開示の別の実施形態において、各段のインダクタは、他の増幅段のインダクタとは独立な固有のインダクタンス値を有するように選択され得る。 同様に、キャパシタ２０４、２１４は、異なる増幅段の別のキャパシタと実質的に同等なキャパシタンスを提供するように選択され得る。 別の実施形態において、キャパシタは、別の増幅段のキャパシタとは独立な固有のキャパシタンス値を有するように選択され得る。

伝送線２３０および２４０は、並行に形成され、セット／リセット信号を各増幅段に通信する。 図２の実施形態において、伝送線２３０は、セット信号２３２を増幅段１〜１２に提供し、伝送線２４０は、リセット信号２４２を増幅段１〜１２に提供する。

本開示の１つの実施形態において、伝送線２３０および２４０は、セット／リセット信号を伝送するための１つ以上のジョセフソン伝送線（「ＪＴＬ」）を有するように構成される。 ジョセフソン伝送線は、高クロックレートおよび低信号電力を提供するのに有利である。 各ＪＴＬは、特性伝送遅延を有する。 図２を参照すると、ＪＴＬ２３３および２３５は、伝送線２３０に沿って並列に接続されており、ＪＴＬ２４３および２４５は、伝送線２４０に沿って並列に接続されている。

本開示の１つの実施形態によると、増幅段は、電圧源およびそれらの間に挟み込まれた共振回路と並列に接続された２つのＪＴＬを含む。 図２の例示的実施形態を参照すると、ＪＴＬ２３３およびＪＴＬ２４３は、電圧源２０２に接続される。 ＪＴＬ２３３は、セット信号２３２を電圧源２０２に提供し、一方、ＪＴＬ２４３はリセット信号を電圧源２０２に提供する。 第２の増幅段も、電圧源２０２と直列に接続されたインダクタ２０３およびキャパシタ２０４を含む。 図２の例示的実施形態は、インダクタ２０３およびキャパシタ２０４を共振回路として示しているが、本開示は、電圧源に接続されたインダクタおよびキャパシタに排他的に限定されているのではないことに留意すべきである。 実際に、特性遅延を有する任意の能動あるいは受動回路構成が、共振回路の代わりに使用され得る。 例えば、遅延は受動伝送線回路によって提供され得る。

セット信号２３２およびリセット信号２４２は、極端に小さい、単一フラックス量子（「ＳＦＱ」）電圧パルスを各増幅に提供する。 例示的セット／リセット信号は、約０．５ｍＶの高さの４ｐＳの幅のＦＷＨＭであり得る。 ＳＦＱ信号は、活性ＪＴＬ上に分布され直列に接続された電圧源をＯＮおよびＯＦＦする。 １つの実施形態において、各ＪＴＬは約６ｐＳの遅延を提供するように構築された。 共振回路は、約６ｐＳの共振遅延を有するように選択され、それによって、ＪＴＬの共振遅延を整合した。 それ故、共振回路遅延は約６ｐＳのＪＴＬ遅延に整合された。 共振回路はまた、インピーダンス５０オームを提供し、回路は２０ＧＨｚ帯域幅の１０Ｇｂ／ＳのＮＲＺデータを提供した。 増幅器帯域幅ゲイン積は、従来の分布増幅器の増幅器帯域幅ゲイン積よりも実質的に高く、また、ＳＦＱ入力信号の他の増幅器よりも実質的に高い。

図３は、図２の分布増幅器のデバイスレベルの詳細を模式的に例示している。 より詳細には、図３は、例示的電圧源を有する分布増幅器の詳細な図面を提供する。 図３の分布増幅器は、１２段増幅器を例示する。 簡単のために、段１、２および１２が示されている。 図３において、バイアス３５４は、抵抗器３５３およびインダクタ３５１およびキャパシタ３５２を含む集中ＬＣ回路に接続されている。

電圧源３０１、３０２． ． ． ３１２は、超伝導量子干渉デバイス（「ＳＱＵＩＤ」）に配置された２つのジョセフソン接合を含む。 各電圧源は、伝送線３３０および３４０を結合する誘導結合を通してセット／リセットされる。 ＳＱＵＩＤ３１２は、インダクタ３１３および分路抵抗器３１４と同様に、ジョセフソン接合３１５および３１６を含む。 各ＳＱＵＩＤにおける（示されるように、右の接合に非対照的に与えられた）分路抵抗器は、回路をリセットするために必要な異相電圧モードを実行する。 動作の間、インダクタ３６０は、セット／リセットゲート３３２／３４２からのＳＦＱパルスによって電圧を与えられる。 誘導結合は、ＳＱＵＩＤ３１２のインダクタ３１３に電圧を与える。 分路抵抗器３１４は、ＳＱＵＩＤ回路３１２のリセットを可能にする異相電圧モードを提供する。 ＳＱＵＩＤ３１２への分路抵抗器３１４の適用は、例示的であり、限定するのもではない。 ＳＱＵＩＤ回路のリセットを可能にする他の回路構成が、本明細書に開示された原理から外れることなく使用され得る。

図２と同様に、伝送線３３０および３４０は、ＪＴＬ３３３、３３５、３４５および３４３（さらなるＪＴＬは簡単のために省略されている）を含む。 さらに、各電圧源は、インダクタおよびキャパシタを含む共振回路に並列に接続されている。 従って、電圧源３１２は、インダクタ３２１およびキャパシタ３２２に接続されており、累積的に共振回路３２３（交互に集中ＬＣ回路）を形成する。

本開示の１つの実施形態において、入力上の活性ジョセフソン伝送遅延は、出力上の集中ＬＣ伝送線遅延に整合される。 従って、ＪＴＬ３３５を通した伝送遅延は、集中ＬＣ回路３２３の伝送遅延に整合され得る。 別の実施形態において、ＪＴＬ３４５を通した伝送遅延は、集中ＬＣ回路３２３の伝送遅延に整合させられる。 なおも別の実施形態において、ＪＴＬ３３５、３４５の各々は、集中回路３２３の伝送遅延に整合する伝送線遅延を有するように選択される。 なおも別の実施形態において、集中回路３２３は、ＪＴＬ３３３または３４３を通した伝送線遅延を整合する特性遅延を有する。

図３に示された各電圧源は、次の式に従って、３５５および３５３によって外部的に負荷される。

（５０オーム＋５０オーム）／１２＝８オーム （１）
図３の１つの実施形態において、分路抵抗３１４は、式（１）の値よりも小さいように選択される。 つまり、分路抵抗３１４は８オームより小さいように選択され得る。

図４は、本開示の別の実施形態に従った分布増幅器を模式的に例示する。 図４の回路４００は、抵抗器４５３と並列に接続されたバイアス４５４を含む。 回路４００の例示的実装において、抵抗器４５３は５０オームの抵抗であるように選択された。 図２および３のように、図４の実施形態は、１２の増幅段に対応する１２の電圧源を含む。 簡単のために、第１、第２および第１２の電圧源のみが示されている。

図４において、セット／リセット信号４３２が伝送線４３０に提供される。 セットおよびリセット信号は、反対の極性を有し、リセットパルスがセット信号によって発生された信号を消去する。 セットおよびリセットパルスは、それぞれＳＦＱ信号を規定する。 従って、セットおよびリセットパルス４３２は、伝送線４３０の入力に印加される。 逆極性の信号の伝播は、図４に示されるように、ＤＣ電力の代わりにＪＴＬ上にＡＣ電源を必要とする。

伝送線４３０は、ｎ個の増幅段を有する回路がｎ−１個のＪＴＬを有するように、各ＪＴＬが増幅段に整合された複数のＪＴＬを含む。 議論されたように、各ＪＴＬは、それらのＪＴＬに関連した特性遅延を有する。

図２および３の回路と比べて、回路４００の各電圧源は、ただ１つの伝送線（伝送線４３０）と通信する。 従って、電圧源４０１、４０２および４１２は、伝送線４３２に接続され、それぞれ線４７０、４７１および４７８を通って接地されている。 セットおよびリセット信号は反対極性のＳＦＱ信号であり得るので、回路４００は、信号増幅および読み出しのための、特許出願ＸＸＸに記載されるように、「フラックスにより給電される信号フラックス量子回路」に直接接続され得る。

フラックスパワーの単フラックス量子論理ゲートにおけるように、関連したバイアス抵抗器をなくすことによって、そのような増幅器構成はＪＴＬにおける静的な電力消費を避け得る。

インダクタ４５１およびキャパシタ４５２は、電圧源４１２と通信する共振回路を形成することによって、回路４００を完成させる。 １つの例示的実施形態において、抵抗器４５５は抵抗器４５３に整合され、それぞれには５０オームの抵抗が提供された。

本明細書に示された例示的実施形態に関係して、本開示の原理が例示されてきたが、本開示の原理はそれらに限定されるものではなく、それらの任意の修正、変形あるいは並べ替えを含むものである。