具有改进的线性度的分路式放大器

申请号 CN201480014582.7 申请日 2014-03-11 公开(公告)号 CN105075114B 公开(公告)日 2017-09-01
申请人 高通股份有限公司; 发明人 A·A·约瑟夫; L-C·常;
摘要 公开了具有可配置增益和线性化 电路 系统的分路式 放大器 。一种装置包括第一(430)和第二(440)放大器电路以及可以是放大器的一部分的线性化电路(420)。第一(430)和第二(440)放大器电路并联地耦合至放大器输入端(X)。线性化电路(420)也耦合至放大器输入端(X)。第一(430)和第二(440)放大器电路在高增益模式中被启用。第一(430)和第二(440)放大器电路之一在低增益模式中被启用。线性化电路(420)在第二模式中被启用并在第一模式中被禁用。放大器被拆分成多个部分。每一部分包括放大器电路以及该放大器的一部分。可以在低增益模式中使用一个放大器电路和线性化电路来获得高线性度。
权利要求

1.一种装置,包括:
耦合至放大器输入端的第一放大器电路
耦合至所述放大器输入端并且与所述第一放大器电路并联的第二放大器电路;以及耦合至所述放大器输入端的线性化电路,所述第一和第二放大器电路在第一模式中被启用,所述第一和第二放大器电路之一在第二模式中被启用,所述线性化电路在所述第二模式中被启用并且在所述第一模式中被禁用,
其中所述线性化电路接收增益控制信号,并且其中所述线性化电路基于所述增益控制信号来被启用或禁用。
2.如权利要求1所述的装置,其特征在于,
所述第一放大器电路包括:
耦合至所述放大器输入端的第一增益晶体管;以及
耦合在所述第一增益晶体管与所述放大器输出端之间的第一共源共栅晶体管;并且所述第二放大器电路包括:
耦合至所述放大器输入端的第二增益晶体管;以及
耦合在所述第二增益晶体管与所述放大器输出端之间的第二共源共栅晶体管。
3.如权利要求1所述的装置,其特征在于,
所述第一放大器电路包括:
耦合至所述放大器输入端的第一增益晶体管;
耦合在所述第一增益晶体管与第一放大器输出端之间的第一共源共栅晶体管;以及耦合在所述第一增益晶体管与第二放大器输出端之间的第二共源共栅晶体管;并且所述第二放大器电路包括:
耦合至所述放大器输入端的第二增益晶体管;
耦合在所述第二增益晶体管与所述第一放大器输出端之间的第三共源共栅晶体管;以及
耦合在所述第二增益晶体管与所述第二放大器输出端之间的第四共源共栅晶体管。
4.如权利要求1所述的装置,其特征在于,
所述第一放大器电路包括:
耦合至所述放大器输入端的第一增益晶体管;
耦合至第二放大器输入端的第二增益晶体管;
耦合在所述第一增益晶体管与第一放大器输出端之间的第一共源共栅晶体管;以及耦合在所述第二增益晶体管与第二放大器输出端之间的第二共源共栅晶体管;并且所述第二放大器电路包括:
耦合至所述放大器输入端的第三增益晶体管;
耦合至所述第二放大器输入端的第四增益晶体管;
耦合在所述第三增益晶体管与所述第一放大器输出端之间的第三共源共栅晶体管;以及
耦合在所述第四增益晶体管与所述第二放大器输出端之间的第四共源共栅晶体管。
5.如权利要求1所述的装置,其特征在于,所述线性化电路包括:
串联耦合在所述放大器输入端与电路接地之间的电阻器和开关
6.如权利要求5所述的装置,其特征在于,所述线性化电路进一步包括:
与所述电阻器和所述开关串联耦合在所述放大器输入端与电路接地之间的电容器。
7.如权利要求6所述的装置,其特征在于,所述线性化电路进一步包括:
第二开关,所述第二开关耦合在偏置电压与所述电容器之间并且能操作用于在所述线性化电路被禁用时将所述电容器预充电至所述偏置电压。
8.如权利要求1所述的装置,其特征在于,所述第一模式对应于高增益模式,而所述第二模式对应于低增益模式,所述第一和第二放大器电路在所述高增益模式中提供第一增益,所述第一或第二放大器电路在所述低增益模式中提供第二增益,所述第二增益低于所述第一增益。
9.如权利要求2所述的装置,其特征在于,进一步包括:
耦合在所述第一增益晶体管的栅极与源极之间的可配置匹配电容器。
10.如权利要求9所述的装置,其特征在于,所述可配置匹配电容器包括:
用于包括所述第一和第二放大器电路的放大器的输入匹配的电容器;以及开关,所述开关耦合至所述电容器并且能操作用于在所述第一增益晶体管的栅极与源极之间耦合或解耦所述电容器。
11.如权利要求10所述的装置,其特征在于,所述电容器具有可调整电容。
12.如权利要求2所述的装置,其特征在于,进一步包括:
耦合至所述第一增益晶体管的栅极的输入匹配电路。
13.如权利要求12所述的装置,其特征在于,所述输入匹配电路包括:
耦合在所述输入匹配电路的输入端与输出端之间的电感器。
14.如权利要求1所述的装置,其特征在于,所述第一放大器电路对应于包括所述第一和第二放大器电路的放大器的增益的三分之二,且所述第二放大器电路对应于所述放大器的增益的三分之一。
15.如权利要求1所述的装置,其特征在于,所述第一和第二放大器电路各自对应于包括所述第一和第二放大器电路的放大器的增益的一半。
16.一种方法,包括:
在第一模式中用耦合至放大器输入端的第一和第二放大器电路来放大输入射频(RF)信号;
在第二模式中用所述第一和第二放大器电路中的一个放大器电路来放大所述输入射频(RF)信号;
在所述第二模式中启用耦合至所述放大器输入端的线性化电路;以及
在所述第一模式中禁用所述线性化电路,
其中所述线性化电路接收增益控制信号,并且其中所述线性化电路基于所述增益控制信号来被启用或禁用。
17.如权利要求16所述的方法,其特征在于,进一步包括:
在所述第一模式中将电容器耦合在所述第一放大器电路中的增益晶体管的栅极与源极之间;以及
在所述第二模式中在所述增益晶体管的栅极与源极之间断开所述电容器。
18.如权利要求16所述的方法,其特征在于,进一步包括:
在所述第一模式中用所述第一和第二放大器电路来生成第一和第二输出射频(RF)信号,并且在所述第二模式中用所述第一和第二放大器电路中的所述一个放大器电路来生成所述第一和第二输出RF信号。
19.一种设备,包括:
耦合至放大器输入端的第一放大装置;
耦合至所述放大器输入端并且与所述第一放大装置并联的第二放大装置;以及耦合至所述放大器输入端的线性化装置,所述第一和第二放大装置在第一模式中被启用,所述第一和第二放大装置之一在第二模式中被启用,所述线性化装置在所述第二模式中被启用并且在所述第一模式中被禁用,
其中所述线性化装置接收增益控制信号,并且其中所述线性化装置基于所述增益控制信号来被启用或禁用。
20.如权利要求19所述的设备,其特征在于,进一步包括:
耦合至所述第一放大装置的用于电容匹配的装置。

说明书全文

具有改进的线性度的分路式放大器

[0001] 背景
[0002] 领域
[0003] 本公开一般涉及电子器件,尤其涉及放大器。

背景技术

[0004] 无线通信系统中的无线设备(例如,蜂窝电话或智能电话)可以传送和接收数据以供双向通信。无线设备可包括用于数据传送的发射机以及用于数据接收的接收机。对于数据传输,发射机可用数据来调制本地振荡器(LO)信号以获得经调制信号,放大经调制信号以获得具有恰当发射功率电平的输出射频(RF)信号,并经由天线将该输出RF信号发射到基站。对于数据接收,接收机可经由天线获得收到RF信号并且可放大和处理该收到RF信号以恢复由基站发送的数据。
[0005] 无线设备可包括用于不同目的的不同类型的放大器。例如,无线设备可包括接收机中的低噪声放大器(LNA)、发射机中的功率放大器(PA)以及接收机和/或发射机中的可变增益放大器(VGA)。放大器可能需要满足与增益、线性度等有关的各种要求。具有可配置增益和高线性度的放大器是高度合乎需要的。
[0006] 附图简述
[0007] 图1示出了无线设备正与无线系统通信。
[0008] 图2示出了图1中的无线设备的框图
[0009] 图3示出了具有可配置增益的LNA的示意图。
[0010] 图4A、4B和4C示出了具有可配置增益和线性化电路系统的分路式LNA的三个示例设计的示意图。
[0011] 图5A和5B示出了分路式单输入多输出(SIMO)LNA的两个示例性设计的示意图。
[0012] 图6示出了分路式多输入多输出(MIMO)LNA的示例性设计的示意图。
[0013] 图7示出了图4B中的分路式LNA的性能的标绘。
[0014] 图8示出了用于执行信号放大的过程。
[0015] 详细描述
[0016] 以下阐述的详细描述旨在作为本公开的示例性设计的描述,而无意表示可在其中实践本公开的仅有设计。术语“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何设计不必被解释为优于或胜过其他设计。本详细描述包括具体细节以提供对本公开的示例性设计的透彻理解。对于本领域技术人员将明显的是,没有这些具体细节也可实践本文描述的示例性设计。在一些实例中,公知的结构和器件以框图形式示出以免湮没本文中给出的示例性设计的新颖性。
[0017] 本文公开了具有可配置增益和线性化电路系统的分路式放大器(split amplifier)。分路式放大器是包括多个放大器电路和线性化电路的放大器。一个或多个放大器电路可被启用以获取分路式放大器的期望增益。线性化电路可被启用或禁用以获取分路式放大器的期望线性度。分路式放大器可被视作被拆分成多个放大器电路。分路式放大器可被用于各种电子设备,诸如无线通信设备。
[0018] 图1示出了与无线通信系统120和122通信的无线设备110。每个无线系统可以是长期演进(LTE)系统、码分多址(CDMA)系统、全球移动通信(GSM)系统、无线局域网(WLAN)系统或其他某个无线系统。CDMA系统可实现宽带CDMA(WCDMA)、CDMA 1X、时分同步CDMA(TD-SCDMA)、或其他某个版本的CDMA。为简化起见,图1示出了包括两个基站130和132以及一个系统控制器140的无线系统120以及包括一个基站134的无线系统122。一般而言,无线系统可包括任何数目的基站以及任何网络实体集合。基站还可被称为B节点、演进型B节点(eNB)、接入点等。
[0019] 无线设备110还可以被称为用户装备(UE)、移动站、终端、接入终端、订户单元、站等。无线设备110可以是蜂窝电话、智能电话、平板设备、无线调制解调器个人数字助理(PDA)、手持式设备、膝上型计算机、智能本、上网本、无绳电话、无线本地环路(WLL)站、蓝牙设备、等等。无线设备110可与无线系统120和/或122通信。无线设备110还可接收来自广播站的信号、来自一个或多个全球导航卫星系统(GNSS)中的卫星(例如,卫星150)的信号、等等。无线设备110可以支持用于无线通信的一种或多种无线电技术,诸如LTE、WCDMA、CDMA 1X、TD-SCDMA、GSM、802.11等等。
[0020] 图2示出了图1中的无线设备110的示例性设计的框图。在这一示例性设计中,无线设备110包括耦合至主天线210的收发机220、耦合至副天线212的收发机222、以及数据处理器/控制器280。收发机220包括天线接口电路224、多(K)个LNA 230a到330k、接收电路240、发射电路250、和多(K)个功率放大器(PA)260a到260k。收发机222包括天线接口电路226、多(M)个LNA 232a到232m、接收电路242、发射电路252、和多(M)个PA 262a到262m。收发机220和222可支持多个频带、载波聚集、多种无线电技术、多个无线系统、接收分集、发射分集、从多个发射天线到多个接收天线的MIMO传输等等,或其任何组合。
[0021] 对于数据接收,天线210接收来自基站和/或其他发射机站的信号并将收到RF信号提供给天线接口电路224。天线接口电路224将一个或多个输入RF信号提供给一个或多个所选接LNA 230。天线接口电路224可包括开关、双工器、共用器、发射滤波器、接收滤波器、匹配电路、定向耦合器等。每个所选LNA 230放大其输入RF信号并且向接收电路240提供一个或多个经放大RF信号。接收电路240将每一个经放大RF信号从RF下变频到基带,对经下变频信号进行滤波和放大,并且将输入基带信号提供给数据处理器280。接收电路240可包括混频器、滤波器、放大器、匹配电路、振荡器、LO发生器、相环(PLL)等。
[0022] 对于数据传输,数据处理器280处理(例如,编码和调制)要发射的数据,并且将一个或多个输出基带信号提供给发射电路250。发射电路250对每个输出基带信号进行放大、滤波并将其从基带上变频至RF,以及将所得的经调制信号提供给所选PA 260。发射电路250可包括放大器、滤波器、混频器、匹配电路、振荡器、LO发生器、PLL等等。每个所选PA 260放大其经调制信号,并且提供具有恰当发射功率电平的输出RF信号。来自每个所选PA 260的输出RF信号被路由通过天线接口电路224并经由天线210来发射。
[0023] 收发机222内的LNA 232、接收电路242、发射电路252和PA 262可以按与收发机220内的LNA 230、接收电路240、发射电路250和PA 260相类似的方式操作。收发机220和222可包括图2中未示出的其他电路。收发机220和222的全部或部分可被实现在一个或多个模拟集成电路(IC)、RF IC(RFIC)、混合信号IC等上。例如,LNA 230和接收电路240可实现在一个模上,该模块可以是RFIC等。收发机220和222中的这些电路也可按其他方式来实现。
[0024] 数据处理器/控制器280可为无线设备110执行各种功能。例如,数据处理器280可对经由接收机电路240和242接收到的数据以及经由发射电路250和252传送的数据执行处理。控制器280可以控制收发机220和222内的各种电路的操作。存储器282可存储供数据处理器/控制器280使用的程序代码和数据。数据处理器/控制器280可以实现在一个或多个专用集成电路(ASIC)和/或其他IC上。
[0025] 图2示出了具有耦合至两个天线210和212的两个收发机220和222的无线设备110的示例性设计。一般而言,无线设备可以包括用于任何数目的天线的任何数目的收发机。每个收发机可包括任何数目的LNA和任何数目的PA以支持任何数目的频带、任何数目的无线系统、任何数目的无线电技术等。
[0026] 图2中的LNA 230和232可具有可配置增益以处置一定范围的信号状况。具有可配置增益的LNA可按各种方式并用各种类型的晶体管来实现。以下描述了用N沟道金属化物半导体(NMOS)晶体管来实现的LNA的一些示例性电路设计。
[0027] 图3示出了具有可配置增益的LNA 300的示意图。LNA 300包括源极衰退电感器332、增益晶体管334和共源共栅晶体管336。输入匹配电路310使其一端接收输入RF信号(RFin),并且另一端耦合至增益晶体管334的栅极。增益晶体管334使其源极耦合至电感器
332的一端,并且其漏极耦合至共源共栅晶体管336的源极。电感器332的另一端耦合至电路接地。共源共栅晶体管336使其栅极接收控制信号(Vcasc),并且使其漏极耦合至负载电路
380。增益晶体管334和共源共栅晶体管336可以如图3所示用NMOS晶体管,或者可以用其他类型的晶体管来实现。电阻器314使其一端耦合至增益晶体管334的栅极,并且使另一端接收针对增益晶体管334的偏置电压(Vbias)。
[0028] 在LNA 300内,增益晶体管334放大RFin信号并且提供经放大信号。共源共栅晶体管336缓冲经放大信号并将输出RF信号(RFout)提供给负载电路380。源极退化电感器332执行数种功能。首先,电感器332使得LNA 300能够获取好的动态范围(例如,低噪声系数),并且以低功耗来为接收机达成高灵敏度。其次,电感器332有助于LNA 300的输入匹配。
[0029] 增益晶体管334可用偏置电流Ibias来偏置,偏置电流Ibias可由经由电阻器314施加给增益晶体管334的栅极的Vbias电压来确定。该偏置电流可以被选择以为LNA 300获得期望的增益、线性度和动态范围。偏置电压可被调整以使得期望量的偏置电流流经增益晶体管334。可为具有较高偏置电流的LNA 300获得较高的增益,反之亦然。
[0030] 提供给LNA 300的输入RF信号可包括一个或多个期望信号以及干扰信号。期望信号是将由无线设备接收的所传送信号。干扰信号是不由无线设备接收的所传送信号。输入RF信号可包括扰乱,该扰乱是具有比期望信号的振幅大得多的振幅并且在频率上接近期望信号的干扰信号。LNA 300的非线性度可导致致使互调失真(IMD)的扰乱。IMD可在频率上交叠期望信号并且可充当可不利地影响期望信号的接收的附加噪声。
[0031] 可选择源极退化电感器332的电感以及偏置电流的量以便为LNA 300获得期望的增益、动态范围和线性度。LNA 300的线性度可通过三阶截点(IP3)来量化。当存在强扰乱时,LNA 300和/或接收机可以饱和,这可能使信噪比(SNR)降级。LNA 300应当在存在扰乱时具有高线性度以缓解SNR降级。
[0032] LNA 300可以具有可配置增益以处置不同的信号状况。LNA 300可以(i)在输入RF信号中不存在扰乱时以高增益模式操作或者(ii)在输入RF信号中存在扰乱时以低增益模式操作。例如,LNA 300可以在低增益模式中具有比高增益模式低6到9分贝(dB)的增益。LNA 300在低增益模式中的较低增益可有助于接收机在存在扰乱的情况下满足线性度要求。
[0033] 一般而言,LNA或接收机可在存在强扰乱时饱和,这可使SNR降级。避免饱和的一种方式是通过减小偏置电流来减小LNA的增益。然而,如果偏置电流被降低的太多,则可能不利地影响源极衰退电感器的输入匹配。因此,偏置电流可被减小由输入匹配约束限定的量。将偏置电流限制在某个最小量将导致LNA的受限动态范围。LNA可随后不能在不过度降级SNR的情况下处置超过某个等级的强扰乱。
[0034] 在本公开的一方面,包括多个放大器电路和线性化电路的分路式放大器可用于针对不同信号状况获取良好性能。一个或多个放大器电路可被启用以获取期望增益。线性化电路可被启用或禁用以获取期望线性度。分路式放大器可具有良好动态范围、高线性度和其他期望特性。分路式放大器的可配置增益可防止接收机饱和。分路式放大器的高线性度可允许接收机获取高SNR。
[0035] 图4A示出了具有可配置增益和线性化电路系统的分路式LNA 400的示例性设计的示意图。LNA 400可被用于图2中的LNA 230和232中的任一个。LNA 400包括两个放大器电路430和440、源极衰退电感器432和线性化电路420。
[0036] 在图4A中示出的示例性设计中,放大器电路430包括增益晶体管434和共源共栅晶体管436。放大器电路440包括增益晶体管444和共源共栅晶体管446。增益晶体管434使其源极耦合至电感器432的一端,并且使其栅极耦合至节点X,并使其漏极耦合至共源共栅晶体管436的源极。电感器432的另一端耦合至电路接地。共源共栅晶体管436使其栅极接收第一控制信号(Vcasc1),并且使其漏极耦合至负载电路480。增益晶体管444使其源极耦合至增益晶体管434的源极,使其栅极耦合至增益晶体管434的栅极,并使其漏极耦合至共源共栅晶体管446的源极。共源共栅晶体管446使其栅极接收第二控制信号(Vcasc2),并且使其漏极耦合至负载电路480。增益晶体管434和444以及共源共栅晶体管436和446可用NMOS晶体管(如图4A中所示)或使用其他类型的晶体管来实现。
[0037] 输入匹配电路410使其一端接收输入RF信号(RFin),并且另一端在节点X处耦合至增益晶体管434和444的栅极。电阻器414使其一端耦合至节点X并且使另一端接收针对增益晶体管334的偏置电压(Vbias)。输入匹配电路410和电阻器414可被认为是LNA 400的部分或者在LNA 400外部。
[0038] 线性化电路420耦合在增益晶体管434和444与电路接地之间。线性化电路420接收增益控制信号(增益模式)并且基于该增益控制信号来启用或禁用。
[0039] 在图4A中所示的示例性设计中,负载电路480包括变压器482,变压器482包括初级线圈484和次级线圈486。初级线圈484耦合在共源共栅晶体管436的漏极与电源电压(VDD)之间。次级线圈486向下变频器(图4A中未示出)提供差分输出RF信号。
[0040] 在图4A所示的示例性设计中,LNA 400被拆分成并联耦合的两个LNA部分。第一LNA部分包括放大器电路430,而第二LNA部分包括放大器电路440。一个或两个LNA部分可取决于期望的增益和线性度来启用。
[0041] LNA 400可基于这两个LNA部分之比的任何组合来拆分。在第一示例性设计中,第一LNA部分可对应于LNA 400的2/3,而第二LNA部分可对应于LNA 400的1/3。在该示例性设计中,LNA 400可具有W/L长宽比,第一LNA部分中的增益晶体管434可具有(2/3)*(W/L)的大小,且第二LNA部分中的增益晶体管444可具有(1/3)*(W/L)的大小,其中W表示晶体管的宽度,而L表示晶体管的长度。在第二示例性设计中,每一LNA部分可对应于LNA 400的1/2。在该示例性设计中,增益晶体管434和444各自可具有(1/2)*(W/L)的大小。LNA 400还可基于这两个LNA部分之比的某一其他组合来拆分。仅仅第一LNA部分或仅仅第二LNA部分可以在低增益模式中启用。
[0042] LNA 400可以支持多种增益模式,这多种增益模式可包括高增益模式和低增益模式。LNA 400可在高增益模式中操作并在输入RF信号中不存在扰乱时提供高增益。LNA 400可在低增益模式中操作并在输入RF信号中存在扰乱时提供较低增益。LNA 400在低增益模式中可具有比处于高增益模式时低的增益,这可有助于接收机在存在扰乱的情况下满足线性度要求。每种增益模式可以与LNA 400的特定增益值或增益值范围相关联。
[0043] 在高增益模式中,放大器电路430和440两者可通过在共源共栅晶体管436和446的栅极处施加适当的控制电压来启用。增益晶体管434和444各自可用足够量的偏置电流来偏置以在高增益模式中为LNA 400获得期望的增益、线性度、动态范围和噪声系数。增益晶体管434和444放大RFin信号并提供经放大信号,这些经放大信号分别由共源共栅晶体管436和446缓冲。在共源共栅晶体管436和446的漏极处缓冲的信号被加总以获取RFout信号。
[0044] 在高增益模式中,线性化电路420可被禁用并从增益晶体管434和444的栅极断开。输入匹配电路410可在高增益模式中为LNA 400提供输入匹配。
[0045] 在低增益模式中,只有一个放大器电路430或440可通过在一个共源共栅晶体管436或446的栅极处施加适当的控制电压来启用,并且另一放大器电路可通过在另一共源共栅晶体管的栅极处施加低电压(例如,0伏特(V))来禁用。放大器电路还可通过在增益晶体管的栅极处施加适当的控制电压(例如,0V)来禁用。为了清楚起见,以下描述假定在低增益模式中放大器电路430被启用,而放大器电路440被禁用。增益晶体管434可用足够量的偏置电流来偏置以在低增益模式中为LNA 400获得期望的增益、线性度、动态范围和噪声系数。
增益晶体管434放大RFin信号并提供经放大信号。共源共栅晶体管436缓冲经放大信号并提供RFout信号。在低增益模式中,增益晶体管434可用较小偏置电流来偏置以减小LNA 400的增益。
[0046] 在低增益模式中,线性化电路420可被启用并连接到增益晶体管434和444的栅极。线性化电路420可减小增益晶体管434的栅极处的电压摆幅,这然后可改进LNA 400的线性度(例如,IP3)。
[0047] 图4A示出了具有针对两个LNA部分的两个放大器电路430和440的分路式LNA 400的示例性设计。一般而言,分路式LNA可包括针对任何数量的LNA部分的任何数量的放大器电路。分路式LNA可基于LNA部分之比的任何组合来拆分。例如,分路式LNA可包括针对N个LNA部分的N个放大器电路,并且可如下拆分:
[0048]
[0049] 其中Fn是分路式LNA中针对第n个LNA部分的分数部分,并且
[0050] N是大于1的整数值。
[0051] 分路式LNA可具有W/L长宽比。第n个LNA部分中的增益晶体管可具有Fn*(W/L)的大小。
[0052] 分路式LNA可支持任何数量的增益模式。每一增益模式可以与被启用的放大器电路的不同集合相关联。每一被启用的放大器电路可具有固定偏置电流或可变偏置电流。每一增益模式可以与特定增益值或增益值的特定范围相关联,该特定增益值或增益值的特定范围可取决于被启用的放大器电路以及每一被启用的放大器电路的偏置电流。
[0053] 图4A示出了具有可配置增益和线性化电路系统的分路式LNA 400的示例性设计。LNA 400还可以用其他方式来实现。在另一示例性设计中,LNA可包括(i)耦合至至少一个源极衰退电感器的至少一个增益晶体管以及(ii)直接耦合至电路接地的至少一个附加增益晶体管。增益晶体管或附加增益晶体管可例如取决于信号状况来选择。在另一示例性设计中,LNA可包括耦合在LNA的输出端与输入端之间的反馈电路。该反馈电路可包括电阻器、电容器、晶体管、其他某个电路组件、或其组合。反馈电路可有助于输入匹配并且还可增进LNA的线性度。
[0054] 在另一示例性设计中,LNA可包括替代共源共栅晶体管的共源共栅电路。该共源共栅电路可包括(i)耦合在增益晶体管的漏极与中间节点之间的第一共源共栅晶体管,(ii)耦合在该中间节点与该LNA的输出端之间的第二共源共栅晶体管,以及(iii)耦合在该中间节点与电路接地之间的分流晶体管。当该共源共栅电路被启用时,第一和第二共源共栅晶体管可以被导通以在LNA输出端处提供输出RF信号,并且该分流晶体管可以被截止。当该共源共栅电路被禁用时,第一和第二共源共栅晶体管可以被截止以在LNA输出端处不提供输出RF信号,并且该分流晶体管可以被导通以将该中间节点拉至电路接地并提供LNA输出端与增益晶体管之间更好的隔离。当相同的负载电路被例如不同LNA中的多个增益晶体管共享时,期望有较好的隔离。
[0055] 在示例性设计中,源极衰退电感器432可具有固定电感。在另一示例性设计中,电感器432可以是具有可变或可编程电感的可配置电感器。例如,电感器432可用串联耦合的多个电感器和/或并联耦合的多个电感器来实现。可通过(i)经由一个或多个开关来短接一个或多个串联耦合的电感器和/或(ii)经由一个或多个开关来断开一个或多个并联耦合的电感器来获得不同的电感值。
[0056] 负载电路480可按其他方式来实现。在另一示例性设计中,负载电路可包括耦合在VDD电源与共源共栅晶体管436的漏极之间的电感器以及可能的电容器。在又一示例性设计中,负载电路可包括使其源极耦合至VDD电源并且使其漏极耦合至共源共栅晶体管436的漏极的P沟道金属氧化物半导体(PMOS)晶体管。PMOS晶体管可为共源共栅晶体管436提供有源负载。
[0057] 在图4A所示的示例性设计中,线性化电路420耦合在增益晶体管434和444的栅极与电路接地之间。线性化电路也可耦合至LNA的其他节点。例如,线性化电路可耦合在增益晶体管的源极或漏极与电路接地之间,或者在增益晶体管的栅极与源极之间、或者在LNA的某一其他节点处。线性化电路420可按各种方式来实现。线性化电路420的一些示例性设计在以下描述。
[0058] 图4B示出了可用于图2中的LNA 230和232中的任一个的分路式LNA 402的示例性设计的示意图。LNA 402包括图4中的LNA 400中的全部电路组件且具有以下差异。LNA 402包括作为图4A中的输入匹配电路410和线性化电路420的一种示例性设计的输入匹配电路410x和线性化电路420x。
[0059] 在线性化电路420x内,晶体管424使其源极耦合至电容器422的一端,使其栅极耦合至电阻器428的一端,并且使其漏极耦合至电阻器426的一端。电容器422的另一端耦合至电路接地。电阻器426的另一端耦合至增益晶体管434和444的栅极。电阻器428的另一端接收增益模式控制信号。当线性化电路420被禁用/断开时并且在晶体管424被截止的情况下,图4B中的晶体管424、电容器422和电阻器426的布置可允许LNA 402在高增益模式中达成高敏感度。
[0060] 在线性化电路420x内,RC网络由电阻器426和电容器422形成。电阻器426减小由电感器412和432形成的输入储能电路的品质因数(Q)以及增益晶体管434的栅极与源极之间的寄生电容。输入储能电路的较低Q减小增益晶体管434的栅极处的电压摆幅,这改进LNA 402的线性度(例如,IP3)。如图4B所示的电阻器426的定位/位置允许LNA 402在高增益模式中达成高敏感度和低噪声系数。
[0061] 图7示出了对于线性化电路420x内的电阻器426的不同值而言LNA 402的示例性性能。在图7中,横轴表示电阻器426的电阻并且是以欧姆为单位来给出的。纵轴表示噪声系数并且还表示输入储能电路的Q。标绘710示出了对照电阻器426的电阻的输入储能电路的Q。标绘720示出了对照电阻器426的电阻的LNA 402的噪声系数。如图7所示,电阻器426的较低电阻可由于较低的Q而改进线性度,而较高电阻可改进噪声系数。
[0062] 回头参照图4B,在线性化电路420x内,电容器422充当避免Vbias电压的扰乱的交流电(AC)耦合电容器。晶体管424用作开关,并且被(i)导通以将RC网络连接至增益晶体管434的栅极或者(ii)截止以将RC网络从增益晶体管434的栅极断开。电阻器428减少晶体管
424的漏极与电阻器426之间的中间节点处至接地的寄生电容。这可以在线性化电路420不处于使用中时防止电阻器428的噪声漏泄并在高增益模式中防止使LNA 402的敏感度降级。
[0063] 图4B示出了线性化电路的示例性设计。一般而言,线性化电路可包括一个或多个电阻器、或电感器、或电容器、或其他电路组件、或其组合。线性化电路的电路组件可以并联和/或串联耦合。线性化电路还可耦合至LNA的输入或LNA的某一其它节点。
[0064] 在图4B中示出的示例性设计中,输入匹配电路410x包括耦合在输入匹配电路410x的输入端与输出端之间的电感器412。单个电路组件(例如,仅电感器412)可能足以为LNA 400获得良好的输入匹配。
[0065] 输入匹配电路还可以用其他方式来实现。例如,输入匹配电路可以包括耦合在输入端与电路接地之间的分流电容器、或者耦合在输出端与电路接地之间的分流电容器、或者耦合在输入匹配电路的输入端与输出端之间的电容器、或者以其他方式耦合的某个其他电路组件、或其组合。每个电容器可以是固定电容器或者可配置电容器。
[0066] 一般而言,LNA的输入匹配可以用有源电路(例如,包括一个或多个晶体管)和/或无源电路(例如,包括一个或多个电阻器、电感器、电容器等)来达成。可能期望仅使用一个电路组件(例如,一个电感器)来进行输入匹配从而减小成本、功耗和电路面积。也可能期望对高增益模式和低增益模式二者中的输入匹配使用相同电路组件(例如,相同电感器)。
[0067] 图4C示出了可用于图2中的LNA 230和232中的任一个的分路式LNA 404的示例性设计的示意图。LNA 404包括图4B中的LNA 402中的全部电路组件且具有以下差异。LNA 404包括作为图4A中的线性化电路420的另一示例性设计的线性化电路420y。LNA 404进一步包括耦合在增益晶体管434的栅极与源极之间的可配置匹配电容器470。
[0068] 线性化电路420y包括电容器422、晶体管424和电阻器426和428,这些组件如以上在图4B中针对线性化电路420x描述的那样耦合。线性化电路420y进一步包括晶体管429,晶体管429使其源极耦合至电容器422,使其栅极接收互补增益控制信号(增益模式_b),并且使其漏极耦合至Vbias电压。增益模式_b信号与增益模式信号互补。
[0069] 晶体管429可被用于对电容器422预充电以促成高增益模式与低增益模式之间的快速切换。在高增益模式中,晶体管424由增益模式信号来截止,并且晶体管429由增益模式_b信号来导通。在高增益模式中,电容器422从晶体管434的栅极断开并且经由晶体管429被预充电至Vbias电压。在低增益模式中,晶体管424由增益模式信号来导通,并且晶体管429由增益模式_b信号来截止。在低增益模式中,电容器422连接至晶体管434的栅极并且经由电阻器426和晶体管424维持在Vbias电压。通过在高增益模式中经由晶体管429对电容器
422预充电,从高增益模式到低增益模式的切换可更为快速地进行。
[0070] 在图4C中所示的示例性设计中,可配置匹配电容器470包括晶体管472和可调整电容器474。晶体管472使其源极耦合至增益晶体管434的源极,使其栅极接收增益模式_b控制信号,并且使其漏极耦合至电容器474的一端。电容器474的另一端耦合至增益晶体管434的栅极。可调整电容器474可被用于调整LNA 404的输入阻抗并且辅助LNA 404的输入匹配。
[0071] 可调整电容器474可用各种方式来实现。在示例性设计中,可调整电容器474可用具有能通过模拟电压来改变的电容的可变电容器(变容管)来实现。在另一示例性设计中,可调整电容器474可以用可切换电容器组来实现。每个可切换电容器可用与开关串联耦合的电容器来实现,并且该串联组合可耦合在增益晶体管434的栅极与源极之间。可切换电容器可通过闭合其开关而被选择或者通过断开其开关而不被选择。可切换电容器组中的电容器可以具有(i)相同的电容以供温度计解码或者(ii)不同的电容以供二进制或几何加权。期望的栅极-源极电容(Cgs)可通过选择恰适数量的可切换电容器或可切换电容器的恰适组合来获得。在这一示例性设计中,晶体管472可用用于可切换电容器的开关来代替并且可被省略。
[0072] 在示例性设计中,晶体管472可被导通,并且在高增益模式中可调整电容器474可耦合在增益晶体管434的栅极与源极之间。在低增益模式中,晶体管472可被截止,并且可调整电容器474可与增益晶体管434解耦以允许在低增益模式中显著地减小偏置电流。解耦可调整电容器474还可增大输入储能电路的Q,这使得能够在低增益模式中进一步减小偏置电流。
[0073] 无线设备110可以并发地在不同的频率接收多个所传送信号。这些多个所传送的信号可以由一个或多个基站以不同频率在多个载波上发送以供载波聚集。这些多个所传送的信号还可由不同的基站来发送以进行协调式多点(CoMP)传输、切换等。这些多个所传送的信号还可由不同无线系统中的基站来发送以用于并发服务,诸如语音/数据或数据/数据或语音/语音等。例如,无线设备110可支持双SIM/双待(DSDS)和/或双SIM/双通(DSDA),并且能够并发地与多个无线系统(诸如TD-SCDMA和GSM系统、或LTE和GSM系统、或CDMA和GSM系统等)进行通信。无线设备110可包括一个或多个SIMO LNA和/或一个或多个MIMO LNA以支持载波聚集、CoMP、来自多个无线系统的并发服务等。
[0074] 图5A示出了可用于图2中的LNA 230和232中的任一个的分路式SIMO LNA 500的示例性设计的示意图。SIMO LNA 500包括接收一个输入RF信号(RFin)(可以针对一个频带)的一个LNA输入端以及提供两个输出RF信号(RFout1和RFout2)(针对两个载波集)的两个LNA输出端。SIMO LNA 500包括两个放大器电路530和540、源极衰退电感器532和线性化电路520。
[0075] 在图5A中示出的示例性设计中,放大器电路530包括增益晶体管534和两个共源共栅晶体管536和538。放大器电路540包括增益晶体管544和两个共源共栅晶体管546和548。增益晶体管534使其源极耦合至电感器532的一端,并且使其栅极耦合至节点X,并使其漏极耦合至共源共栅晶体管536和538的源极。电感器532的另一端耦合至电路接地。共源共栅晶体管536使其栅极接收第一控制信号(Vcasc1),并且使其漏极耦合至负载电路580。共源共栅晶体管538使其栅极接收第二控制信号(Vcasc2),并且使其漏极耦合至负载电路590。增益晶体管544使其源极耦合至增益晶体管534的源极,使其栅极耦合至增益晶体管534的栅极,并使其漏极耦合至共源共栅晶体管546和548的源极。共源共栅晶体管546使其栅极接收第三控制信号(Vcasc3),并且使其漏极耦合至负载电路580。共源共栅晶体管548使其栅极接收第四控制信号(Vcasc4),并且使其漏极耦合至负载电路590。增益晶体管534和544以及共源共栅晶体管536、538、546和548可用NMOS晶体管(如图5A中所示)或用其他类型的晶体管来实现。
[0076] 在图5A所示的示例性设计中,LNA 500被拆分成两个LNA部分。第一LNA部分包括放大器电路530,而第二LNA部分包括放大器电路540。LNA 500可基于这两个LNA部分之比的任何组合来拆分。在第一示例性设计中,第一LNA部分可对应于LNA 500的2/3,而第二LNA部分可对应于LNA 500的1/3。在第二示例性设计中,每一LNA部分可对应于LNA 500的1/2。LNA 500还可基于这两个LNA部分之比的某一其他组合来拆分。
[0077] SIMO LNA 500在任何给定时刻可按单输出模式或多输出模式操作。在单输出模式中,LNA 500接收包括至少一个所传送信号(例如,在一个载波集上)的输入RF信号并将一个输出RF信号提供给一个负载电路580或590。在多输出模式中,LNA 500接收包括至少两个所传送信号(例如,在两个载波集上)的输入RF信号并将两个输出RF信号提供给两个负载电路580和590(例如,每个载波集一个输出RF信号)。
[0078] SIMO LNA 500可以在单输出模式和/或多输出模式中支持多种增益模式。例如,LNA 500可在多输出模式中支持高增益模式和低增益模式。替换地或附加地,LNA 500可在单输出模式中支持高增益模式和低增益模式。在高增益模式中,放大器电路530和540两者可通过向每个放大器电路中的一个或多个共源共栅晶体管施加适当的控制电压来启用。线性化电路520可被禁用。在低增益模式中,仅仅一个放大器电路530或540可通过向被启用的放大器电路中的一个或多个共源共栅晶体管施加适当的控制电压来启用。线性化电路520可被启用。线性化电路520可减小增益晶体管534或544的栅极处的电压摆幅,这然后可改进LNA 500的线性度。
[0079] 在具有高增益的单输出模式中,增益晶体管534和544可被导通。此外,共源共栅晶体管536和546可被导通以向负载电路580提供RFout1信号。替换地,共源共栅晶体管538和548可被导通以向负载电路590提供RFout2信号。
[0080] 在具有低增益的单输出模式中,增益晶体管534或544可被导通。如果增益晶体管534被导通,则(i)共源共栅晶体管536可被导通以提供RFout1信号或者(ii)共源共栅晶体管538可被导通以提供RFout2信号。如果增益晶体管544被导通,则(i)共源共栅晶体管546可被导通以提供RFout1信号或者(ii)共源共栅晶体管548可被导通以提供RFout2信号。
[0081] 在具有高增益的多输出模式中,增益晶体管534和544可被导通。此外,所有四个共源共栅晶体管536、538、546和548可被导通以提供RFout1和RFout2信号。
[0082] 在具有低增益的多输出模式中,增益晶体管534以及共源共栅晶体管536和538可被导通以提供RFout1和RFout2信号。替换地,增益晶体管544以及共源共栅晶体管546和548可被导通以提供RFout1和RFout2信号。
[0083] 在一种示例性设计中,增益晶体管534和544各自可以在被导通时被施加固定偏置电流。在该示例性设计中,LNA 500可以在每一模式中提供固定增益。在另一示例性设计中,增益晶体管534和/或544可以在被导通时被施加可变偏置电流。在该示例性设计中,LNA 500可以在每一模式中提供一定范围的增益值。
[0084] 图5A示出了具有针对两个LNA部分的两个放大器电路530和540的分路式SIMO LNA 500的示例性设计。一般而言,分路式SIMO LNA可包括针对N个LNA部分的N个放大器电路,其中N可以是大于1的任何整数值。分路式SIMO LNA可基于LNA部分之比的任何组合来拆分。
[0085] 图5A还示出了其中每一放大器电路包括针对两个LNA输出端的两个共源共栅晶体管的示例性设计。一般而言,放大器电路可包括M个共源共栅晶体管以便在M个LNA输出端处提供最多M个输出RF信号,其中M可以是大于1的任何整数值。
[0086] 图5B示出了可用于图2中的LNA 230和232中的任一个的分路式SIMO LNA 502的示例性设计的示意图。SIMO LNA 502包括图5A中的SIMO LNA500中的全部电路组件且具有以下差异。SIMO LNA 500包括作为图5A中的线性化电路520的一种示例性设计的线性化电路520y。SIMO LNA 502进一步包括耦合在增益晶体管534的栅极与源极之间的可配置匹配电容器570。线性化电路520y包括如图5B所示的那样耦合的电容器522、晶体管524和529以及电阻器526和528。可配置匹配电容器570包括如图5B所示的那样耦合的电阻器572和电容器
574。
[0087] 图6示出了可用于图2中的LNA 230和232中的任一个的分路式MIMO LNA 600的示例性设计的示意图。MIMO LNA 600包括接收两个输入RF信号(RFin1和RFin2)(可以针对两个频带)的两个LNA输入端以及提供两个输出RF信号(RFout1和RFout2)(可以针对两个载波集)的两个LNA输出端。MIMO LNA 600包括放大器电路630和650、源极衰退电感器632和642以及线性化电路620和621。
[0088] 在图6所示的示例性设计中,放大器电路630包括增益晶体管634和644以及共源共栅晶体管636、638、646和648。增益晶体管634和644使其栅极分别耦合至节点X和Y,并使其源极分别耦合至电感器632和642的一端。电感器632和642的另一端耦合至电路接地。共源共栅晶体管636和638使其源极耦合至增益晶体管634的漏极,使其栅极分别接收Vcasc1和Vcasc2控制信号,并且使其漏极分别耦合至负载电路680和690。共源共栅晶体管646和648使其源极耦合至增益晶体管644的漏极,使其栅极分别接收Vcasc3和Vcasc4控制信号,并且使其漏极分别耦合至负载电路680和690。
[0089] 在图6所示的示例性设计中,放大器电路650包括增益晶体管654和664以及共源共栅晶体管656、658、666和668。增益晶体管654和664使其栅极分别耦合至节点X和Y,并使其源极分别耦合至电感器632和642的一端。共源共栅晶体管656和658使其源极耦合至增益晶体管654的漏极,使其栅极分别接收Vcasc5和Vcasc6控制信号,并且使其漏极分别耦合至负载电路680和690。共源共栅晶体管666和668使其源极耦合至增益晶体管664的漏极,使其栅极分别接收Vcasc7和Vcasc8控制信号,并且使其漏极分别耦合至负载电路680和690。
[0090] 输入匹配电路610使其一端接收第一输入RF信号(RFin1),并且使其另一端耦合至节点X。输入匹配电路611使其一端接收第二输入RF信号(RFin2),并且使其另一端耦合至节点Y。电阻器614使其一端耦合至节点X并且使另一端接收针对增益晶体管634和654的第一偏置电压(Vbias1)。电阻器615使其一端耦合至节点Y并且使另一端接收针对增益晶体管644和664的第二偏置电压(Vbias2)。输入匹配电路610和611以及电阻器614和615可被认为是LNA 600的一部分或在LNA 600之外。
[0091] 线性化电路620耦合在节点X与电路接地之间。线性化电路621耦合在节点Y与电路接地之间。线性化电路620和621接收增益模式控制信号并且可基于该控制信号来启用或禁用。线性化电路620和621各自可以按与图4B中的线性化电路420x或图4C中的线性化电路420y相似的方式实现。
[0092] 在图6所示的示例性设计中,MIMO LNA 600被拆分成并联耦合的两个LNA部分。第一LNA部分包括放大器电路630,而第二LNA部分包括放大器电路650。一个或两个LNA部分可取决于期望的增益和线性度来启用。
[0093] MIMO LNA 600可基于这两个LNA部分之比的任何组合来拆分。在第一示例性设计中,第一LNA部分可对应于LNA 600的2/3,而第二LNA部分可对应于LNA 600的1/3。在第二示例性设计中,每一LNA部分可对应于LNA 600的1/2。LNA 600还可基于这两个LNA部分之比的某一其他组合来拆分。
[0094] MIMO LNA 600可在任何给定时刻按单输出模式或多输出模式来操作。在单输出模式中,LNA 600接收包括至少一个所传送信号(例如,在一个载波集上)的RFin1或RFin2信号并将一个输出RF信号提供给一个负载电路680或690。在多输出模式中,LNA 600接收包括至少两个所传送信号(例如,在两个载波集上)的RFin1和/或RFin2信号并将两个输出RF信号提供给两个负载电路680和690(例如,每个载波集一个输出RF信号)。
[0095] MIMO LNA 600可以在单输出模式和/或多输出模式中支持多种增益模式(例如,高增益模式和低增益模式)。每一增益模式可支持(i)用针对增益晶体管的固定偏置电流实现的固定增益或者(ii)用针对增益晶体管的可变偏置电流实现的可变增益。线性化电路620和621可以在低增益模式中被启用并且在高增益模式中被禁用。
[0096] 在具有高增益的单输出模式中,放大器电路630和650两者都可被启用。如果LNA 600接收到RFin1信号,则增益晶体管634和654可被导通并且(i)共源共栅晶体管636和656可被导通以提供RFout1信号或者(ii)共源共栅晶体管638和658可被导通以提供RFout2信号。如果LNA 600接收到RFin2信号,则增益晶体管644和664可被导通并且(i)共源共栅晶体管646和666可被导通以提供RFout1信号或者(ii)共源共栅晶体管648和668可被导通以提供RFout2信号。
[0097] 在具有低增益的单输出模式中,放大器电路630或650可被启用。如果LNA 600接收到RFin1信号,则(i)增益晶体管634和共源共栅晶体管636或者(ii)增益晶体管654和共源共栅晶体管656可被导通以提供RFout1信号。替换地,(i)增益晶体管634和共源共栅晶体管638或者(ii)增益晶体管654和共源共栅晶体管658可被导通以提供RFout2信号。
[0098] 在具有高增益的多输出模式中,放大器电路630和650两者都可被启用。如果LNA 600接收到RFin1信号,则增益晶体管634和654以及共源共栅晶体管636、638、656和658可被导通以提供RFout1和RFout2信号。如果LNA 600接收到RFin2信号,则增益晶体管644和664以及共源共栅晶体管646、648、666和668可被导通以提供RFout1和RFout2信号。如果LNA 
600接收到RFin1和RFin2信号,则(i)增益晶体管634和654以及共源共栅晶体管636和656可被导通以提供RFout1信号并且(ii)增益晶体管644和664以及共源共栅晶体管648和668可被导通以提供RFout2信号。替换地,(i)增益晶体管634和654以及共源共栅晶体管638和658可被导通以提供RFout2信号并且(ii)增益晶体管644和664以及共源共栅晶体管646和666可被导通以提供RFout1信号。
[0099] 在具有低增益的多输出模式中,放大器电路630或650可被启用。假定放大器电路630被启用,如果LNA 600接收到RFin1信号,则增益晶体管634以及共源共栅晶体管636和
638可被导通以提供RFout1和RFout2信号。如果LNA 600接收到Rfin2信号,则增益晶体管
644以及共源共栅晶体管646和648可被导通以提供RFout1和RFout2信号。如果LNA 600接收到RFin1和RFin2信号,则(i)增益晶体管634以及共源共栅晶体管636可被导通以提供RFout1信号并且(ii)增益晶体管644以及共源共栅晶体管648可被导通以提供RFout2信号。
替换地,(i)增益晶体管634以及共源共栅晶体管638可被导通以提供RFout2信号并且(ii)增益晶体管644以及共源共栅晶体管646可被导通以提供RFout1信号。
[0100] 图6示出了具有针对两个LNA部分的两个放大器电路630和650的分路式LNA 600的示例性设计。一般而言,分路式MIMO LNA可包括针对N个LNA部分的N个放大器电路,其中N可以是大于1的任何整数值。分路式MIMO LNA可基于LNA部分之比的任何组合来拆分。
[0101] 图6还示出了其中每一放大器电路包括针对两个LNA输入端的两个增益晶体管以及针对两个LNA输入端和两个LNA输出端的四个共源共栅晶体管。一般而言,放大器电路可包括针对K个LNA输入端的K个增益晶体管以及针对K个LNA输入端和M个LNA输出端的至多K*M个共源共栅晶体管,其中K和M各自可以是大于1的任何整数值。M个共源共栅晶体管的集合可以耦合在每一增益晶体管与M个LNA输出端之间。K*M个共源共栅晶体管可以使得任何LNA输入端处的输入RF信号能够被用于在任何LNA输出端处生成输出RF信号。
[0102] MIMO LNA还可包括耦合在针对每一LNA输入端的增益晶体管的栅极与源极之间的可配置匹配电容器。例如,MIMO LNA 600可包括(i)耦合在增益晶体管634的栅极与源极之间的第一可配置匹配电容器以及(ii)耦合在增益晶体管644的栅极与源极之间的第二可配置匹配电容器。每一可配置匹配电容器可以按与图4C中的可配置匹配电容器470相似的方式实现。
[0103] 分路式放大器利用放大器拆分和线性化的组合来在低增益模式中获得期望的线性度。放大器拆分可允许一个放大器电路被启用以获得较低增益(例如在存在较大扰乱时)。线性化可改进线性度,这在存在较大扰乱时可以是尤其合乎需要的。放大器拆分和线性化可以是彼此互补的。例如,放大器拆分在改进热IC工艺处的线性度方面可以更有效,而线性化在改进冷IC工艺角处的线性度方面可以更有效。
[0104] 通过放大器拆分和线性化两者所获得的改进的线性度可使得单个双工器能够被用于多个频带(例如,UMTS中的频带12和频带17)。双工器可使位于多个频带之间的扰乱通过。扰乱可由通过放大器拆分和线性化两者所获得的改进的线性度来处置。对多个频带(或共频带)使用一个双工器可以是合乎需要的,以减少IC芯片上的输入/输出(I/O)端口的数量,减少片外电路组件的数量、减小电路面积,并且降低无线设备的成本。
[0105] 在一示例性设计中,一种装置(例如,无线设备、IC、电路模块等)可包括第一和第二放大器电路、以及线性化电路,这些电路可以是放大器(例如,LNA)的一部分。第一放大器电路(例如,图4A中的放大器电路430)可以耦合至放大器输入端。第二放大器电路(例如,图4A中的放大器电路440)可以耦合至放大器输入端并且与第一放大器电路并联。线性化电路(例如,图4A中的线性化电路420)也可以耦合至放大器输入端。第一和第二放大器电路可以在第一模式(例如,高增益模式)中被启用。第一和第二放大器电路中的一个放大器电路可以在第二模式(例如,低增益模式)中被启用。线性化电路可以在第二模式中启用并在第一模式中禁用。
[0106] 第一和第二放大器电路可以在第一/高增益模式中提供第一增益。第一或第二放大器电路可以在低增益模式中提供第二增益。第二增益可以低于第一增益。第一和第二增益各自可以是(i)用固定偏置电流获得的固定增益或者(ii)用可变偏置电流获得的可变增益。
[0107] 在一示例性设计中,第一放大器电路可对应于放大器的三分之二,而第二放大器电路可对应于放大器的三分之一。在另一示例性设计中,第一和第二放大器电路各自可以对应于放大器的一半。第一和第二放大器电路还可对应于放大器的诸部分的某一其他组合。
[0108] 在一示例性设计中,第一和第二放大器电路可以进一步耦合至放大器输出端。第一放大器电路(例如,图4A中的放大器电路430)可包括(i)耦合至放大器输入端的第一增益晶体管(例如,增益晶体管434)以及(ii)耦合在第一增益晶体管与放大器输出端之间的第一共源共栅晶体管(例如,共源共栅晶体管436)。第二放大器电路(例如,放大器电路440)可包括(i)耦合至放大器输入端的第二增益晶体管(例如,增益晶体管444)以及(ii)耦合在第二增益晶体管与放大器输出端之间的第二共源共栅晶体管(例如,共源共栅晶体管446)。
[0109] 在另一示例性设计中,第一和第二放大器电路可以是SIMO放大器的一部分并且可以进一步耦合至第一和第二放大器输出端。第一放大器电路(例如,图5A中的放大器电路530)可包括(i)耦合至放大器输入端的第一增益晶体管(例如,增益晶体管534)、(ii)耦合在第一增益晶体管与第一放大器输出端之间的第一共源共栅晶体管(例如,共源共栅晶体管536)以及(iii)耦合在第一增益晶体管与第二放大器输出端之间的第二共源共栅晶体管(例如,共源共栅晶体管538)。第二放大器电路(例如,放大器电路540)可包括(i)耦合至放大器输入端的第二增益晶体管(例如,增益晶体管544)、(ii)耦合在第二增益晶体管与第一放大器输出端之间的第三共源共栅晶体管(例如,共源共栅晶体管546)以及(iii)耦合在第二增益晶体管与第二放大器输出端之间的第四共源共栅晶体管(例如,共源共栅晶体管
548)。
[0110] 在又一示例性设计中,第一和第二放大器电路可以是MIMO放大器的一部分并且可以进一步耦合至第二放大器输入端以及第一和第二放大器输出端。第一放大器电路(例如,图6中的放大器电路630)可包括(i)耦合至放大器输入端的第一增益晶体管(例如,增益晶体管634)、(ii)耦合至第二放大器输入端的第二增益晶体管(例如,增益晶体管644)、(iii)耦合在第一增益晶体管与第一放大器输出端之间的第一共源共栅晶体管(例如,共源共栅晶体管636)以及(iv)耦合在第二增益晶体管与第二放大器输出端之间的第二共源共栅晶体管(例如,共源共栅晶体管648)。第二放大器电路(例如,放大器电路650)可包括(i)耦合至放大器输入端的第三增益晶体管(例如,增益晶体管654)、(ii)耦合至第二放大器输入端的第四增益晶体管(例如,增益晶体管664)、(iii)耦合在第三增益晶体管与第一放大器输出端之间的第三共源共栅晶体管(例如,共源共栅晶体管656)以及(iv)耦合在第四增益晶体管与第二放大器输出端之间的第四共源共栅晶体管(例如,共源共栅晶体管668)。第一和第二放大器电路还可包括耦合在增益晶体管与放大器输出端之间的附加共源共栅晶体管,例如,如图6所示。
[0111] 在一示例性设计中,线性化电路可包括串联耦合在放大器输入端与电路接地之间的电阻器(例如,图4B和4C中的电阻器426)以及开关。开关可以用晶体管(例如,晶体管424)来实现。线性化电路可进一步包括与电阻器和开关串联耦合的电容器(例如,电容器422)。线性化电路还可包括耦合在偏置电压与电容器之间的第二开关。第二开关可以用另一晶体管(例如,图4C中的晶体管429)来实现并且可以在线性化电路被禁用且从放大器输入端解耦时将电容器预充电至偏置电压。线性化电路还可包括其他电路组件。
[0112] 在一示例性设计中,该装置还可包括耦合在第一放大器电路中的第一增益晶体管的栅极与源极之间的可配置匹配电容器。可配置匹配电容器(例如,图4C中的可配置匹配电容器)可包括电容器和开关。电容器(例如,电容器474)可用于放大器的输入匹配。开关可以用晶体管(例如,晶体管472)来实现,可以耦合至电容器,并且可以在第一增益晶体管的栅极与源极之间耦合或解耦电容器。电容器可具有可调整电容以调整放大器的输入阻抗。
[0113] 在一示例性设计中,该装置还可包括耦合至第一放大器电路中的第一增益晶体管的栅极的输入匹配电路。输入匹配电路(例如,图4B中的输入匹配电路410x)可包括耦合在输入匹配电路的输入端与输出端之间的电感器(例如,电感器412)。
[0114] 图8示出了用于执行信号放大的过程800的示例性设计。在第一模式(例如,高增益模式)中,可以用耦合至放大器输入端的第一和第二放大器电路来放大输入RF信号(框812)。在第二模式(例如,低增益模式)中,可以用第一和第二放大器电路之一来放大输入RF信号(框814)。线性化电路可以耦合至放大器输入端并且可以在第二模式中被启用(框816)并且在第一模式中被禁用(框818)。
[0115] 在第一模式中,电容器可以耦合在第一放大器电路中的增益晶体管的栅极与源极之间并且可用于输入匹配(框820)。在第二模式中,可以将电容器从增益晶体管的栅极和/或源极断开(框822)。
[0116] 在一种设计中,输出RF信号可以在第一模式中用第一和第二放大器电路来生成,并且在第二模式中用第一或第二放大器电路来生成,如图4A所示。在另一种设计中,两个输出RF信号可以在第一模式中用第一和第二放大器电路来生成,并且在第二模式中用第一或第二放大器电路来生成,如图5A所示。
[0117] 本文中描述的分路式放大器可在IC、模拟IC、RFIC、混合信号IC、ASIC、印刷电路板(PCB)、电子设备等上实现。分路式放大器也可以用各种IC工艺技术来制造,诸如互补金属氧化物半导体(CMOS)、N沟道MOS(NMOS)、P沟道MOS(PMOS)、双极型结型晶体管(BJT)、双极型CMOS(BiCMOS)、锗(SiGe)、砷化镓(GaAs)、异质结双极型晶体管(HBT)、高电子迁移率晶体管(HEMT)、绝缘体上覆硅(SOI)等。
[0118] 实现本文中所描述的分路式放大器的装置可以是独立设备或者可以是较大设备的一部分。设备可以是(i)自立的IC,(ii)具有一个或多个IC的集合,其可包括用于存储数据和/或指令的存储器IC,(iii)RFIC,诸如RF接收机(RFR)或RF发射机/接收机(RTR),(iv)ASIC,诸如移动站调制解调器(MSM),(v)可嵌入在其他设备内的模块,(vi)接收机、蜂窝电话、无线设备、手持机、或者移动单元,(vii)其他等等。
[0119] 在一个或多个示例性设计中,所描述的功能可以在硬件软件固件、或其任何组合中实现。如果在软件中实现,则各功能可以作为一条或多条指令或代码存储在计算机可读介质上或藉其进行传送。计算机可读介质包括计算机存储介质和通信介质两者,包括促成计算机程序从一地向另一地转移的任何介质。存储介质可以是能被计算机访问的任何可用介质。作为示例而非限定,这样的计算机可读介质可包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储、磁盘存储或其它磁存储设备、或能用于携带或存储指令或数据结构形式的期望程序代码且能被计算机访问的任何其它介质。任何连接也被正当地称为计算机可读介质。例如,如果软件是使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)、或诸如红外、无线电、以及微波之类的无线技术从web网站服务器、或其它远程源传送而来,则该同轴电缆、光纤电缆、双绞线、DSL、或诸如红外、无线电、以及微波之类的无线技术就被包括在介质的定义之中。如本文中所使用的盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)、软盘和蓝光碟,其中盘(disk)往往以磁的方式再现数据,而碟(disc)用激光以光学方式再现数据。上述的组合应当也被包括在计算机可读介质的范围内。
[0120] 提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对于本领域技术人员将是显而易见的,并且本文中定义的普适原理可被应用于其他变形而不会脱离本公开的范围。由此,本公开并非旨在被限定于本文中所描述的示例和设计,而是应被授予与本文中所公开的原理和新颖性特征相一致的最广范围。
QQ群二维码
意见反馈