功率放大器专利检索- .其他类不包含的输入或输出阻抗的改进专利检索查询-专利查询网

功率放大器
申请号	CN201310050094.9	申请日	2013-02-08	公开(公告)号	CN103248325B	公开(公告)日	2016-08-31
申请人	三菱电机株式会社;			发明人	冈村笃司; 松塚隆之;
摘要	本发明得到一种能够改善中低输出的失真特性的功率放大器。放大元件（Tr1）具有：被输入输入信号的基极、被施加集电极电压的集电极、以及发射极。偏置电路（Bias1）向放大元件（Tr1）的基极供给偏置电流。偏置电路（Bias1）具有晶体管（Trb1）和电容调整电路（1）。向（Trb1）的基极输入基准电压，向（Trb1）的集电极输入电源电压，（Trb1）的发射极连接于放大元件（Tr1）的基极。电容调整电路（1）当放大元件（Tr1）的集电极电压变低时使（Trb1）的基极和集电极的至少一方与接地点之间的电容值增加。
权利要求	1.一种功率放大器，其特征在于，具备：放大元件，具有被输入输入信号的基极、被施加集电极电压的集电极、发射极；以及偏置电路，向所述放大元件的所述基极供给偏置电流，所述偏置电路具有：第一晶体管，具有被输入基准电压的第一控制端子、被输入电源电压的第一端子、与所述放大元件的所述基极连接的第二端子；以及电容调整电路，当所述放大元件的所述集电极电压变低时，使所述第一晶体管的所述第一控制端子和所述第一端子的至少一方与接地点之间的电容值增加，所述电容调整电路具有：第二晶体管，具有第二控制端子、与所述第一晶体管的所述第一控制端子或所述第一端子连接的第三端子、以及第四端子；电容，连接在所述第四端子与接地点之间；以及控制电路，向所述第二晶体管的所述第二控制端子供给控制电压，所述控制电路在所述放大元件的所述集电极电压低于规定的阈值的情况下使所述第二晶体管导通。 2.根据权利要求1所述的功率放大器，其特征在于，所述电容调整电路使所述电容值多阶段地变化。
说明书全文	功率放大器技术领域 [0001] 本发明涉及便携式电话等的移动通信用的功率放大器。背景技术 [0002] 目前，作为以CDMA（Code Division Multiple Access，码分多址）为代表的便携式电话用功率放大器，GaAs–HBT（Heterojunction Bipolar Transistor，异质结双极型晶体管）功率放大器被广泛地使用（例如，参照专利文献1）。该功率放大器在基站比较密集的城市中主要以中低输出进行工作。因此，在中低输出工作时的工作效率的提高对便携式电话机的通话时间延长是有效的。因此，除了高输出工作（28dBm左右）时以外，在中低输出工作（0~17dBm左右）时的工作效率的提高也变得重要。为了提高在中低输出工作时的工作效率，已知有利用DC/DC变换器根据输出功率降低放大元件的集电极电压的方法。 [0003] 图9是表示放大元件的输出功率与失真的关系的图。图10是表示放大元件的输出功率与工作效率的关系的图。当降低集电极电压（Vc_High→Vc_Mid）时，效率变得良好，但失真特性劣化。此外，输出功率越小，失真特性越良好，但工作效率下降。因此，降低集电极电压，并且在满足失真特性的标准的范围内抑制输出功率，由此工作效率改善。 [0004] 现有技术文献 [0005] 专利文献 [0006] 专利文献1：日本特开2004–343244号公报。 [0007] 发明要解决的课题 [0008] 由于中低输出的失真特性越良好，越能改善工作效率，所以谋求改善在低集电极电压时的中低输出的失真特性。通常，已知通过对偏置电路的电容进行最优化来改善GaAs–HBT功率放大器的中低输出（低集电极电压时）的失真特性。可是，通常，以高输出（高集电极电压时）的失真特性变得良好的方式设计偏置电路的电容，因此与在低集电极电压时的最佳值未必一致。因此，在以往的功率放大器中，存在以下问题：在中低输出时，由于放大用晶体管的集电极电压的影响导致失真特性劣化。发明内容 [0009] 本发明是为了解决上述那样的课题而完成的，其目的在于得到一种能够改善中低输出的失真特性的功率放大器。 [0010] 用于解决课题的方案 [0011] 本发明的特征在于，具备：放大元件，具有被输入输入信号的基极、被施加集电极电压的集电极、发射极；以及偏置电路，向所述放大元件的所述基极供给偏置电流，所述偏置电路具有：第一晶体管，具有被输入基准电压的第一控制端子、被输入电源电压的第一端子、与所述放大元件的所述基极连接的第二端子；以及电容调整电路，当所述放大元件的所述集电极电压变低时，使所述第一晶体管的所述第一控制端子和所述第一端子的至少一方与接地点之间的电容值增加。 [0012] 发明效果 [0013] 利用本发明，能够改善中低输出的失真特性。附图说明 [0014] 图1是表示本发明实施方式1的功率放大器的图。 [0015] 图2是表示本发明实施方式1的偏置电路的图。 [0016] 图3是表示集电极电压与控制电压的关系的图。 [0017] 图4是表示比较例的偏置电路的图。 [0018] 图5是表示实施方式1和比较例的失真特性的图。 [0019] 图6是表示本发明实施方式2的偏置电路的图。 [0020] 图7是表示本发明实施方式3的偏置电路的图。 [0021] 图8是表示本发明实施方式3的偏置电路的变形例的图。 [0022] 图9是表示放大元件的输出功率与失真的关系的图。 [0023] 图10是表示放大元件的输出功率与工作效率的关系的图。具体实施方式 [0024] 参照附图对本发明实施方式的功率放大器进行说明。对相同或对应的结构要素标注相同的附图标记，存在省略重复说明的情况。 [0025] 实施方式1. [0026] 图1是表示本发明实施方式1的功率放大器的图。该功率放大器是由在同一基板上形成HBT和FET的BiFET工艺形成的二级放大器。GaAs–HBT功率放大器和偏置电路集成在同一GaAs芯片上。虚线框内是GaAs芯片，虚线框外的电路元件由芯片部件、线路形成在模块基板上。 [0027] 对输入信号进行放大的第一级放大元件Tr1和对Tr1的输出信号进行放大的后级放大元件Tr2形成在同一GaAs基板上。Tr1、Tr2为GaAs–HBT。将输入信号输入至Tr1的基极，向集电极施加集电极电压，发射极接地。Bias1是向Tr1的基极供给偏置电流的第一级偏置电路，Bias2是向Tr2的基极供给偏置电流的后级偏置电路。 [0028] IN是RF信号输入端子，OUT是RF信号输出端子，R1~R4是电阻，C1~C10是电容，L1、L2是电感器。L3~L8是具有特定的电长度的线路，并作为电感器发挥作用。Vc是集电极电源端子，Vc1是Tr1用的集电极电源端子，Vc2是Tr2用的集电极电源端子，Vcb是Bias1、Bias2的电源端子，Vref是对Bias1、Bias2施加基准电压的端子。 [0029] 图2是表示本发明实施方式1的偏置电路的图。该偏置电路是对图1的第一级放大元件Tr1的基极供给偏置电流的第一级偏置电路Bias1。但是，后级偏置电路Bias2的结构也是同样的。 [0030] 经由Vref端子以及电阻Rb1向晶体管Trb1的基极输入基准电压。经由Vcb端子向Trb1的集电极输入电源电压。Trb1的发射极经由Vbo1端子连接于第一级放大元件Tr1的基极。在Trb1的发射极与接地点之间连接有电阻Rb2。在Trb1的基极与接地点之间串联连接有基极和集电极短路了的Trb2、Trb3。 [0031] 电容调整电路1具有晶体管FET1、FET2、电阻Rb3~Rb6、电容Cref、Ccb以及控制电路2。晶体管FET1、FET2为GaAs–FET，其阈值电压为–0.2~–1.0V。 [0032] FET1的漏极经由Rb3连接于Trb1的基极。Cref连接在FET1的源极与接地点之间。FET2的漏极经由Rb4连接于Trb1的集电极。Ccb连接在FET2的源极与接地点之间。控制电路2分别经由Rb5、Rb6向FET1、FET2的栅极供给控制电压Vctrl1、Vctrl2。 [0033] Rb3、Rb4分别具有使FET1、FET2导通/截止时的阻抗变化变得缓慢的作用，并被设计为通过与Cref、Ccb的组合而成为最佳的阻抗。 [0034] 图3是表示集电极电压与控制电压的关系的图。当集电极电压低于规定的阈值Vth时，控制电压变为“高”，当集电极电压高于规定的阈值Vth时，控制电压变为“低”。因此，控制电路2在放大元件Tr1的集电极电压低于规定的阈值Vth的情况下使FET1、FET2导通。但是，不需要使FET1和FET2同时导通。由此，电容调整电路1当放大元件Tr1的集电极电压变低时，分别增加Trb1的基极以及集电极与接地点之间的电容值。 [0035] 接着，将本实施方式的效果与比较例进行比较并说明。图4是表示比较例的偏置电路的图。在比较例中，不存在调整电容值的电容调整电路1，而仅存在电容值被固定的电容Cref、Ccb。 [0036] 图5是表示实施方式1和比较例的失真特性的图。在比较例中，以高输出（高集电极电压时）的失真特性变得良好的方式设计Cref、Ccb的电容值，因此与在低集电极电压时的最佳值未必一致。因此，在比较例中，在中低输出时，由于集电极电压的影响导致失真特性（ACLR）劣化。另一方面，在实施方式1中，由于能够根据集电极电压来对电容值进行最优化，所以能够改善中低输出的失真特性。 [0037] 实施方式2. [0038] 图6是表示本发明实施方式2的偏置电路的图。在本实施方式中，使实施方式1的电容调整电路1的电容切换部为多级。具体而言，将实施方式1的FET1替换为并联连接的n个（n为2以上的整数）FET_1、…、FET_n。同样地也将Cref、Ccb、FET2、Rb3~Rb6分别替换为n个的结构。 [0039] 由此，电容调整电路1根据放大元件Tr1的集电极电压使电容值多阶段地变化。因此，与实施方式1相比能够相对于集电极电压的变动细微地对电容值进行最优化，并能够维持低失真的特性。 [0040] 实施方式3. [0041] 图7是表示本发明实施方式3的偏置电路的图。使用固定电容C1和可变电容元件Cv1来代替实施方式1的晶体管FET1和电容Cref，使用固定电容C2和可变电容元件Cv2来代替晶体管FET2和电容Ccb。可变电容元件Cv1、Cv2为变容二极管等。C1和Cv1串联连接，C2和Cv2串联连接。 [0042] 控制电路2向C1与Cv1的连接点和C2与Cv2的连接点分别供给控制电压。由此，电容调整电路1根据放大元件Tr1的集电极电压使电容值模拟地变化。因此，与实施方式1相比能够相对于集电极电压的变动细微地对电容值进行最优化，并能够维持低失真的特性。此外，还能够调整固定电容C1、C2的制造偏差。 [0043] 图8是表示本发明实施方式3的偏置电路的变形例的图。C1和Cv1并联连接，C2和Cv2并联连接。其他结构与图7的偏置电路相同，能够得到同样的效果。 [0044] 附图标记的说明： [0045] 1 电容调整电路； [0046] 2 控制电路； [0047] Bias1、Bias2 偏置电路； [0048] Cref、Ccb 电容； [0049] FET1、FET2 晶体管（第二晶体管）； [0050] Tr1、Tr2 放大元件； [0051] Trb1 晶体管（第一晶体管）。

意见反馈