在包括两个具有不同直径的电感器的集成电路中实施增益级的电路和方法

申请号 CN201480014843.5 申请日 2014-01-09 公开(公告)号 CN105103321B 公开(公告)日 2017-12-15
申请人 吉林克斯公司; 发明人 梵希利·奇里弗;
摘要 揭示一种用以在集成 电路 中实施增益级的电路。该电路包含一第一电感器(206),其是在第一多个金属层(402‑408)中所构成;一第二电感器(212),其是在第二多个金属层(410‑416)中所构成,该第二电感器是经耦接于该第一电感器的中央分接点(244);以及其中该第二电感器的直径是小于该第一电感器的直径。也揭示一种用以在集成电路中实施增益级的方法。
权利要求

1.一种用以在集成电路中实施增益级的电路,该电路包含:
第一电感器,其在第一多个金属层中,该第一电感器具有多个线圈并且具有中央分接点,该多个线圈包含在第一金属层中的具有第一多个循环的第一线圈,该第一线圈通过第一通孔耦接于该第一金属层上的第二金属层中的具有第二多个循环的第二线圈,并通过第二通孔耦接于该第一金属层下的第三金属层中的具有第三多个循环的第三线圈;
第二电感器,其在第二多个金属层中,该第二电感器经耦接于该第一电感器的该中央分接点和接地之间;以及
其中该第二电感器的直径小于该第一电感器的直径。
2.根据权利要求1所述的电路,其中:
该集成电路包含多个金属层,其自下方金属层延伸至上方金属层;以及该第一电感器位于该下方金属层上。
3.根据权利要求1所述的电路,其中:
该第一电感器进一步包含位在该第一电感器的底部层上的第四线圈;以及该第一线圈和该第二线圈的迹线相较于该第三线圈和该第四线圈的迹线具有较小宽度。
4.根据权利要求3所述的电路,其中该第三多个循环具有外部循环的迹线,该外部循环的迹线的宽度大于内部循环的迹线的宽度。
5.根据权利要求3所述的电路,其中该第四线圈包含多个金属层。
6.根据权利要求1所述的电路,其中:
该增益级包含电流模式逻辑增益级;以及
该第一电感器和该第二电感器经耦接以传送互补性数据对的第一数据。
7.根据权利要求6所述的电路,进一步包含:
第三电感器,其包含该第一多个金属层;以及
第四电感器,其包含该第二多个金属层且经耦接于该第三电感器的中央分接点;
其中该第四电感器的直径小于该第三电感器的直径;以及
其中该第三电感器和该第四电感器经耦接于以传送该互补性数据对的第二数据。
8.一种包括权利要求1所述的电路的集成电路。
9.一种包括权利要求8所述的集成电路的系统。
10.一种用以在集成电路中实施增益级的方法,该方法包含:
实施第一电感器,其在第一多个金属层中,该第一电感器具有多个线圈并且具有中央分接点,该多个线圈包含在第一金属层中的具有第一多个循环的第一线圈,该第一线圈通过第一通孔耦接于该第一金属层上的第二金属层中的具有第二多个循环的第二线圈,并通过第二通孔耦接于该第一金属层下的第三金属层中的具有第三多个循环的第三线圈;
实施第二电感器,其在第二多个金属层中;以及
将该第二电感器耦接于该第一电感器的该中央分接点和接地之间;
其中该第二电感器的直径小于该第一电感器的直径。
11.根据权利要求10所述的方法,其中:
该集成电路包含多个金属层,其自下方金属层延伸至上方金属层;以及实施第一电感器包含在该下方金属层上构成该第一电感器。
12.根据权利要求10所述的方法,其中:
实施第一电感器包含在该第一电感器的底部层上构成第四线圈,和在该第一电感器的顶部层上构成该第二线圈;以及
该第一线圈和该第二线圈经构成为其迹线相较于该第三线圈和该第四线圈的迹线具有较小宽度。
13.根据权利要求12所述的方法,其中实施第一电感器包含构成该第三多个线圈,其具有外部循环的迹线,该外部循环的迹线的宽度大于内部循环的迹线的宽度。
14.根据权利要求12所述的方法,其中实施第一电感器包含在多个金属层中构成该第一电感器的第四线圈。
15.根据权利要求10所述的方法,其中在第二多个金属层中实施第二电感器包含在该第一电感器的外部实施该第二电感器。

说明书全文

在包括两个具有不同直径的电感器的集成电路中实施增益级

的电路和方法

技术领域

[0001] 本发明概略有关于集成电路,并且特别是关于在集成电路中实施增益级的电路和方法。

背景技术

[0002] 数据传送是所有集成电路装置的重要特点。虽可透过耗损性信道以在集成电路装置之间传送数据,然任何集成电路装置的一项关键就是要能够在一集成电路内对所收数据有效率地进行处理。由于对集成电路的效能要求持续地增高,因此重点在于提供改良的数据传送电路和方法。尤其,当集成电路的尺寸和集成电路的耗电量两者皆缩减时,总是会有提升集成电路速度的压。相同的压力也会出现在集成电路之间的数据链路。随着集成电路内的逻辑构件与内存胞格的数量日增,数据链路的密度和其等的电量也会提高。
[0003] 所收到的序列数据串流会先在模拟域内进行后处理,然后再予转换成数字域并解串行化。这项后处理是在多个循序排设的高速仿真电路上所实施,该电路可将在耗损性通道上受到扭曲且衰减的信号加以放大并予等化成欲无错取样至数字域里所需要的位准。高速仿真电路的另一用途为对所接收数据串流进行正确取样所需的精准泊定。所有的高速仿真电路都需要高带宽和低耗电量,如此可基于被动电感器来运用尖峰网络,故而极具吸引力。不过,广泛地运用被动电感器来提增高速仿真电路的带宽并降低其耗电量会因大型电感器廓迹而受阻,这不仅会耗占集成电路的「基地面积」,同时也会阻挡电力和信号扭曲。该电感器的特定实施方式也可能会对例如电感器的电阻度与电感器的磁性耦接造成影响。因此,欲实施一高速仿真电路的电感器以达该电路的多项目标确有其难处。

发明内容

[0004] 揭示一种用以在集成电路中实施增益级的电路。该电路包含一第一电感器,其系在第一多个金属层中所构成;一第二电感器,其是在第二多个金属层中所构成,该第二电感器是经耦接于该第一电感器的中央分接点;以及其中该第二电感器的直径是小于该第一电感器的直径。
[0005] 在此电路中,下列一者或更多者可能为真的:该集成电路可包含多个金属层,其自下方金属层延伸至上方金属层;以及该第一电感器可位于该下方金属层上;该第一电感器可包含位在该第一电感器的底部层上的第一线圈,第二线圈,第三线圈,和位在该第一电感器的顶部层上的第四线圈;以及该第三线圈和该第四线圈的迹线相较于该第一线圈和该第二线圈的迹线可具有较小宽度;该第二线圈可具有多个循环,其具有外部循环的迹线,该外部循环的迹线的宽度大于内部循环的迹线的宽度;该第一线圈可包含多个金属层;该增益级可包含电流模式逻辑增益级;以及该第一电感器和该第二电感器经耦接以传送互补性数据对的第一数据;及/或该电路可进一步包含:第三电感器,其包含该第一多个金属层;以及第四电感器,其包含该第二多个金属层且经耦接于该第三电感器的中央分接点;其中该第四电感器的直径小于该第三电感器的直径;以及其中该第三电感器和该第四电感器经耦接于以传送该互补性数据对的第二数据。也描述了包含一个或更多的此电路的集成电路和系统。
[0006] 根据一替代性排置,一种用以在集成电路中实施增益级的电路,此电路包含一第一晶体管,此者是经耦接以于一控制终端处接收一输入信号,以及一T线圈电感器,此者是经耦接于该第一晶体管,且该T线圈电感器含有经耦接于该第一电感器的中央分接点的第一电感器和第二电感器;其中该第二电感器的直径是小于该第一电感器的直径。
[0007] 也揭示一种用以在集成电路中实施增益级的方法。该方法包含实施一第一电感器,其是在第一多个金属层中所构成;实施一第二电感器,其是在第二多个金属层中所构成,将该第二电感器耦接于该第一电感器的中央分接点;其中该第二电感器的直径是小于该第一电感器的直径。
[0008] 可选择地,下列一者或更多者可应用于所描述的方法:该集成电路可包含多个金属层,其自下方金属层延伸至上方金属层;以及实施第一电感器包含在该下方金属层上构成该第一电感器;实施第一电感器可包含在该第一电感器的底部层上构成第一线圈,构成第二线圈,构成第三线圈,和在该第一电感器的顶部层上构成第四线圈;以及该第三线圈和该第四线圈可构成为其迹线相较于该第一线圈和该第二线圈的迹线具有较小宽度;实施第一电感器可包含以多个循环构成该第二线圈,其具有外部循环的迹线,该外部循环的迹线的宽度大于内部循环的迹线的宽度;及/或实施第一电感器可包含在多个金属层中构成该第一电感器的第一线圈;在第二多个金属层中实施第二电感器可包含在该第一电感器的外部实施该第二电感器。附图说明
[0009] 图1为一用以传送数据的系统的区图;
[0010] 图2为一可在图1系统中实施的增益级电路的区块图;
[0011] 图3为一具有多个金属层的集成电路的截面视图;
[0012] 图4为一图2增益级电路的电感器的扩展视图;
[0013] 图5为在一集成电路中所实施的图4电感器的第一金属层的上视图;
[0014] 图6为在一集成电路中所实施的图4电感器的第二金属层的上视图;
[0015] 图7为在一集成电路中所实施的图4电感器的第三金属层的上视图;
[0016] 图8为在一集成电路中所实施的图4电感器的第四金属层的上视图;
[0017] 图9为在一集成电路中所实施的图4电感器的第五金属层的上视图;
[0018] 图10为在一集成电路中所实施的图4电感器的第六金属层的上视图;
[0019] 图11为用以生产集成电路的系统;以及
[0020] 图12为显示在集成电路中实施一电感器的方法的流程图

具体实施方式

[0021] 现参照图1,本图中显示一用于数据传送的系统100的区块图,该系统含有一第一收发器102和一第二收发器104。该第一收发器102含有一传送器电路106,此电路是通过一对传输线路110和112以耦接于该第二收发器内一接收器电路108。该传送器电路106的输出包含多个差分输出,而这些是通过上拉电阻器114及116以耦接至一第一参考电压,像是VCC。该差分输出可为例如一对互补性数据。该接收器电路108是经耦接以在两个输入处接收该差分信号,这些输入是通过下拉电阻器118和120以耦接于像是接地的第二参考电压。图1中的传送器电路与接收器电路输出虽为个别地耦接于上拉及下拉电阻器,然应了解该传送器电路的输出可另为耦接于下拉电阻器,而且该接收器电路的输入可另为耦接于上拉电阻器。
[0022] 为提供双向的数据传送,该第二收发器内一传送器电路122可通过一对传输线路126和128以耦接于该第一收发器内的一接收器电路124。该传送器电路122的输出也包含多个差分输出,这些是通过上拉电阻器130及132以耦接至该参考电压VCC。而该接收器电路
124则经耦接以在两个输入处接收该差分信号,这些输入是通过下拉电阻器134和136以耦接至接地。图1的系统100虽为一具有收发器的系统的其一局部的范例,然应了解确可在各种拥有收发器以供传送和接收数据的系统中实施如后文进一步详述的接收器电路。
[0023] 现参照图2,图中显示一增益级电路200的区块图,此电路可予实施为例如图1的增益级108或124。尤其,该增益级电路200含有多个经串行耦接的构件以产生一第一输出(OUTp)。这些经串行耦接的构件如图所示包含一第一电阻器202、一第二电阻器204、一电感器206、一电阻器208以及一晶体管210。该晶体管210是经耦接以在其栅极处接收一互补性数据信号对的第一输入数据信号(INp),并且在其漏极处产生第一输出数据信号OUTp。
[0024] 一第二构件序列是经耦接以接收该互补性数据信号对的第二差分输入数据信号,同时产生第二差分输出数据信号。尤其,按串行耦接的第二构件群组的构件包含一第一电阻器216、一第二电阻器218、一电感器220、一电阻器222以及一晶体管224。该晶体管224是经耦接以在其栅极处接收该互补性数据信号对的第二输入数据信号(INn),并且在其漏极处产生第二输出数据信号OUTn。可耦接一控制晶体管230以于其栅极处接收一致能信号以启动该增益级。
[0025] 即如图2的扩展视图中所示,该电感器206含有多个T线圈,而一第一电感器232及一第二电感器234串行耦接于中央分接点244,且一第三电感器236耦接于该中央分接点244。该第二线圈212是在一第一终端246与一第二终端248之间延伸,且该第一终端246是经耦接于该中央分接点244。一电容器214是经耦接于该第二终端248与接地(GND)之间。应注意该电感器236并非该电路内的实体构件,而是经纳入以将此电路中的负电感模型化并且通过透过该电感器212提供正电感以补偿负电感(由于该第一电感器232和该第二电感器
234互相耦接的结果)。也应注意到,不同于电阻器202,此者为该增益级电路200内的构件,该电阻器204和208是表示该电感器的寄生阻抗。该电感器212的电感值是小于该电感器206的电感值。即如后文中图4-10的进一步详细说明,相比于该电感器206的线圈,可通过令该电感器212的线圈的直径较小以获得较低的电感器212电感值。后文中将参照图4-10以进一步详细说明该电感器206及212的实施方式。此外,应注意到该电感器220是按照与如前述电感器206相同的方式所实施。电感器226是经耦接于中央分接点220,并且电容器228是经耦接于该电感器226与接地(GND)之间。
[0026] 现参照图3,此图为一具有多个金属层的集成电路300的截面视图。即如图3所示,提供具有用于不同信号类型的导体迹线的金属层。通过范例,接地迹线是以全黑直线所表示,信号迹线是以交叉符号线段表示,电压迹线则是以垂直符号线段表示。该集成电路含有一基板302,此者具有多个电路构件304,而这些构件是经耦接于位在该基板302表面上的第一金属层M1内所构成的各式互连构件。如306所范例表示的通孔可供将各种迹线连接至位于其他覆层内的迹线。该金属层是以一介电层所分隔,该者在此是以未被构成于该介电层的介电材料内的金属迹线或通孔占据的白色材料所表示。该外部接点308可为实施如位在该所示集成电路的顶部表面310上的输入/输出(I/O)接点,藉以输入且输出与该电路构件304相关联的数据,并且将像是电力和接地的参考电压提供至该电路构件。
[0027] 如图3所示的集成电路含有12个金属层M1-M12,以及12个相对应的通孔层V1-V12。即如后文中进一步详述,该金属层可具有不同的厚度,并且可运用于不同类型的信号或电路构件,包含图2所示且如后文参照图4-10所进一步详述的电感器。图中虽显示12个金属层和相对应的通孔层,然应了解确可实施较多或较少的覆层。
[0028] 现参照图4,此扩展视图显示出图2的增益级电路的电感器。即如图4所示,该电感器206具有在至少4个金属层中所实施的4个线圈402-408,各个线圈具有多个循环。同样地,该电感器212含有四个线圈410-416,各个线圈具有多个循环。该线圈402从一第一终端240延伸至一第二终端420并且如图中所示具有4个循环。该线圈404从该第一终端422延伸至一第二终端424,并且也具有4个循环。该线圈406从一第一终端426延伸至一第二终端428并且具有三个循环。最后,该线圈408是从一第一终端430延伸至一第二终端242并且具有四个循环。
[0029] 这四个线圈的循环是在不同的金属层中构成,并且该线圈是通过该金属层之间的通孔所耦接合一。尤其,该线圈402的第二终端420是通过一通孔434以耦接于该线圈404的第一终端422。该线圈404的第二终端424是通过一通孔436以耦接于该线圈406的第一终端426,并且该线圈406的第二终端428是通过一通孔438以耦接于该线圈408的第一终端430。
[0030] 该电感器212是通过位在该终端246处的通孔442以耦接于该电感器206的中央分接点244。该线圈410的第二终端446是通过一通孔460以耦接于该线圈412的第一终端448。该线圈412的第二终端450是通过一通孔462以耦接于该线圈414的第一终端452,并且该线圈414的第二终端454是通过一通孔464以耦接于该线圈416的第一终端456。
[0031] 用以构成该电感器206及212各者的金属层可为接续的金属层,并且可具有通过单一通孔层内的通孔所耦接的多个终端。即如后文所进一步详述,可利用多个金属层以构成一给定线圈。用以构成该电感器212的多个金属层可为与用以构成该电感器206的多个金属层相同者,或是其等的子集合。
[0032] 图5-10中显示各式金属层的上视平面图。按照其一金属层排置,该底部线圈408可为自位于不同覆层内的一系列线圈所构成,而这些线圈是通过该金属层之间的通孔所连接。即如图5所示,一线圈502含有4个循环,这些循环是自终端504延伸至终端506。多个导体构件508,其中包含如各个循环的各侧边上所示的复数个通孔510,可供将该线圈502连接至一线圈602。该通孔512是对应于该通孔438,藉以将该线圈408的终端430耦接至该线圈406的终端428。该线圈408如图所示为一具有直径d1的方形结构。然应了解确可实施像是长方形或圆形循环的其他形状。
[0033] 该线圈602也是从一第一终端604延伸至一第二终端606,并且具有与该线圈502为大致相同的尺寸和形状。同样地,多个导体构件608,其中包含如各个循环的各侧边上所示的多个通孔610,可供将该线圈602连接至一线圈702。该线圈702也是从一第一终端704延伸至一第二终端706,并且具有与该线圈502和602为大致相同的尺寸和形状。该线圈502、602及702并同地构成该底部线圈408,其中该终端504、604及704为该终端430的一部份,而且该终端506、606及706为该终端242的一部份。换言之,图5、6及7的金属层内的各个循环的循环的各个侧边上的多个通孔或是各者可构成一具有4个循环的单一线圈,而此线圈具有三个金属循环和该金属层间的通孔的厚度。图7中也显示该线圈416,此者仅通过单一金属层所构成。也就是说,不同于由位在三个金属层内而通过孔所耦接的三条迹线组成的线圈408,该线圈416含有仅位在具有该线圈702的金属层内的金属迹线。该线圈416也为一方形线圈,其直径为d2,而此值小于该直径d1,其中d1可约为13微米且d2可约为5微米。
[0034] 该电感器206的其余线圈406、404及402也可连同该电感器212的相对应线圈414、412和410构成于单一金属层内。更特定地说,该线圈406含有3个循环,其中迹线的宽度概自外部循环至内部循环而递减。换言之,w3概略宽于w4,且后者又概略宽于w5。可通过具有较宽的巡径而自边缘至中央处逐渐地减少以将该循环的电阻值最小化。即如图9所示,该线圈
404(此者具有4个循环)的循环的各个侧边具有大约相同的宽度,此宽度概略小于该线圈
406的各式迹线的宽度。最后,该线圈402(此者具有5个循环)的循环的各个侧边具有大约相同的宽度w1,此宽度概略小于该线圈404的各式迹线的宽度。仅具有4个循环的线圈404的宽度w2是概略大于具有5个循环的线圈402的w1。该金属层的厚度可改变,其中从M1开始的下方金属层的厚度是小于该上方金属层M12的厚度。图4的电感器的线圈虽可在任何金属层内实施,然最好是在该上方金属层里实施该电感器。
[0035] 该电感器402和410可为构成于该金属层M12内且具有厚度t1,该电感器404和412可为构成于该金属层M11内且具有厚度t2,该电感器406和414可为构成于该金属层M10内且具有厚度t3,同时该电感器408和416可为构成于该金属层M9内。如前所述,该电感器408可为构成于多个金属层内,藉以提供相较于单独该金属层M9的厚度为较大的厚度t4。不过,该电感器212的下方线圈416可为构成于单独该金属层M9内,并且具有厚度t5。该线圈410-416的迹线的宽度可具有大约相等的数值w7。
[0036] 藉较小线圈212以实施该T线圈可基于直径为小于15微米的多层式电感器206和直径为5微米的多层式电感器212以提供达3.5倍的内部电路带宽(BW)延伸(相较于传统的T线圈)。该小型T线圈206可具有高自共振频率,然当单独实施时会遭遇到线圈间的高磁性耦接的困扰。为克服这些缺点,经耦接于该电感器206的中央分接点的额外串序电感器212可补偿过度的磁性耦接。此额外电感器212也可有助于降低T线圈电阻对于该增益级的操作点与DC增益上的效应。同时,如前文所述的排置可通过具有不同负载,然仍运用相同的偏压方法,以简化对于多个后续级的偏压电路设计。也就是说,可仅通过改变该线圈212的维度以进行增益级的微调,藉此可对所有的CML级保持相同的DC偏压。
[0037] 可在例如一电流模式逻辑(CML)级中实施如前文所述的电路。相比于传统的接收器输入,内部CML级会具有较低的耗电量。该驱动器内的电流是位于2-5mA的范围里,而相较于传统的接收器则为10mA。如此可供相同的多层式结构令该廓迹为小于一输入T线圈的2倍-3倍,并从而具有较小的寄生电容或是较高的自共振频率。不过,对此效能改良的成本为因较薄金属线路而生的额外串序电阻,以及在温度上的变异,这是在0.3-0.4%/K的数阶上而在PVT上可达约100%。
[0038] 另一项与T线圈206的微小廓迹相关的问题是会提高与较小尺寸相关联的T线圈分支间的磁性耦接。此组态可获致约0.6-0.8的磁性耦接k,而藉具有约0.2-0.6的磁性耦接k的较大型廓迹可简易地达到所要求的磁性耦接。若相互电感为高,则可通过令电感增至该中央分接点以控制线圈之间的有效耦接。从而可通过让分支具有较高的电感,然具较小的中间绕组,以有利于该线圈之间的高相互电感。
[0039] 现参照图11,图中显示一用以生产集成电路的系统。该系统1100含有计算机辅助设计(CAD)设备1102,此设备可为任何经调适以运行CAD软件的计算机。该CAD设备1102可提供像是主接脚列表1104的数据,并且通过一通讯链路1106以耦接于半导体制造设备1110。该半导体制造设备1110可产生含有多个晶粒的晶圆1112,即如业界所众知者。
[0040] 该CAD设备1120亦经耦接以接收该主接脚列表1104,并可接收接附图1122和基板工件1124。该CAD设备1120是通过一通讯链路1126以耦接至该接附设备1130。该通讯链路1106及1126可为任何有线或无线通信链路。该接附设备通常可提供从一来自于该晶圆1112的晶粒至一接收该晶粒的基板1131的有线接附,即如参照其他图式所进一步详细说明者。
该晶粒/基板1132系经耦接于一封装设备1134,此设备可产生像是集成电路封装的完工组件1136。图11的系统虽提供为生产集成电路封装所需要的各式构件,然应了解图11所示构件可为合并或者可设置额外构件。在任何组态中,图11的系统可供在该金属层内产生所需迹线以利实施图1电路,并且尤其是图4-10中所示的电感器的循环。
[0041] 现参照图12,图中显示在集成电路中实施一电感器的方法的流程图。在步骤1202中,于第一多个金属层内实施一第一电感器。在步骤1204中,于第二多个金属层内实施一第二电感器。在步骤1206中,该第二电感器是经耦接于该第一电感器的中央分接点,其中该第二电感器的直径是小于该第一电感器的直径。可利用图1-10所示电路,即如前文所述者或是其他的适当电路,以实施图12的方法。图12中虽显示特定构件,然应了解确可在图1-10的说明里获得与该图12的构件,或是其他构件,相关的额外细节。
[0042] 因此,可了解现已说明一种新颖的增益级电路与数据传送方法。熟谙本项技艺的人士将能知晓确实存在有众多的替代与等同项目,且此等项目应并入于本揭发明的范畴内。因此,本发明不受限于前述具体实施例,而应仅依后载权利要求书所定。
QQ群二维码
意见反馈