一种用于收集卫星信号的接收器的集成电路芯片 |
|||||||
| 申请号 | CN201510020742.5 | 申请日 | 2015-01-15 | 公开(公告)号 | CN104853170B | 公开(公告)日 | 2017-12-05 |
| 申请人 | 宏观微电子股份有限公司; | 发明人 | 甘孟平; 吴偲铭; | ||||
| 摘要 | 一种集成 电路 芯片，包括一第一单端至差动 放大器 用以产生与该第一单端至差动放大器的一输入有关的一差动输出；一第二单端至差动放大器用以产生与该第二单端至差动放大器的一输入有关的一差动输出；一第一组 开关 电路位于该第一单端至差动放大器的 信号 下游端；一第二组开关电路位于该第二单端至差动放大器的信号下游端；以及一第一差动至单端放大器位于该第一组开关电路的一第一开关电路的信号下游端及位于该第二组开关电路的一第二开关电路的信号下游端。 | ||||||
| 权利要求 | 1.一种集成电路芯片，其特征在于，包括： |
||||||
| 说明书全文 | 一种用于收集卫星信号的接收器的集成电路芯片技术领域[0001] 本发明涉及一种用于卫星接收装置的集成电路芯片，特别是有关一种内含一个开关矩阵、多个平行排列且位于该开关矩阵的信号上游端的单端至差动放大器以及多个平行排列且位于该开关矩阵的信号下游端的差动至单端放大器的集成电路芯片。 背景技术[0002] 因为多样化的内容，卫星电视越来越流行。一个卫星电视统通常包括一个用来收集卫星信号的天线数组以及一个卫星接收器。这个卫星接收器包括：(1)多个放大器，其可用来放大收集到的信号(以下称“收集信号”)；(2)多个带通滤波器(band-pass filter，简称BPF)，其可用来让频率在某一频率范围内的收集信号通过，并且衰减频率在该频率范围外的收集信号；以及(3)多个混波器(mixer)，其可用来将射频(radio frequency)的收集信号转换成中频(intermediate frequency)的收集信号。因此，收集信号可以被处理成频率在基频(base frequency)或中频的最佳放大信号，进而在机上盒(set top box)中被解调。 发明内容[0003] 本发明提供一种用于信号接收器的集成电路芯片，其中信号接收器可用来收集来自信号接收器范围内的一个或多个卫星的信号。 [0004] 该集成电路芯片可以包括：一个第一单端至差动放大器(single-ended-to-differential amplifier)，其可用以产生与该第一单端至差动放大器的输入(input)有关的差动输出(differential output)；一个第二单端至差动放大器与该第一单端至差动放大器平行设置，该第二单端至差动放大器用以产生与该第二单端至差动放大器的输入(input)有关的差动输出(differential output)；一第一组开关电路位于该第一单端至差动放大器的信 号下游端，该第一组开关电路其中之一第一开关电路包括与该第一单端至差动放大器的差动输出有关的一差动输入；一第二组开关电路位于该第二单端至差动放大器的信号下游端，该第二组开关电路其中之一第二开关电路包括与该第二单端至差动放大器的差动输出有关的一差动输入；以及一第一差动至单端放大器位于该第一开关电路的信号下游端及位于该第二开关电路的信号下游端，其中该第一差动至单端放大器包括与该第一开关电路的一差动输出有关的一差动输入。 [0005] 另外，该集成电路芯片更可包括一第二差动至单端放大器位于该第一组开关电路其中之一第三开关电路的信号下游端及位于该第二组开关电路其中之一第四开关电路的信号下游端，其中该第二差动至单端放大器包括与该第三开关电路的一差动输出有关或是与该第四开关电路的一差动输出有关的一差动输入。 [0006] 另外，该集成电路芯片更可包括一第一组差动至差动放大器位于该第一单端至差动放大器的信号下游端及位于该第一组开关电路的信号上游端，其中该第一组差动至差动放大器其中之一第一差动至差动放大器包括与该第一单端至差动放大器的该差动输出有关的一差动输入，及与该第一开关电路的该差动输入有关的一差动输出，该集成电路芯片更可包括一第二组差动至差动放大器位于该第二单端至差动放大器的信号下游端及该第二组开关电路的信号上游端，其中该第二组差动至差动放大器其中之一第二差动至差动放大器包括与该第二单端至差动放大器的该差动输出有关的一差动输入，及与该第二开关电路的该差动输入有关的一差动输出。 [0007] 另外，该第一单端至差动放大器的该差动输出实质上具有180度相位差，该第一开关电路的该差动输出实质上具有180度相位差，该第一开关电路的该差动输入实质上具有180度相位差，该第一差动至单端放大器的该差动输入实质上具有180度相位差。 [0009] 图1公开本发明第一种应用的一集成电路芯片结构方块图。 [0010] 图2公开本发明第一种应用的该集成电路芯片的引脚配置图。 [0011] 图3公开本发明第二种应用的一集成电路芯片结构方块图。 [0012] 图4公开本发明集成电路芯片的一种电子封装模块剖面示意图。 [0013] 图5公开本发明第一种应用所述的集成电路芯片的第一种配置的结构方块图。 [0014] 图6公开本发明第一种应用所述的集成电路芯片的第二种配置的结构方块图。 [0015] 图7公开本发明第一种应用所述的集成电路芯片的第三种配置的结构方块图。 [0016] 图8公开本发明第一种应用所述的集成电路芯片的第四种配置的结构方块图。 [0017] 图9公开本发明第一种应用所述的集成电路芯片的第四种配置的结构方块图。 具体实施方式[0018] 当以下描述连同随附图式一起阅读时，可更充分地理解本发明的配置，该等随附图式的性质应视为说明性而非限制性的。该等图式未必按比例绘制，而是强调本发明的原理。 [0019] 图式揭示本发明的说明性应用电路。其并未阐述所有应用电路。可另外或替代使用其它应用电路。为节省空间或更有效地说明，可省略显而易见或不必要的细节。相反，可实施一些应用电路而不揭示所有细节。当相同数字出现在不同图式中时，其指相同或类似组件或步骤。 [0020] 图1公开本发明第一种应用集成电路芯片10的电路结构方块图。集成电路芯片10可被使用在一信号接收器内，例如被使用在一低噪声降频器(low-noise block,LNB)内，用以处理位于信号接收器的接收范围内一或多个卫星所传送的数据流或信号。 [0021] 如图1所示，该集成电路芯片10可包括(1)四个平行设置的单端至差动放大器11；(2)第一组四个差动至差动放大器16a，亦即在图1中最顶端的四个，为平行设置，并且位于图1最顶端的第一单端至差动放大器11的信号下游端；(3)第二组四个差动至差动放大器 16b，亦即在图1中次高的四个，为平行设置，并且位于图1的次高的第二单端至差动放大器 11的信号下游端；(4)第三组四个差动至差动放大器16c，亦即在图1中次低的四个，为平行设 置，并且位于图1的次低的第三单端至差动放大器11的信号下游端；(5)第四组四个差动至差动放大器16d，亦即在图1最低的四个，为平行设置，并且位于图1的最低的第四单端至差动放大器11的信号下游端；(6)一开关矩阵包括第一组四个开关电路12a、第二组四个开关电路12b、第三组四个开关电路12c及第四组四个开关电路12d，其中第一组四个开关电路 12a平行设置在该第一组四个差动至差动放大器16a的信号下游端，也就是位于图1最顶端的四个开关电路12a，第二组四个开关电路12b平行设置在该第二组四个差动至差动放大器 16b的信号下游端，也就是位于图1次高的四个开关电路12b，第三组四个开关电路12c平行设置在该第三组四个差动至差动放大器16c的信号下游端，也就是位于图1次低的四个开关电路12c，第四组四个开关电路12d平行设置在该第四组四个差动至差动放大器16d的信号下游端，也就是位于图1最低的四个开关电路12d；(7)四个差动至单端放大器13平行设置在该开关矩阵的信号下游端，该四个差动至单端放大器13的中最顶端的第一差动至单端放大器位于每一组开关电路12a-12d中最顶端的开关电路的信号下游端，该四个差动至单端放大器13的中次高的第二差动至单端放大器位于每一组开关电路12a-12d中次高的开关电路的信号下游端，该四个差动至单端放大器13的中次低的第三差动至单端放大器位于每一组开关电路12a-12d中次低的开关电路的信号下游端，该四个差动至单端放大器13的中最低的第四差动至单端放大器位于每一组开关电路12a-中最低的开关电路的信号下游端。 [0022] 如图1所示，每一该单端至差动放大器11的输入会被放大作为该单端至差动放大器11的一差动输出，该单端至差动放大器11例如是差动放大器，其中每一该些单端至差动放大器11的该差动输出与每一该些单端至差动放大器11的输入有关且实质上具有180度的相位差。在该些第一组至第四组差动至差动放大器16a-16d的中的每一该差动至差动放大器具有一差动输入分别被放大作为各自的一差动输出，其中每一该些差动至差动放大器的该差动输出实质上具有180度的相位差，而每一该些差动至差动放大器的该差动输入实质上具有180度的相位差，且在该些第一组至第四组差动至差动放大器16a-16d的中的每一该些差动至差动放大器的该差动输出分别与各自的该差动输入相关联。每一该些差动至单端放大器13的输入会被放大作为其输出，每一该些差动至单端放大器13例如是差动放大器，其中每一该些差动至单端放大器13的该输出与其差动输入有关，且该差动输入实质上具有180度的相位差。 [0023] 如图1所示，本发明的该开关矩阵可为一差动被动开关矩阵，该开关矩阵包括第一组开关电路至第四组开关电路12a-12d，每一组开关电路12a,12b,12c及12d分别具有四个开关电路，其差动输入分别耦接该些第一组至第四组差动至差动放大器16a-16d的其中之一组的该些四个差动至差动放大器，且其差动输出分别耦接该些四个差动至单端放大器13。藉由该第一组四个开关电路12a可控制该第一组四个差动至差动放大器16a分别耦接或不耦接至该些四个差动至单端放大器13。藉由该第二组四个开关电路12b可控制该第二组四个差动至差动放大器16b分别耦接或不耦接至该些四个差动至单端放大器13。藉由该第三组四个开关电路12c可控制该第三组四个差动至差动放大器16c分别耦接或不耦接至该些四个差动至单端放大器13。藉由该第四组四个开关电路12d可控制该第四组四个差动至差动放大器16d分别耦接或不耦接至该些四个差动至单端放大器13。 [0024] 如图1所示，当该些开关电路12a-12d的某一开关电路被切换使该些差动至差动放大器16a-16d的某一差动至差动放大器耦接至该些差动至单端放大器13其中之一时，该某一差动至差动放大器会切换成电源开启状态，其中该某一开关电路的该差动输入耦接该某一差动至差动放大器的该差动输出。当该些开关电路12a-12d的该某一开关电路被切换使该些差动至差动放大器16a-16d的该某一差动至差动放大器不耦接至该些差动至单端放大器13其中之一时，该某一差动至差动放大器会切换成电源关闭状态。例如，当最顶端的该开关电路12a被切换使最顶端的该差动至差动放大器16a耦接至最顶端的该差动至单端放大器13时，最顶端的该差动至差动放大器16a将切换成电源开启状态。反的，当最顶端的该开关电路12a被切换使最顶端的该差动至差动放大器16a不耦接至最顶端的该差动至单端放大器13时，最顶端的该差动至差动放大器16a将切换成电源关闭状态。 [0025] 如图1所示，例如该开关矩阵可切换四个单端至差动放大器11其中的该第一单端至差动放大器耦接至四个该差动至单端放大器13其中的该第一差动至单端放大器及该第二差动至单端放大器，及切换四个单端至差动放大器11其中的该第二单端至差动放大器耦接至四个该差动至单端放大器13其中的该第三差动至单端放大器及该第四差动至单端放大器。因此，四个该差动至单端放大器13其中的该第一差动至单端放大器及该第二差动至单端放大器的输出与四个单端至差动放大器11其中的该第一单端至差动放大器的输入相关联；四个该差动 至单端放大器13其中的该第三差动至单端放大器及该第四差动至单端放大器的输出与四个单端至差动放大器11其中的该第二单端至差动放大器的输入相关联。四个该差动至单端放大器13其中的该第一差动至单端放大器及该第二差动至单端放大器具有二个各自的输出，此二输出操作在一第一中心频率下并具有相同的一第一频宽(band width)，相同于四个该单端至差动放大器11其中的该第一单端至差动放大器的输入的操作频率及频宽；四个该差动至单端放大器13其中的该第三差动至单端放大器及该第四差动至单端放大器具有二个各自的输出，此二输出操作在一第二中心频率下并具有相同的一第二频宽，相同于四个该单端至差动放大器11其中的该第二单端至差动放大器的输入的操作频率及频宽，其中该第一频宽与该第二频宽可具有相同的频率范围，而该第一中心频率可不同于该第二中心频率，且四个该单端至差动放大器11其中的该第一单端至差动放大器及该第二单端至差动放大器的输入具有相同的极化(polarization)，例如是垂直极化、水平极化、右旋极化或左旋极化。另外，该第一中心频率也可与该第二中心频率相同，且四个该单端至差动放大器11其中的该第一单端至差动放大器及该第二单端至差动放大器的输入可具有不同的极化(polarization)，例如分别是垂直极化及水平极化或分别是右旋极化及左旋极化。另外，该第一中心频率也可不同于该第二中心频率，且该四个该单端至差动放大器 11其中的该第一单端至差动放大器及该第二单端至差动放大器的输入可具有不同的极化(polarization)，例如分别是垂直极化及水平极化或分别是右旋极化及左旋极化。 [0026] 如图1所示，在另一范例中，该开关矩阵可切换四个该单端至差动放大器11其中的该第一单端至差动放大器耦接至四个该差动至单端放大器13其中的该第一差动至单端放大器、切换四个该单端至差动放大器11其中的该第二单端至差动放大器耦接至四个该差动至单端放大器13其中的该第二差动至单端放大器、切换四个该单端至差动放大器11其中的该第三单端至差动放大器耦接至四个该差动至单端放大器13其中的该第三差动至单端放大器及切换四个该单端至差动放大器11其中的该第四单端至差动放大器耦接至四个该差动至单端放大器13其中的该第四差动至单端放大器。因此，该些差动至单端放大器13其中的该第一差动至单端放大器的输出与该些单端至差动放大器11其中的该第一单端至差动放大器的输入相关联；该些差动至单端放大器13其中的该第二差动至单端放大器的输出与该些单端至差动放大器11其中的该第二单端至差动放大器 的输入相关联；该些差动至单端放大器13其中的该第三差动至单端放大器的输出与该些单端至差动放大器11其中的该第三单端至差动放大器的输入相关联；该些差动至单端放大器13其中的该第四差动至单端放大器的输出与该些单端至差动放大器11其中的该第四单端至差动放大器的输入相关联。四个该差动至单端放大器13其中的该第一差动至单端放大器可具有一输出，操作在该第一中心频率并具有该第一频宽，相同于四个该单端至差动放大器11其中的该第一单端至差动放大器的输入的操作频率及频宽；四个该差动至单端放大器13其中的该第二差动至单端放大器可具有一输出，操作在该第二中心频率并具有该第二频宽，相同于四个该单端至差动放大器11其中的该第二单端至差动放大器的输入的操作频率及频宽；四个该差动至单端放大器13其中的该第三差动至单端放大器可具有一输出，操作在该第三中心频率并具有该第三频宽，相同于四个该单端至差动放大器11其中的该第三单端至差动放大器的输入的操作频率及频宽；四个该差动至单端放大器13其中的该第四差动至单端放大器可具有一输出，操作该第四中心频率并具有该第四频宽，相同于四个该单端至差动放大器11其中的该第四单端至差动放大器的输入的操作频率及频宽，其中该第一频宽、该第二频宽、该第三频宽及该第四频宽可具有相同的频率范围。在考虑极化的情况下，四个该单端至差动放大器11其中的该第一该单端至差动放大器及该第三该单端至差动放大器的输入为垂直极化，而四个该单端至差动放大器11其中的该第二该单端至差动放大器及该第四该单端至差动放大器的输入为水平极化。或者，四个该单端至差动放大器11其中的该第一该单端至差动放大器及该第三该单端至差动放大器的输入为右旋极化，而四个该单端至差动放大器11其中的该第二该单端至差动放大器及该第四该单端至差动放大器的输入为左旋极化，其可应用至以下数种组合。该第一中心频率可与该第二中心频率相同，且四个该单端至差动放大器11其中的该第一单端至差动放大器及该第二单端至差动放大器各自的输入具有不同的极化，例如分别是垂直极化及水平极化或分别是右旋极化及左旋极化；该第一中心频率可与该第三中心频率不相同，且四个该单端至差动放大器11其中的该第一单端至差动放大器及该第三单端至差动放大器11各自的输入具有相同的极化，例如是垂直极化、水平极化、右旋极化或左旋极化；该第一中心频率可与该第四中心频率不相同，且四个该单端至差动放大器11其中的该第一该单端至差动放大器及该第四单端至差动放大器各自的输入具有不同的极化，例如分别是垂直极化及水平极化或分别是右旋极化及左旋极化。 [0027] 如图1所示，四个差动至单端放大器13的每一个具有各自的差动输入被放大作为各自差动至单端放大器13的输出，且每一差动至单端放大器13具有一最适当的1dB压缩点(P1dB)，防止当一过大的电流通过四个差动至单端放大器13其中之一时，导致其信号下游端的电子设备被烧毁。 [0028] 因此，该集成电路芯片10可提供该开关电路12a-12d，用以切换具180度相位差的差动信号，使得信号的间的串扰(crosstalk)降低及信号的间的区隔性更佳。另外，该差动至差动放大器16a-16d可位于该开关电路12a-12d的信号上游端，用以放大该开关电路12a-12d的输入信号，藉以获得较佳的增益平衡。 [0029] 图2公开本发明第一种应用的该集成电路芯片10的引脚配置图。如图2所示，该集成电路芯片10包括四个引脚IN1、IN2、IN3及IN4，分别耦接至该些单端至差动放大器11的四个输入，集成电路芯片10另包括四个引脚Out1、Out2、Out3及Out4，分别耦接至该些差动至单端放大器13的四个输出，集成电路芯片10另包括一电路模块12，具有上述实施例所述的该第一组至第四组开关电路12a-12d及该第一组及第四组的差动至差动放大器16a-16d。 [0030] 如图2所示，该集成电路芯片10更包括一电压-频调检测器(voltage and tone detector)14及一译码器(decoder)15，电压-频调检测器14具有四个输入分别耦接至集成电路芯片10的四个引脚VT1、VT2、VT3及VT4，而译码器15位于该电压-频调检测器14的信号下游端及电路模块12的开关矩阵的信号上游端。电压-频调检测器14可检测四个引脚VT1、VT2、VT3及VT4是处于一高逻辑准位(high logic level)或一低逻辑准位(low logic level)，其检测结果分别作为该电压-频调检测器14对应的输出，并且耦接至该译码器15相对应的输入。译码器15可将所输入的信号进行译码，并以译码结果控制电路模块12的开关矩阵，进而控制四个该单端至差动放大器11其中之一耦接至四个该差动至单端放大器13其中之一，同时也控制该些差动至差动放大器16a-16d是处在电源开启或关闭状态。 [0031] 如图2所示，集成电路芯片10更可包括复数引脚GND耦接至上述放大器11、13及16a-16d、开关电路12a-12d、电压-频调检测器14及译码器15的接地接点，或者耦接至该集成电路芯片10的一接地参考，这些引脚GND可提供一接地电压至上述放大器11、13及16a- 16d、开关电路12a-12d、电压-频调检测器14及译码器15。集成电路芯片10更可包括引脚VDD5V用以输入5V电源并转换成3.7V电压从引脚LDO_O输出，引脚LDO_O输出的3.7V电压将被直接提供 至复数引脚VIN进而耦接至上述放大器11、13及16a-16d、开关电路12a-12d、电压-频调检测器14及译码器15的电源接点，用以供应放大器11、13及16a-16d、开关电路12a- 12d、电压-频调检测器14及译码器15电源。集成电路芯片10更可包括引脚AVDDRX作为一内部交流电接地端(internal alternate-current(AC)ground)。集成电路芯片10更可包括引脚VHM与ABSEL，这两个引脚将被耦接至上述译码器15，用以改变逻辑准位所对应到开关电路12a-12d的开关状况。 [0032] 图3公开本发明的第二种应用的一半导体芯片的方块图，其中在图3中与图1中相同标号的组件具有相同的功能，并可参阅图1有关该组件的相关叙述。如图3所示，集成电路芯片10可包括(1)四个平行设置的单端至差动放大器11；(2)第一组二个差动至差动放大器16a，亦即在图3中最顶端的两个，为平行设置，并且位于图3最顶端的第一单端至差动放大器11的信号下游端；(3)第二组二个差动至差动放大器16b，亦即在图3中次高的两个，为平行设置，并且位于图3的次高的第二单端至差动放大器11的信号下游端；(4)第三组二个差动至差动放大器16c，亦即在图3中次低的两个，为平行设置，并且位于图3的次低的第三单端至差动放大器11的信号下游端；(5)第四组二个差动至差动放大器16d，亦即在图3最低的两个，为平行设置，并且位于图3的最低的第四单端至差动放大器11的信号下游端；(6)一开关矩阵包括第一组二个开关电路12a、第二组二个开关电路12b、第三组二个开关电路12c及第四组二个开关电路12d，其中第一组二个开关电路12a平行设置在该第一组二个差动至差动放大器16a的信号下游端，也就是位于图3最顶端的二个开关电路12a，第二组二个开关电路12b平行设置在该第二组二个差动至差动放大器16b的信号下游端，也就是位于图3次高的二个开关电路12b，第三组二个开关电路12c平行设置在该第三组二个差动至差动放大器 16c的信号下游端，也就是位于图3次低的二个开关电路12c，第四组二个开关电路12d平行设置在该第四组二个差动至差动放大器16d的信号下游端，也就是位于图3最低的二个开关电路12d；(7)二个差动至单端放大器13平行设置在该开关矩阵的信号下游端，该二个差动至单端放大器13的中顶端的第一差动至单端放大器位于每一组开关电路12a-12d中顶端的开关电路的信号下游端，该二个差动至单端放大器13的中底端的第二差动至单端放大器13位于每一组开关电路12a-12d中底端的开关电路的信号下游端。 [0033] 本发明集成电路芯片的实体架构 [0034] 如图1至图3所示，该集成电路芯片10可包括一半导体基板，在半导体基板上形成/具有复数个主动组件、复数被动组件及复数导电线路，其中半导体基板例如一硅基板，主动组件例如是晶体管(transistors)，被动组件例如电阻、电容及/或电感，导电线路例如镶嵌电镀铜(damascene electroplated cupper)制程所形成的导电线路或/及溅镀铝制程所形成的导电线路。 [0035] 如图1至图3所示，在第一种应用及第二种应用中的放大器11、13及16a-16d、开关电路12a-12d、电压-频调检测器14及译码器15皆由这些主动组件、被动组件及导电线路所组成并形成半导体基板上，并且在每一单端至差动放大器11与分别所对应的差动至差动放大器16a-16d的间的连接线、每一差动至差动放大器16a-16d与分别所对应的开关电路12a-12d的间的连接线、每一差动至单端放大器13与分别所对应的开关电路12a-12d的间的的连接线、译码器15与开关电路12a-12d的间的连接线、译码器15与电压-频调检测器14的间的连接线可由该些导电线路所形成。 [0036] 本发明的集成电路芯片的封装结构 [0037] 图4公开本发明集成电路芯片一封装结构的剖面示意图，如图4所示，一电子封装结构40可包括(1)一导线架(lead frame)41；(2)一集成电路芯片42位于导线架41上；(3)复数磅线43以打线方式分别电连接集成电路芯片42的金属接垫44，并跨越集成电路芯片42的边界与导线架41的金属接垫(或引脚)45相连；(4)一封装模(mold)46形成在导线架41上包覆集成电路芯片42及磅线43。 [0038] 如图1至图4所示，集成电路芯片42可为上述实施例所述的集成电路芯片10。集成电路芯片42的一些金属接垫44可分别连接至单端至差动放大器的输入，集成电路芯片42的另一些金属接垫44可分别连接至差动至单端放大器的输出；并且，其它的这些金属接垫44还可分别具有上述引脚IN1-IN4、VHM、ABSEL、VIN、VT1-VT4、LDO_O、VDD5V、AVDDRX、Out1-Out4及GND的电气功能。 [0039] 本发明第一种应用集成电路芯片的第一种配置 [0040] 图5公开本发明第一种应用所述的集成电路芯片10的第一种配置的结构方块图，其中在图1、图2与图5中相同标号的组件具有相同的功能，并可参阅在图1及图2中有关该组件的相关叙述。 [0041] 如图5所示的第一种配置，一信号接收器50可用以处理来自于信号接收器50的接收范围内一卫星所传送的信号，其中该信号可为垂直极化及水平极化 信号或右旋极化及左旋极化信号，该信号可由位于一碟型反射器(reflector dish)的焦点处的一号角形馈电器天线(antenna feed horn)所收集，其中此信号接收器50例如是一低噪声降频器(low-noise block,LNB)。信号接收器50可包括(1)该集成电路芯片10；(2)四个放大器51分别平行设置在该集成电路芯片10的四个相对应的放大器11的信号上游端；(3)四个混波器(mixer)52平行设置在四个放大器51的信号上游端；(4)二个本机振荡器(local oscillators,LO)53分别耦接至四个混波器52中的二个，其中位于图5上方的本机振荡器53中的第一本机振荡器耦接至位于图5上方的混波器52中的第一个混波器及第二个混波器，而位于图5下方的本机振荡器53中的第二本机振荡器则耦接至位于图5下方的混波器52中的第三个混波器及第四个混波器；(5)四个带通滤波器(band-pass filter,BPF)54平行设置在四个相对应的混波器52的信号上游端，其中此四个带通滤波器54的中的第一带通滤波器、第二带通滤波器、第三带通滤波器及第四带通滤波器(由高至低)的输出分别耦接至相对应的混波器52的该第一混波器、该第二混波器、该第三混波器及该第四混波器的输入；(6)二个分波器(splitter)55平行设置在带通滤波器54的信号上游端，其中位于图5上方的分波器55中的第一分波器具有二输出分别耦接至带通滤波器54其中的该第一带通滤波器及该第二带通滤波器的输入，而位于图5下方的分波器55中的第一分波器具有二输出分别耦接至带通滤波器54其中的该第三带通滤波器及该第四带通滤波器的输入，其中每一分波器55例如一功分器(power divider)；(7)二组三级放大器(three-stage amplifiers)56平行设置在相对应的分波器55的信号上游端，其中每一组三级放大器56包括三个串联排列的放大器。另外此二组三级放大器56可被二组二级放大器所取代，此二组二级放大器同样平行设置在相对应的分波器55的信号上游端，或此二组三级放大器56可被二单级放大器所取代，此二单级放大器同样平行设置在相对应的分波器55的信号上游端。 [0042] 如图5所示，每一放大器51可以是一功率放大器，此功率放大器例如可将其输入进行功率放大作为其输出。 [0043] 如图5所示，混波器52中的该第一混波器及该第二混波器用以将其输入的操作频段从一第一频段(F1)转换至一第二频段(F2)作为其输出，其中该第一频段(F1)例如介于3.0GHz至22.0GHz的间，且较佳范围介于10.7GHz至12.75GHz的间，而第二频段(F2)例如介于10.0Hz至4.0GHz的间，且较佳范围介于 950MHz至2150MHz的间，且第二频段(F2)的频率上限低于第一频段(F1)的频率下限，而该第一混波器及该第二混波器根据本机振荡器53中的该第一本机振荡器的输出频率进行转换，其中转换方式由第一频段(F1)减去该第一本机振荡器的输出频率而得到该第二频段(F2)，该第一机振荡器的输出频率例如介于3.0GHz至 20.0GHz的间，且较佳范围介于8.0GHz至12.0GHz的间(例如是9.75GHz)。 [0044] 混波器52中的该第三混波器及该第四混波器用以将其输入的操作频段从一第一频段(F1)转换至一第三频段(F3)作为其输出，其中该第三频段(F3)例如介于10.0Hz至4.0GHz的间，且较佳范围介于950MHz至2150MHz的间，而该第三混波器及该第四混波器根据本机振荡器53中的该第二本机振荡器的输出频率进行转换，其中转换方式由第一频段(F1)减去该第二本机振荡器的输出频率而得到该第三频段(F3)，第二本机振荡器的输出频率例如介于3.0GHz至20.0GHz的间，且较佳范围介于8.0GHz至12.0GHz的间(例如是9.75GHz)，其中第三频段(F3)的频率上限低于第一频段(F1)的频率下限，第三频段(F3)的频率下限低于第二频段(F2)的频率下限，第三频段(F3)的频率上限低于第二频段(F2)的频率上限。该四个混波器52的输出可分别耦接至该四个放大器51的输入。 [0045] 如图5所示，每一带通滤波器54可让在一特定频率范围内的输入信号通过，并且将超过特定频率范围外的输入信号予以衰减，以作为每一带通滤波器54的输出。带通滤波器54中的该第一、第二、第三及第四带通滤波器的输出分别耦接至混波器52中的该第一、第三、第二及第四混波器的输入。 [0046] 如图5所示，每一分波器55可将所输入的信号分成二个实质相同功率的输出信号，其中分波器55中的该第一分波器的二输出分别耦接至带通滤波器54中的该第一带通滤波器及该第二带通滤波器的输入，而分波器55中的该第二分波器的二输出分别耦接至带通滤波器54中的该第三带通滤波器及该第四带通滤波器的输入。 [0047] 如图5所示，在每一组三级放大器56中的每一放大器例如为一低噪声放大器(low noise amplifier,LNA)，可将各自所输入的信号放大而输出，于是每一组三级放大器56可将各自所输入的信号逐级放大而产生低噪声的输出。从该号角形馈电器天线所收集的垂直极化信号可传送至二组三级放大器56其中之一组的输入，例如是传送至位于图中上方的该组三级放大器，而该号角形馈电器天线所收集的水平极化信号可传送至二组三级放大器56其中的另一组的输 入，例如是传送至位于图中下方的该组三级放大器。或是，从该号角形馈电器天线所收集的右旋极化信号可传送至二组三级放大器56其中之一组的输入，例如是传送至图中上方的该组三级放大器，而该号角形馈电器天线所收集的左旋极化信号可传送至二组三级放大器56其中的另一组的输入，例如是传送至图中下方的该组三级放大器。 [0048] 如图5所示，信号接收器50可从集成电路芯片10的四个相对应的放大器13产生四个输出信号分别经由四条电缆传输至室内统中四组相对应的机上盒(set top box)。 [0049] 如图5所示，集成电路芯片10可封装在如上述图4所示的电子封装结构40内，并且经由金属引脚45安装在一主机电路板(图中未示)上，而每一放大器51、每一混波器52、每一本机振荡器53、每一带通滤波器54、每一分波器55及每一组三级放大器56例如可分别设置在其它独立的集成电路芯片上，且封装在其它的电子封装结构中，经由该些其它的电子封装结构的锡球或金属引脚可安装在该主机电路板(图中未示)上。 [0050] 如图5所示，另外在分波器55中的该第一分波器与混波器52中的该第一及第三混波器的间的信号路径上可以省略带通滤波器54(亦即在图中上方的该第一及第二带通滤波器)的设置，使该第一分波器不经由带通滤波器54耦接至该第一混波器及该第三混波器。在分波器55中的该第二分波器与混波器52中的该第二及第四混波器的间的信号路径上可以省略带通滤波器54(亦即在图中下方的该第三及第四带通滤波器)的设置，使该第二分波器不经由带通滤波器54耦接至该第二混波器及该第四混波器。 [0051] 本发明第一种应用集成电路芯片的第二种配置 [0052] 图6公开本发明第一种应用所述的集成电路芯片10的第二种配置的结构方块图，其中在图1、图2、图5与图6中相同标号的组件具有相同的功能，并可参阅在图1、图2及图5中有关该组件的相关叙述。 [0053] 如图6所示的第二种配置，一信号接收器60可用以处理来自于信号接收器60的接收范围内一卫星所传送的信号，其中该信号可为垂直极化及水平极化信号或右旋极化及左旋极化信号，该信号且由位于一碟型反射器(reflector dish)的一焦点处的一号角形馈电器天线所收集，其中此信号接收器60例如是一低噪声降频器(low-noise block,LNB)。信号接收器60相较于图5的信号接收器50更可包括四个放大器61分别平行设置在集成电路芯片10的四个放大 器13的信号下游端。每一放大器61可将各自的输入放大作为各自的输出，并具有一最适当的1dB压缩点(P1dB)，可防止当一过大的电流通过四个放大器61其中之一时，设于其信号下游端的电子设备被烧毁。另外，在图5中，在四个混波器52与集成电路芯片1的四个放大器11的间的信号路径上，可省略放大器51的设置，使得四个混波器52的输出可不经由放大器51分别耦接至集成电路芯片10的四个放大器11的输入。 [0054] 如图6所示，信号接收器60可从四个相对应的放大器61产生四个输出信号分别经由四条电缆传输至室内统中四组相对应的机上盒(set top box)。 [0055] 如图6所示，集成电路芯片10可封装在如上述图4所示的电子封装模块40内，并且经由金属引脚45安装在一主机电路板(图中未示)上，而每一放大器51、每一混波器52、每一本机振荡器53、每一带通滤波器54、每一分波器55、每一组三级放大器56及每一放大器61例如可设置在其它独立的集成电路芯片上，且封装在其它的电子封装结构中，经由该些其它的电子封装结构的锡球或金属引脚安装在该主机电路板(图中未示)上。 [0056] 本发明第一种应用集成电路芯片的第三种配置 [0057] 图7公开本发明第一种应用所述的集成电路芯片10的第三种配置的结构方块图，其中在图1、图2、图5、图6与图7中相同标号的组件具有相同的功能，并可参阅在图1、图2、图5及图6中有关该组件的相关叙述。 [0058] 如图7所示的第三种配置，一信号接收器70可用以处理来自于信号接收器70的接收范围内一卫星所传送的信号，其中该信号可为垂直极化及水平极化信号或右旋极化及左旋极化信号，且由位于一碟型反射器(reflector dish)的一焦点处的一号角形馈电器天线所收集，其中此信号接收器70例如是一低噪声降频器(low-noise block,LNB)。信号接收器70相较于图5的信号接收器50更可包括四个信号路由器(channel routers)71平行设置在集成电路芯片10的四个放大器13的信号下游端，以及包括四个放大器72分别平行设置在四个信号路由器71的信号下游端。 [0059] 如图7所示，每一信号路由器71可以控制藉以从其输入信号的操作频段(在此称为第四频段(F4))中的复数子频段(frequency sub-bands)选择其中之一子频段的信号，并将所选择的子频段的信号转换成在该第四频段(F4)中的一预设子频段作为其输出，其中该第四频段(F4)的频率范围例如介于10Hz至4GHz， 而最佳范围介于950MHz至2150MHz的间，且该第四频段与该第二频段及/或该第三频段具有相同的频宽，且该第四频段与该第二频段及/或该第三频段具有相同的频率范围。 [0060] 如图7所示，每一放大器72可将其输入放大作为其输出，并具有一最适当的1dB压缩点(P1dB)，可防止当一过大的电流通过四个放大器72其中之一时，设于其信号下游端的电子设备被烧毁。 [0061] 如图7所示，信号接收器70可从四个相对应的放大器72产生四个输出信号分别经由四条电缆传输至室内统中四组相对应的机上盒(set top box)。 [0062] 如图7所示，集成电路芯片10可被封装在如上述图4所示的电子封装结构40内，并且经由金属引脚45安装在一主机电路板(图中未示)上，而每一放大器51、每一混波器52、每一本机振荡器53、每一带通滤波器54、每一分波器55、每一组三级放大器56、每一放大器72及每一信号路由器71例如可设置在其它独立的集成电路芯片上，且可封装在其它的电子封装结构中，并可经由该些其它的电子封装结构的锡球或金属引脚安装在该主机电路板(图中未示)上。 [0063] 本发明第一种应用集成电路芯片的第四种配置 [0064] 图8公开本发明第一种应用所述的集成电路芯片10的第四种配置的结构方块图，其中在图1、图2、图5与图8中相同标号的组件具有相同的功能，并可参阅在图1、图2及图5中有关该组件的相关叙述。 [0065] 如图8所示的第四种配置，一信号接收器90可用以处理来自于信号接收器90的接收范围内一卫星所传送的信号，其中该信号可为垂直极化及水平极化信号或右旋极化及左旋极化信号，且由位于一碟型反射器(reflector dish)的一焦点处的一号角形馈电器天线所收集，其中此信号接收器90例如是一低噪声降频器(low-noise block,LNB)。信号接收器90相较于图5的信号接收器50更可包括四个分波器91平行设置在四个放大器51的信号下游端，以及包括二个集成电路芯片10平行设置在四个分波器91的信号下游端，其中集成电路芯片10可参阅上述图1所示的说明。 [0066] 如图8所示，每一分波器91可将各自的输入分成二个实质相同功率的输出信号，分别传送至二集成电路芯片10的放大器11。此四个分波器91具有四个输入分别耦接至四个放大器51的四个输出。 [0067] 如图8所示，信号接收器90可从位于二集成电路芯片10中的八个相对 应的放大器13产生八个输出信号分别经由八条电缆传输至室内统中八组相对应的机上盒(set top box)。 [0068] 如图8所示，每一集成电路芯片10可被封装在如上述图4所示的电子封装结构40内，并且经由金属引脚45安装在一主机电路板(图中未示)上，而每一放大器51、每一混波器52、每一本机振荡器53、每一带通滤波器54、每一分波器55、每一组三级放大器56及每一分波器91例如可设置在其它独立的集成电路芯片上，且可封装在其它的电子封装结构中，并可经由该些其它的电子封装结构的锡球或金属引脚安装在该主机电路板(图中未示)上。 [0069] 本发明第一种应用集成电路芯片的第五种配置 [0070] 图9公开本发明第一种应用所述的集成电路芯片10的第五种配置的结构方块图，其中在图1、图2、图5、图6与图9中相同标号的组件具有相同的功能，并可参阅图1、图2、图5、图6有关该组件的相关叙述。 [0071] 如图9所示的第四种配置，一信号接收器110可用以处理来自于信号接收器110的接收范围内二卫星(亦即分别为一第一卫星及一第二卫星)所分别传送的二组垂直极化及水平极化信号或二组右旋极化及左旋极化信号，且分别由位于一碟型反射器(reflector dish)的二焦点(亦即分别为一第一焦点及一第二焦点)处的二号角形馈电器天线(亦即分别为一第一号角形馈电器天线及一第二号角形馈电器天线)所收集，其中此信号接收器110例如是一低噪声降频器(low-noise block,LNB)。信号接收器110可包括(1)二个集成电路芯片10平行设置，此集成电路芯片10请参考上述图1所示的说明；(2)四个开关矩阵111平行设置在二个集成电路芯片10的信号下游端；(3)四个放大器112分别平行设置在四个开关矩阵111的信号下游端。 [0072] 如图9所示，在每一集成电路芯片10信号上游端的电子组件可参考图6中集成电路芯片10信号上游端的电子组件的说明。在该碟型反射器的该第一焦点处的该第一号角形馈电器天线可收集来自于该第一卫星所传送的该垂直极化信号至设在该二集成电路芯片10中一第一集成电路芯片(亦即在图中上方)的信号上游端的二组三级放大器56其中位于上方的三级放大器的输入，该第一号角形馈电器天线可收集来自于该第一卫星所传送的该水平极化信号至设在该第一集成电路芯片的信号上游端的二组三级放大器56其中位于下方的三级放大器的输入。在该碟型反射器的该第二焦点处的该第二号角形馈电器天线可收集来 自于该第二卫星所传送的该垂直极化信号至设在该二集成电路芯片10中一第二集成电路芯片(亦即在图中下方)的信号上游端的二组三级放大器56其中位于上方的三级放大器的输入，该第二号角形馈电器天线可收集来自于该第二卫星所传送的该水平极化信号至设在该第二集成电路芯片的信号上游端的二组三级放大器56其中位于下方的三级放大器的输入。 [0073] 或者，如图9所示，在该碟型反射器的该第一焦点处的该第一号角形馈电器天线可收集来自于该第一卫星所传送的该右旋极化信号至设在该第一集成电路芯片的信号上游端的二组三级放大器56其中位于上方的三级放大器的输入，该第一号角形馈电器天线可收集来自于该第一卫星所传送的该左旋极化信号至设在该第一集成电路芯片的信号上游端的二组三级放大器56其中位于下方的三级放大器的输入。在该碟型反射器的该第二焦点处的该第二号角形馈电器天线可收集来自于该第二卫星所传送的该右旋极化信号至设在该第二集成电路芯片的信号上游端的二组三级放大器56其中位于上方的三级放大器的输入，该第二号角形馈电器天线可收集来自于该第二卫星所传送的该左旋极化信号至设在该第二集成电路芯片的信号上游端的二组三级放大器56其中位于下方的三级放大器的输入。 [0074] 如图9所示，每一开关矩阵111可具有平行设置的二输入，其中之一输入耦接至二集成电路芯片10其中之一的相对应的放大器13，另一输入耦接至另一集成电路芯片10的相对应的放大器13，每一开关矩阵111可切换其二输入的其中之一作为其输出，且其输出耦接至四个放大器112其中之一相对应的一输入。 [0075] 如图9所示，每一放大器112可将其输入放大作为其输出，并具有一最适当的1dB压缩点(P1dB)，以防止当一过大的电流通过四个放大器112其中之一时，其信号下游端的电子设备被烧毁。 [0076] 如图9所示，信号接收器110可从四个相对应的放大器112产生四个输出信号分别经由四条电缆传输至室内统中四组相对应的机上盒(set top box)。 [0077] 如图9所示，每一集成电路芯片10可被封装在如上述图4所示的电子封装模块40内，并且经由金属引脚45安装在一主机电路板(图中未示)上，而每一混波器52、每一本机振荡器53、每一带通滤波器54、每一分波器55、每一开关矩阵111、每一放大器112及每一组三级放大器56例如可设置在其它独立的集成电路芯片上，且可封装在其它的电子封装结构中，并可经由该些其它 的电子封装结构的锡球或金属引脚安装在该主机电路板(图中未示)上。 |
||||||
QQ群二维码
意见反馈
意见反馈