基于CMOS的RF天线开关 |
|||||||
| 申请号 | CN201380004622.5 | 申请日 | 2013-09-25 | 公开(公告)号 | CN104160553B | 公开(公告)日 | 2017-03-01 |
| 申请人 | DSP集团有限公司; | 发明人 | A·莫斯托夫; Y·哈森; | ||||
| 摘要 | 提供了一种新颖的和有用的射频(RF)前端模 块 (FEM) 电路 ，其提供高线性度和功率效率并符合现代无线通信标准(诸如802.11WLAN、3G和4G蜂窝标准、蓝牙，ZigBee等)的要求。所述FEM电路的配置允许使用常见的、相对低成本的 半导体 制造技术，如标准CMOS工艺。所述FEM电路包括含有一个或多个子 放大器 的 功率放大器 ，所述子放大器具有高和低功率电路并且其输出被合成以产生总的所需的功率增益。具有被布置为新颖配置的初级和次级绕组的集成多抽头 变压器 提供高效的功率合成并将由各子放大器生成的功率传输到天线。 | ||||||
| 权利要求 | 1.一种半导体天线开关，包括： |
||||||
| 说明书全文 | 基于CMOS的RF天线开关技术领域背景技术[0002] 目前，无线通信系统在涉及从一点到另一点的信息传输的许多场景中找到应用，并且存在适于满足每个场景的特定需要的广泛形态。这些系统包括用于远距离语音通信的蜂窝电话和双向无线电，以及用于计算机系统的短程数据网络等等。一般来说，无线通信涉及进行调制以表示数据的射频(RF)载波信号以及符合一组标准的信号的调制、发送、接收和解调。对于无线数据网络，示例性标准包括无线LAN(IEEE 802.11)、蓝牙(IEEE 802.15.1)以及ZigBee(IEEE 802.15.4)，它们通常是时域双工系统，其中在时分通信信道上仿真双向链路。 [0003] 无线通信系统的一个基本组成部分是包括发射器和接收器电路的收发器。具有数字基带子系统的收发器将数字数据编码到基带信号并且将基带信号与RF载波信号一起调制。用于WLAN的调制包括正交频分复用(OFDM)、正交相移键控(QPSK)和正交振幅调制(16QAM、64QAM)；用于WLAN的调制包括GFSK和4/8-DQPSK；以及用于Zigbee的调制包括BPSK和OQPSK(或MSK)。 [0004] 从天线收到信号后，该收发器将RF信号下变频，解调基带信号并且将由基带信号所表示的数字数据进行解码。连接到收发器的天线将电信号转换成电磁波并且反之亦然。根据具体的配置，所述收发器可以包括专用发送(TX)线和专用接收(RX)线或者收发器可以具有组合的发送/接收线。在单独的TX和RX线的情况下，发送线和接收线通常结合到单个天线，尤其是对于低成本和/或小尺寸的应用。 [0005] 在收发器和天线之间的电路通常称为前端模块(FEM)。该FEM包括RF功率放大器(PA)，其通过放大诸如蜂窝电话手机之类的无线设备中的较弱的输入信号来生成输出发送信号。许多这些通信设备被配置为工作在用于不同通信系统的不同频带中。例如，第三代(3G)蜂窝通信系统、4G蜂窝(LTE)系统、802.11WLAN系统等等。 [0006] 因此，希望有一种前端模块，其能够满足现代无线标准(如802.11、3G和4G蜂窝系统)的性能要求，同时降低制造复杂性、尺寸和成本。 发明内容[0007] 本发明是一种新颖的和有用的射频(RF)前端模块(FEM)电路，其提供高线性度和功率效率，并满足现代无线通信标准(例如802.11WLAN、3G和4G蜂窝标准、蓝牙、ZigBee等)的要求。FEM电路的配置允许使用常见的、相对低成本的半导体制造技术，如标准CMOS工艺。所述FEM电路包括双模功率放大器，其包括一个或者多个子放大器，将这些子放大器的输出相合成以产生总的所需的功率增益。具有以新颖的配置而布置的初级和次级绕组的多抽头变压器提供了高效的功率合成并将单独子放大器所生成的功率传送给天线。 [0008] 因此，根据本发明，提供了一种半导体天线开关，其包括：第一天线端口，其用于耦合到第一天线；第二天线端口，其用于耦合到第二天线；发送/接收端口，其用于耦合到所述第一天线或所述第二天线；匹配网络，其耦合到所述发送/接收端口；第一开关，其在所述第一天线端口和所述匹配网络之间串联耦合；以及第二开关，其在所述第二天线端口和所述匹配网络之间串联耦合。 [0009] 根据本发明，还提供了一种半导体天线开关，其包括：第一天线端口，其用于耦合到第一天线；第二天线端口，其用于耦合到第二天线；发送/接收端口，其用于将发送RF信号耦合到所述第一天线或所述第二天线以及用于耦合来自所述第一天线或所述第二天线的接收RF信号；第一场效应晶体管(FET)开关，其具有源极、漏极和栅极端子，所述漏极端子耦合到所述第一天线端口，所述源极耦合到所述发送/接收端口，所述栅极端子可操作以接收用于控制所述第一FET开关的第一使能信号；以及第二场效应晶体管(FET)开关，其具有源极、漏极和栅极端子，所述漏极端子耦合到所述第二天线端口，所述源极耦合到所述发送/接收端口，所述栅极端子可操作以接收用于控制所述第二FET开关的第二使能信号。附图说明 [0010] 这里参考附图仅通过举例的方式对本发明加以描述，在附图中： [0011] 图1是示出了根据本发明而构建的示例双频段多芯片前端模块(FEM)的框图； [0012] 图2是示出了根据本发明而构建的示例单芯片FEM电路的框图； [0013] 图3是示出了根据本发明而构建的示例DC-DC转换器的框图； [0014] 图4是示出了根据本发明而构建的FEM电路的示例RX路径部分的框图； [0015] 图5是示出了FEM电路的第一示例TX路径部分的框图； [0016] 图6是示出了FEM电路的第二示例TX路径部分的框图； [0017] 图7是示出了FEM电路的第三示例TX路径部分的框图； [0018] 图8是示出了FEM电路的第四示例TX路径部分的框图； [0019] 图9是示出了FEM电路的第五示例TX路径部分的框图； [0020] 图10是示出了FEM电路的第六示例TX路径部分的框图； [0021] 图11是更详细的示出了功率放大器电路的低和高部分的框图； [0022] 图12A是示出了第一示例差分PA电路的示意图； [0023] 图12B是更详细的示出了具有变压器连接的第一示例差分PA电路的示意图； [0024] 图13A是示出了第二示例差分PA电路的示意图； [0025] 图13B是更详细的示出了具有变压器连接的第二示例差分PA电路的示意图； [0026] 图14是示出了第三示例差分PA电路的示意图； [0027] 图15是示出了用于本发明的功率放大器的第一示例集成变压器的布局图； [0028] 图16是示出了用于本发明的功率放大器的第二示例集成变压器的布局图； [0029] 图17是示出了用于本发明的功率放大器的第三示例集成变压器的布局图； [0030] 图18是示出了用于本发明的功率放大器的第四示例集成变压器的布局图； [0031] 图19A是示出了用于本发明的功率放大器的第五示例集成变压器的布局图； [0032] 图19B是示出了用于本发明的功率放大器的第六示例集成变压器的布局图； [0033] 图19C是示出了用于本发明的功率放大器的第七示例集成变压器的布局图； [0034] 图20是示出了用于本发明的功率放大器的第八示例集成变压器的布局图； [0035] 图21是示出了用于本发明的功率放大器的第九示例集成变压器的布局图； [0036] 图22是示出了用于本发明的功率放大器的第十示例集成变压器的布局图； [0037] 图23是示出了用于本发明的功率放大器的第十一示例集成变压器的布局图； [0038] 图24是示出了FEM电路的第七示例TX路径部分的框图； [0039] 图25是示出了FEM电路的第八示例TX路径部分的框图； [0040] 图26A是示出了本发明的示例DC-DC转换器的高级系统框图； [0042] 图27是示出了本发明的包含微调单元的示例DC-DC转换器的框图； [0044] 图29是示出了DC-DC转换器电路的输出电压的上升沿的图； [0045] 图30是示出了DC-DC转换器电路的输出电压的下降沿的图； [0046] 图31是示出了FEM电路的第九示例TX路径部分的框图； [0047] 图32是示出了本发明的包含多个微调单元的示例DC-DC转换器的框图； [0048] 图33是示出了用于RF输入的DC-DC转换电路的输出电压的图； [0049] 图34是更详细示出了用于RF输入的DC-DC转换电路的输出电压的图； [0050] 图35是示出了第一示例TX/RX开关的示意图； [0051] 图36是示出了第二示例TX/RX开关的示意图； [0052] 图37是示出了示例天线RF开关的示意图； [0053] 图38是示出了取决于输出功率的功率附加效率(PAE)的曲线图； [0054] 图39是示出了取决于输入功率的输出功率的曲线图； [0055] 图40是示出了功率放大器电路的AM2AM和AM2PM响应的曲线图； [0056] 图41是示出了本发明的功率放大器电路所实现的线性化的曲线图； [0057] 图42是示出了功率放大器退避工作区域之前和之后的RF信号的曲线图； [0058] 图43是示出了用于QAM 64的功率放大器的频谱的曲线图； [0059] 图44是示出了用于QAM 64的动态退避之前和之后的时域RF OFDM信号的曲线图； [0060] 图45是示出了用于QAM 64的接收和发送星座图的曲线图； [0061] 图46是示出了用于QAM 256的功率放大器的频谱的曲线图； [0062] 图47是示出了用于QAM 256的动态退避之前和之后的时域RF OFDM信号的曲线图； [0063] 图48是示出了用于QAM 256的接收和发送星座图的曲线图；以及 [0064] 图49是示出了包含本发明的FEM电路的示例无线设备的高级框图。 具体实施方式[0065] 诸如收发器的RF电路通常被制造为集成电路，因为微型器件尺寸和更低的成本，所述集成电路通常使用互补金属氧化物半导体(CMOS)技术。小尺寸CMOS器件降低电流汲取并要求更低的电池电压，从而适合于具有大量功耗限制的便携式应用。无线通信链路必须是可靠的并且在宽距离上具有高数据吞吐量，这在天线输出端需要更高的功率水平。例如，上述的无线LAN和Bluetooth通常要求为20dBm(即100mW)或更多的功率水平。 [0066] 但是，更高的功率输出要求RF电路中更高的电流和电压水平。目前许多CMOS器件采用0.18微米工艺生产，先进系统利用130纳米、90纳米、65纳米和45纳米工艺。由于集成电路中的半导体器件的降低的击穿电压，所得到的集成电路工作电压在1.8V至低于1.2V的范围内。特别是对于在OFDM、QPSK、QAM等情况中具有包络变化的信号，很难达到1.8V的+20dBm的功率水平。增加功率要求通常会导致效率下降，这是因为更大比例的功率被损失为热量，随后电池寿命缩短。此外，对于具有增加电流的相同的功率水平，阻抗被降低了。考虑到多数RF电路被设计成具有50Ohm阻抗，由于增加的功率损耗，用于被降低的阻抗的匹配电路的设计也是有问题的。 [0067] 用于蜂窝、WLAN、Bluetooth、ZigBee等的传统收发器通常不会生成足够的功率或不具有足够的RX灵敏度，而在很多情况下可靠的通信需要足够的RX灵敏度。当前集成电路收发器器件具有低于0dBm的发射功率水平，尽管也有一些器件具有10或20dBm的功率水平，但仍然是低于所需的20-25dBm。因此，额外的RF信号的调节是必要的。 [0068] 在收发器和天线之间的电路通常被称为前端模块或FEM。所述FEM包括用于增加发送功率的功率放大器以及提高接收灵敏度的低噪声放大器(LNA)。还可以包括诸如带通滤波器的各种滤波器电路，以在天线处提供干净的发送信号并且保护接收电路以避免到达天线的外部阻塞信号。所述FEM还包括RF开关，以在接收和发送功能之间快速切换，并防止发送和接收之间的转变过程中的干扰。所述RF开关可以由收发器的通用输入/输出线和/或事先商定的控制协议控制。所述RF开关被理解为将单个天线连接到低噪声放大器的输入端或功率放大器的输出端的单刀双掷开关。具有共享的发送和接收线的收发器(例如结合蓝牙和ZigBee系统所使用的收发器)通常在功率放大器的输入端和低噪声放大器的输出端处包括第二RF开关，用于适当控制收发器端的发送和接收线。所述第二RF开关(其增强了TX/RX隔离)可以由控制所述第一RF开关的收发器的同一通用输入/输出线控制。所述功率放大器还可由来自收发器的使能输出开启或关闭。所述使能线可改变电压以控制增益或设置功率放大器偏置电流。 [0069] 关联的性能、制造和成本问题使得有必要在与功率放大器和低噪声放大器的衬底不同的衬底上制造RF开关。功率放大器通常在砷化镓(GaAs)衬底上制造，其提供了高击穿电压和可靠性。也可以利用其他的衬底，如硅锗(SiGe)。此外，功率放大器可以利用异质结双极型晶体管(HBT)、金属-半导体场效应晶体管(MESFET)或高电子迁移率晶体管(HEMT)，其中HBT制造成本最低。低噪声放大器也可以制造在具有HBT晶体管的GaAs衬底上。然而，由于高插入损耗或者低隔离，采用HBT晶体管的RF开关具有较差的性能特性。 [0070] 上述问题的一个解决方案包括使用多管芯配置，在该配置中，功率放大器和低噪声放大器制造在一个使用HBT晶体管的管芯上，而RF开关制造在另一个使用例如HEMT晶体管的管芯上。随后，两个管芯被封装在单个封装中。相比传统的硅衬底，与GaAs衬底关联的增加的成本以及复杂封装工艺进一步提升了前端模块电路的成本。另一种解决方案涉及用于功率放大器、低噪声放大器和RF开关的复合GaAs衬底，其具有HBT和HEMT晶体管。但是，这种集成电路制造成本较高。备选地，硅衬底可用于低噪声放大器、功率放大器和RF开关。然而，由于硅衬底的隔离较差，可能使用成本较高的解决方案，例如绝缘体上的硅(SOI)。这些集成电路通常需要负电压生成器，这导致更大的管芯以用于偏置电路。此外，由用于负电压生成器的电荷泵发射的宽频率范围上的假信号需要物理隔离，这进一步增加了管芯尺寸。 [0071] 本发明提供了一种FEM电路，解决了上述提出的问题。本发明FEM电路提供了高线性度和功率效率并且满足现代无线通信标准(例如802.11WLAN、3G和4G蜂窝标准等)的要求。此外，FEM电路的配置允许使用常见的、相对低成本的半导体制造技术，诸如市面上所提供的CMOS工艺。 [0072] 图1是示出了根据本发明而构建的示例双频段多芯片前端模块(FEM)的框图。所述双频带FEM模块(总体上被标为10)包括四个模块，其中包括双工器52、2.4GHz FEM电路模块40、5GHz FEM电路模块28和电源管理单元(PMU)模块12。所述2.4GHz FEM电路28可操作地在 2.4GHz ISM频带接收和发送信号，而5GHz FEM电路可操作地在5GHz ISM频带接收和发送信号。每一个所述模块都可以被构建在单独的集成电路上，所述单独的集成电路具有芯片之间的印刷或丝焊连接。备选地，FEM模块可以包括单个集成电路和/或可以处理单个频带。 [0073] 双工器52工作以将一个或多个天线耦合到2.4和5GHz天线端口。PMU 12在电路中是可选的，它可以包括以下的部分或全部：DC-DC转换器24(例如，3.3V)、上电复位电路20、用于产生时钟信号的振荡电路22、偏置电路以及RF功率斜坡上升控制、用于2.4GHz的功率放大器(PA)的DC-DC转换电路26、用于5GHz PA的DC-DC转换电路18、时钟监视电路18和控制逻辑14。 [0074] 所述2.4GHz FEM电路模块40包括TX/RX开关46、功率放大器电路42、低噪声放大器(LNA)电路44、控制逻辑48和接口(I/F)逻辑50。所述PA 42工作以放大基带电路输出的用于通过天线广播的TX信号。所述LNA 44工作以放大从天线接收到的接收信号，并输出RX信号以便由基带电路解调和解码。 [0075] 同样地，所述5GHz FEM电路模块28包括TX/RX开关34、功率放大器电路30、低噪声放大器(LNA)电路32、控制逻辑36和接口(I/F)逻辑38。所述PA 30工作以放大基带电路输出的用于通过天线广播的TX信号。所述LNA 32工作以放大从天线接收到的接收信号，并输出RX信号以便由基带电路解调和解码。 [0076] 图2示出了根据本发明而构建的示例单芯片FEM电路的框图。单芯片FEM电路(总体上被标为130)包括：PA电路132，用于放大来自基带电路的TX信号以通过一个或多个天线140广播；LNA 134，用于放大从一个或多个天线接收到的信号并输出RX信号以便由基带电路解调和解码；TX/RX开关136，用于将PA或LNA耦合到天线；可选的天线开关138，用于将TX/RX开关耦合到一个或多个天线140；控制逻辑142；I/F逻辑144以及DC-DC转换电路146。 [0077] 例如，在采用空间分集的系统中可以使用多个天线140。在MIMO系统中，采用多个天线但每个天线具有与其自己相关的FEM电路，其中，在基带电路中，通过信号处理进行多个接收信号的合成和多个发送信号的生成。 [0078] 图3示出了根据本发明而构建的的示例DC-DC转换器的框图。所述DC-DC转换器电路(总体上被标为700)包括同步DC-DC转换器708、微调控制逻辑704、一个或多个微调单元706、一个或多个微调电容器710、一个或多个输出电容器712和一个或多个输出电感器714。 所述DC-DC转换器电路的功能是根据输入到微调控制逻辑的微调控制命令信号而生成输出电压。包络检测器(图中未示出)可用于生成微调控制命令，使得所生成的输出电压跟踪RF输入信号。在下文中更详细描述所述DC-DC转换器电路的操作。 [0079] 图4示出了根据本发明而构建的FEM电路的示例TX路径部分的框图。所述TX路径电路(总体上被标为150)包括从所述发射器或收发器(TRX)接收RF输入信号的匹配网络152、可编程延迟154、用于生成RF输出的PA 156、控制逻辑模块158、包络检测器160，170、低通滤波器(LPF)162，172、功率检测器164，174以及模数转换器(ADC)166，176。 [0080] 在本示例性实施例中，包络检测被用于RF输入以及RF输出，以优化PA的操作。跟踪所述RF输入信号并且调整PA的增益和可选的其它参数(通过控制逻辑模块158)，以最大限度地提高线性度和减少电路的功率消耗。 [0081] 图5示出了FEM电路的第一示例TX路径部分的框图。所述TX路径(总体上被标为180)包括可编程延迟182、双模功率放大器电路184、多抽头变压器188、模式/偏置控制198、包络检测器190，200、LPF 192、ADC 194，202以及控制逻辑196。 [0082] 在本示例性实施例中，使用包络检测跟踪RF输入和RF输出信号。生成的包络信号是用于配置双模PA 184的一个或多个操作参数，以最大限度地提高线性度、增益等，并最大限度地降低功耗。下文中更详细描述双模式PA的操作。在操作中，前馈算法在到功率放大器的输入端处执行包络检测。A/D转换器采样包络信号。数字控制逻辑工作以根据包络电平驱动PA偏置控制，从而使能相应的PA晶体管，经由多抽头变压器合成相应PA晶体管的输出。可编程延迟工作以补偿包络检测器和RF信号路径之间的延迟。前馈算法的使用实现了显着的效率改善，如在图41中示出，其中，迹线540表示由图5的前馈算法执行线性化前的功率附加效率(PAE)，迹线542表示线性化后的PAE。 [0083] 许多现代的无线标准，例如802.11和特别是802.11ac，其所生成的调制造成信号具有比较大的峰均比。考虑例如正交频分调制(OFDM)，峰均比随子载波数目的增加而增加并且大约为20log(子载波数)。例如，采用256个子载波的OFDM调制可以产生10-12dB的峰均比。此外，在每个子载波内，采用256QAM需要相对较好的误差矢量幅度(EVM)，例如，-32dB。噪声、失真、假信号、IQ失配以及PLL的相位噪声、功率放大器的非线性、相邻信道泄漏比(ACLR)都使EVM降低。因此，对功率放大器和FEM电路的整体线性度要求相对严格。此外，期望尽量减少电池的消耗，因此要求FEM的电路具有高效率。 [0084] 另外，在一个实施例中，期望使用标准的互补金属氧化物半导体(CMOS)集成电路技术来构建FEM电路。备选地，所述FEM电路可以使用任何合适的半导体技术，如砷化镓(GaAs)、硅锗(SiGe)、铟镓磷化物(InGaP)、氮化镓(GaN)等。但是，希望使用CMOS技术是由于较低的成本和复杂性，以及能够将模拟电路与数字逻辑集成。 [0085] 在一个实施例中，以多个子功率放大器或子放大器186构建所述功率放大器电路184。输入信号被分路并且被馈送到每个子放大器，其提供了所述功率放大器的总的所需增益的一部分。每个子放大器的输出被合成以生成RF输出信号。在一个实施例中，合成器单元包括多抽头变压器，将在下文中详细描述所述多抽头变压器的一个例子。 [0086] 在操作中，包络检测器190读出RF输入并且生成信号的包络表示，然后将其过滤和数字化，并输入到控制逻辑电路196。同样读出所述RF输出，并且，生成信号的数字化包络表示，并输入到控制逻辑电路196。子放大器186的偏置被偏置控制电路198所控制，其由来自控制逻辑196的一个或多个控制信号所驱动。所述可编程延迟补偿了通过包络检测器和数字化步骤的信号延迟。 [0087] 图6示出了FEM电路的第二示例TX路径部分的框图。该TX路径(总体上标为210)包括双模功率放大器218、功率控制器212、DC-DC转换器214以及作用是读出RF输出的输出功率检测电路216。 [0088] 在本实施例中，功率放大器的增益由功率控制信号控制。响应于功率控制信号和输出功率水平，功率控制器生成用于DC-DC转换器的控制信号，其调制功率放大器的电源电压。依赖于具体实现，所述功率放大器218可以包括一个或多个子放大器。 [0089] 图7示出了FEM电路的第三示例TX路径部分的框图。所述TX路径(总体上被标为220)包括限制器232、双模功率放大器234、包络检测器222、可编程延迟224、调节器/缓冲器 226、ADC 228以及快速DC-DC转换器230。在操作中，所述电路以极性的方式放大TX信号，其中，分离出振幅的被限制的TX信号被输入到PA。控制和调整所述PA的增益以跟踪初始TX信号的幅度。读出所述RF输入并且生成包络以及由ADC 228进行数字化。快速DC-DC转换器226驱动调节器或缓冲器电路226以生成PA 234的增益(或电源)。依赖于具体实现，所述功率放大器234可以包括一个或多个子放大器。 [0090] 图8示出了FEM电路的第四示例TX路径部分的框图。该TX路径(总体上被标为240)包括驱动器电路/缓冲器242、功率分路器244、一个或多个差分子放大器246和功率合成器250。在操作中，RF输入信号被输入到驱动器电路，驱动器电路的输出被输入到分路器。该分路器工作以提供输入信号到每个子放大器246。在一个实施例中，分路器包括具有初级绕组和多个次级绕组的多抽头变压器248，一个次级用于每个子放大器。每个子放大器可适于处理差分(如图所示)或单端输入信号。每个子放大器的差分输出被耦合到多抽头合成变压器 252的相应初级绕组。在次级绕组处生成输出信号，并提供TX路径电路的RF输出。需要注意的是，每个绕组抽头的阻抗适于约为12.5Ohm，以产生大约50Ohm的期望RF输出阻抗。 [0091] 在操作中，合成子放大器的各个输出以生成RF输出信号。每个子放大器提供功率放大电路的所需总功率的一部分。通过合成器多抽头变压器，合成每个子放大器所生成的功率，以生成具有合成的总RF功率的RF输出信号。 [0092] 需要注意的是，差分放大器(或平衡式放大器)是优选的，因为它们能够使得可以应用到均衡负载上的电压摆幅加倍。这将使输出功率变成四倍，而不会在晶体管上产生任何额外的应力。因此，利用差分子放大器级而实现高效率的功率放大器。 [0093] 在一个实施例中，分路器和合成变压器都以CMOS制造并与其它模拟和数字电路集成在同一管芯上。在备选实施例中，变压器采用其他技术制造，如GaAs、InGaP、GaN等。所述变压器包括空气芯并且可能采取任何合适的形状和配置。将在下文中更详细的描述集成多抽头变压器的多个例子。注意，在一个实施例中，变压器被构造成相对宽带，以能够适合2.4和5.8GHz WLAN信号。备选地，从两个变压器和两个带通滤波器构建双工器，一个变压器和带通滤波器用于一个频带。需要注意的是，本发明的FEM电路不仅能应用于WLAN信号，也能应用于任何展现高峰均比的调制方案，例如，3G、4G LTE等等。 [0094] 图9示出了FEM电路的第五示例TX路径部分的框图。该TX路径(总体上被标为259)包括驱动器/分路器电路241、一个或多个差分子放大器251和功率合成器243。所述驱动器/分路器电路241包括多抽头变压器245，其具有初级绕组和两个次级绕组，一个次级绕组对应于一个差分驱动器247。多抽头变压器255包括一对一到二变压器，每一个都具有与驱动器247相关联的初级绕组以及用于两个子放大器251的次级绕组。合成器243包括多抽头变压器253，其具有与每个子放大器251相关联的初级绕组以及用于生成RF输出信号的次级绕组。 [0095] 在操作中，RF输入信号被输入到驱动器电路241，其将RF输入信号分路为两个信号。每一个信号被输入到驱动器247，驱动器247的输出进一步被分路为两个信号。所述分路器工作以提供输入信号到每个子放大器251。在一个实施例中，分路器包括变压器245、255以及驱动器电路247。每个子放大器可适于处理差分(如图所示)或单端输入信号。每个子放大器的差分输出被耦合到多抽头合成变压器253的相应初级绕组。在次级绕组中生成输出信号，并提供TX路径电路的RF输出。需要注意的是，每个绕组抽头的阻抗适于约为12.5Ohm以产生所需的约50Ohm的RF输出阻抗。 [0096] 在操作中，从子放大器的各个输出的合成而生成所述RF输出信号。每个子放大器贡献所需的功率放大电路的总功率的一部分。通过所述合成多抽头变压器合成每个子放大器所生成的功率，以生成具有合成的总RF功率的RF输出信号。 [0097] 在一个实施例中，分路器和合成变压器都以CMOS制造，并与其它模拟和数字电路集成在同一管芯上。在备选实施例中，所述变压器使用其他的技术制造，例如GaAs、GaN等。所述变压器包括空气芯并且可能采取任何合适的形状和配置。将在下文中更详细的描述集成多抽头变压器的多个例子。 [0098] 图10示出了FEM电路的第六示例TX路径部分的框图。该TX路径(总体上被标为260)包括驱动器电路262、功率分路器264、四个双模子功率放大器266和功率合成器272。在操作中，RF输入信号被输入到驱动器电路。然后驱动器的输出被分路并被馈送到每个子放大器。在本实施例中，子放大器的数量是4个，但根据具体的实现也可以使用任意数量。每个子放大器提供了总的所需增益的一部分。所述子放大器的输出被合成以生成RF输出信号。 [0099] 在一个实施例中，并行运行并组成功率放大器的一个或多个子功率放大器中的每个子放大器是相同的，包括独立的高和低放大器。所述高放大器工作在相对大的退避(backoff)(例如12dB)，适合于处理大约5％时间内可见的高峰值输入振幅。在一个实施例中，所述高放大器被实现为C类非线性放大器，其具有适当的偏置以高效率地放大峰值信号。低放大器工作在较低的退避(例如6dB)，并适于处理大约95％时间内可见的较低的平均输入振幅。在一个实施例中，所述低放大器被实现为AB类线性放大器，其具有适当的偏置以高线性度地放大平均信号。需要注意的是，在备选实施例中，每个子放大器可以包括两个以上的放大器并且可以实现为使用AB类和C类之外的放大器，这取决于特定的应用。 [0100] 需要注意的是，在每个子放大器中使用独立的高和低放大器，这将使功率放大器和FEM电路符合现代无线标准(例如802.11Wi-Fi(尤其是802.llac)、LTE、3G、4G等)的严格线性度和频谱效率的要求，这些标准的信号具有较高的峰均比却又提供相对较高的效率，导致电池消耗最小化。 [0101] 图11更详细的示出了功率放大器电路的低和高部分的框图。所述电路(总体上被标为280)代表功率放大电路266(图10)的一个子放大器。在一个实施例中，四个相同的子放大器被用于生成总的所需功率增益。虽然在备选实施例中，它们可能会不相同。所述电路280包括高电路路径和低电路路径。所述高路径包括匹配电路282，286和高功率放大器285。 所述低路径包括匹配电路290，294和功率放大器292。功率合成器(例如，多抽头变压器)288合成高和低放大器的输出，以生成一个子放大器的RF输出。在高和低电路路径的情况下，多抽头合成变压器包括用于组成所述功率放大器的每个子放大器(在此示例性实施例中是4个)的高和低子放大器输出的抽头。 [0102] 图40示出了高和低电路路径的AM2AM和AM2PM性能的曲线图。轨迹530表示低电路响应，轨迹534表示取决于输出功率的高电路响应。轨迹526表示合成响应。同样，轨迹532表示低电路响应，轨迹536表示取决于输出功率的高电路响应。轨迹528表示合成响应。 [0103] 图12A详细示出了子放大器电路的第一示例的示意图。所述子放大器电路(总体上被标为360)工作以放大施加到PA IN+和PA IN-端的差分RF输入信号。所述电路包括晶体管电流调制拓扑以放大所述RF输入信号。将子放大器的一个或多个示例的输出相合成，以生成具有所需总增益的RF输出信号。子放大器的正侧包括电容器362，368，377、电阻器372，374、晶体管364，370，378、低功率偏置电路376、高功率偏置电路366以及具有功率放大器初级绕组384(LPA)和次级绕组382的变压器379。同样，子放大器的负侧包括电容器402，398， 393、电阻器404，406、晶体管400，396，394、低功率偏置电路390、高功率偏置电路392以及具有功率放大器初级绕组386(LPA)和次级绕组388的变压器380。 [0104] 在操作中，正负电路的低功率晶体管被偏置，以用作用于平均振幅输入的线性A/AB类放大器，而正负电路的高功率晶体管被偏置，以用作用于峰值振幅输入的高效率C类放大器。通过电流合成将子放大器的高和低部分所生成的功率在变压器电路(370，364和396，400)中合成。图12B更详细的示出了到集成变压器381的子放大器输出连接。 [0105] 图13A更详细的示出了子放大器电路的第二示例的示意图。所述子放大器电路(总体上被标为300)工作以放大施加到PA IN+和PA IN-端的差分RF输入信号。将子放大器的一个或多个示例的输出相合成，以生成具有所需总增益的RF输出信号。 [0106] 所述子放大器的正侧包括电容器302，317，319，322、电阻器304，329、晶体管318，320和308，324、低功率偏置电路326和高功率偏置电路328、以及具有低初级绕组312(LLO)，高初级绕组316(LHI)和次级绕组314(PA OUT+)的变压器310。同样，子放大器的负侧包括电容器330，347，349，352、电阻器332，359、晶体管348，350和334，354、低功率偏置电路356和高功率偏置电路358、以及具有低初级绕组342(LLO)，高初级绕组346(LHI)和次级绕组344(PA OUT-)的变压器340。 [0107] 在操作中，正负电路的低功率晶体管被偏置，以用作用于平均振幅输入的线性A/AB类放大器，而正负电路的高功率晶体管被偏置，以用作用于峰值振幅输入的高效率C类放大器。在本实施例中，通过电流合成将子放大器的高和低部分所生成的功率在变压器电路(312，316和342，346)中合成。图13B更详细的示出了到所述集成变压器341的子放大器输出连接。 [0108] 在一个实施例中，高和低初级绕组312，316(342，346)对应于图16中的高和低初级绕组502，504。次级绕组314(344)对应于图16中的次级绕组518。 [0109] 图14更详细的示出了子放大器电路的第三示例的示意图。该子放大器电路与在图13中所示的具有低和高功率晶体管路径的电路是类似的。区别是增加了平行于低功率晶体管(LP)的第二高功率晶体管(HP1)。 [0110] 所述子放大器电路(总体上被标为410)工作以放大施加到PA IN+和PA IN-端的差分输入信号。将所述子放大器的一个或多个示例的输出相合成，以生成具有所需总增益的RF输出信号。 [0111] 所述子放大器的正侧包括电容器412，416，440，419，433、电阻器415，419，443、晶体管418(LP)，414(HP1)，442(HP2)和420，434、低功率偏置电路417，高功率1偏置电路413和高功率2偏置电路441、以及具有低初级绕组422(LLO)，高初级绕组426(LHI)和次级绕组424(PA OUT+)的变压器419。同样，子放大器的负侧包括电容器446，450，454，435，437、电阻器447，451，455、晶体管448(LP)，452(HP1)，444(HP2)和436，438、低功率偏置电路449，高功率 1偏置电路453和高功率2偏置电路445、以及具有低初级绕组432(LLO)，高初级绕组428(LHI)和次级绕组430(PA OUT-)的变压器421。 [0112] 在操作中，正负电路的低功率晶体管被偏置，以用作用于平均振幅输入的线性A/AB类放大器，而正负电路的高功率1和高功率2晶体管被偏置，以用作用于峰值振幅输入的高效率C类放大器。在本实施例中，子放大器的高和低部分所生成的功率在变压器电路(422，426和428，432)中被磁性地合成。 [0113] 在一个实施例中，高和低初级绕组422，426(432，428)对应于图16中的高和低初级绕组502，504。次级绕组424(430)对应于图16中的次级绕组518。 [0114] 本发明的FEM电路利用基于变压器的功率合成技术以生成RF输出信号。基于变压器的功率合成的使用增加了FEM的输出功率能力。功率放大器被分割成多个子放大器(在本例中为4个)，并且提供功率的四分之一的每个子放大器串联。取决于采用的特定技术，这可以最大限度地减少或消除任何晶体管应力的问题。每个四分之一(即子放大器)被进一步分为高和低功率部分。较之使用单个晶体管子放大器，这使效率最多增加40％。 [0115] 参考图8和9，初级绕组被独立子放大器PA1，PA2，PA3，PA4驱动，而次级绕组串联连接。传递到负载的功率等于每个子放大器的所生成的输出功率的总和。需要注意的是，一些功率可能消耗在耦合到变压器的任何匹配网络中。 [0116] 因此，功率合成器不仅有效地叠加了各子放大器的交流电压，还实现了阻抗变换的功能。由于每个变压器的次级绕组上承载有相同的电流，因此所述子放大器彼此耦合。因此，由每个子放大器看到的阻抗由其它的子放大器的输出电压和输出阻抗决定。如果子放大器具有相同的输出阻抗、生成相同的输出电压并且变压器具有相同的匝数比，则每个子放大器看到的阻抗由每个变压器的匝数比和平行级的数量(在本示例性实施例中是4)决定。 [0117] 图15是示出了用于根据本发明的功率放大器的第一示例功率合成集成变压器的布局图。所述变压器(总体上被标为460)包括以二维(2D)四方形排列的四个初级绕组，其中，绕组462耦合到子功率放大器1的输出，绕组464耦合到子放大器2的输出，绕组466耦合到子功率放大器3的输出，绕组468耦合到子功率放大器4的输出。次级绕组470缠绕在四个初级绕组周围并被耦合到TX/RX开关。需要注意的是，在本实施例中，磁场是围绕对称线461和463而对称的。所述变压器具有空气芯并且金属层的宽度、间距和厚度被配置为在各频带(例如，2.4GHz和5GHz)提供足够的性能并且使输入和输出阻抗满足所需的电感和Q因子。需要注意的是，根据不同的应用，可以实施变压器绕组的替代配置。例如，初级和次级绕组可以在相同或不同的金属层上实现。 [0118] 图16是示出了用于本发明的功率放大器的第二示例集成变压器的布局图。所述变压器(总体上被标为500)包括四组八角形的初级绕组和一个四方形次级绕组。每一组并联的初级绕组包括高回路和低回路，以适应例如在图12A、12B、13A、13B、14中所示的子放大器的高与低放大器。每一组初级绕组的内绕组来自高放大器并且外绕组来自低放大器。中间绕组是次级绕组，其在初级绕组之间延伸。需要注意的是，分离高和低功率绕组具有的优点是提供了更好地控制每个子放大器的相位失真的方法，从而提供功率放大器的总相位失真的改进合成控制。此外，拉伸绕组的外(或内)绕组也用于补偿PA子放大器之间的相位失真。使用本文中描述的多种技术可以使FEM达到最大的效率和最低的EVM。 [0119] 具体地说，集成的变压器包括绕组502，504，506，508，510，512，514，516和次级绕组518，其中，绕组504被耦合到子放大器1的低差分输出，绕组502耦合到子放大器1的高差分输出；绕组508耦合到子放大器2的低差分输出，绕组506耦合到子放大器2的高差分输出；绕组512耦合到子放大器3的低差分输出，绕组510耦合到子放大器3的高差分输出；绕组516耦合到子放大器4的低差分输出，绕组514耦合到子放大器4的高差分输出。需要注意的是，每个变压器的外初级绕组耦合到子放大器的低输出而不是内绕组，这是因为外绕组更长且电感更大。长度较短的内绕组耦合到每个子放大器的高功率输出。次级绕组518缠绕在四对‘+’和‘-’的初级绕组之间，并且耦合到TX/RX开关。在‘+’和‘-’初级绕组之间延伸次级绕组可以改进两者之间的磁耦合。所述变压器具有空气芯并且金属层的宽度、间距和厚度被配置为在各频带(例如，2.4GHz和5GHz)提供足够的性能并且使输入和输出阻抗满足所需的电感和Q因子。需要注意的是，根据不同的应用，可以实施变压器绕组的替代配置。 [0120] 图17示出了用于本发明的功率放大器的第三示例集成变压器的布局图。所述变压器(总体上被标为570)包括四组八角形的初级绕组和一个四方形次级绕组。每一组初级绕组包括两个平行的绕组。中间绕组是次级绕组，其在平行的初级绕组之间延伸。这减少了电流拥挤(接近)效应，因为电流更均匀地分散在次级绕组从而减少损耗。 [0121] 具体地说，集成变压器包括四组绕组，每一组分别与一个差分放大器相关联。每组绕组包括平行初级绕组572，574和次级绕组576。所述平行初级绕组耦合到子放大器PA1、PA2、PA3和PA4。平行初级绕组能够使得变压器处理更高的电流。次级绕组576通过连接器579缠绕在四个平行的初级绕组之间以生成PA输出，所述PA输出随后被耦合到的TX/RX开关。在平行的初级绕组之间延伸次级绕组改进了两者之间的磁耦合并且减轻了上文所述的接近效应。所述变压器具有空气芯并且金属层的宽度、间距和厚度被配置为在各频带(例如，2.4GHz和5GHz)提供足够的性能并且使输入和输出阻抗满足所需的电感和Q因子。需要注意的是，根据不同的应用，可以实施变压器绕组的替代配置。 [0122] 图18示出了用于本发明的功率放大器的第四示例集成变压器的布局图。所述变压器(总体上被标为560)包括四组八角形的初级绕组和一个次级绕组，它们被布置为连续的或线性的阵列配置。每一组初级绕组包括两个平行的绕组。这减少了电流拥挤(接近)效应，因为电流更均匀地分散在次级绕组从而减少损耗。这也增加了该变压器的电流处理能力。中间绕组是次级绕组，其在平行的初级绕组之间延伸。 [0123] 具体地说，集成变压器包括四组绕组，每一组分别与一个差分放大器相关联。每组绕组包括平行初级绕组562，564和次级绕组566。平行的初级绕组耦合到子放大器PA1、PA2、PA3和PA4。次级绕组566通过连接器568缠绕在四个平行的初级绕组之间以生成PA的输出，所述PA输出随后被耦合到TX/RX开关。在平行的初级绕组之间延伸次级绕组改进了两者之间的磁耦合并且减轻了上文所述的接近效应。所述变压器具有空气芯并且金属层的宽度、间距和厚度被配置为在各频带(例如，2.4GHz和5GHz)提供足够的性能并且使输入和输出阻抗满足所需的电感和Q因子。需要注意的是，根据不同的应用，可以实施变压器绕组的替代配置。 [0124] 在图19A的电路中，每个变压器的中心抽头588被连接到VDD。除了图19A中的变压器的中心抽头588，平行的初级绕组582，584和次级绕组586的工作类似于图18中的集成变压器。 [0125] 图19A示出了用于本发明的功率放大器的第六示例集成变压器的布局图。所述集成变压器(总体上被标为571)包括以线性行配置的四组绕组，每一组分别与一个差分子放大器相关联。每一组绕组包括一对平行的初级绕组581，583和次级绕组585。每一组中的平行的初级绕组耦合到PA1、PA2、PA3和PA4中的一个的子放大器的高和低电路输出。在每组绕组中，内电感器回路被用于低功率子放大器并且外电感器回路用于高功率子放大器，例如，在图12A、12B、13A、13B中所示的两个级联放大器。每个变压器的中心抽头587被连接到VDD。次级绕组通过连接器被放置在四组平行的初级绕组之间，以生成PA的输出，所述PA输出随后被耦合到TX/RX开关。在平行的初级绕组之间放置次级绕组改进了两者之间的磁耦合并且减轻了上文所述的接近效应。所述变压器具有空气芯并且金属层的宽度、间距和厚度被配置为在各频带(例如，2.4GHz和5GHz)提供足够的性能并且使输入和输出阻抗满足所需的电感和Q因子。需要注意的是，根据不同的应用，可以实施变压器绕组的替代配置。 [0126] 图19C示出了用于本发明的功率放大器的第七示例集成变压器的布局图。所述集成变压器(总体上被标为491)包括以线性行配置的四组绕组，每一组分别与一个差分子放大器相关联。每一组绕组包括一对平行的初级绕组501，503和次级绕组505。每一组中的平行的初级绕组耦合到PA1、PA2、PA3和PA4中的一个的子放大器的高和低电路输出。每个变压器的中心抽头507连接到VDD。需要注意到是，用于PA1和PA4的绕组长于(即拉伸)PA2和PA3的绕组。这用于补偿PA子放大器中产生的相位失配。 [0127] 次级绕组通过连接器被放置在四组平行的初级绕组之间，以生成PA的输出，所述PA输出随后被耦合到TX/RX开关。在平行的初级绕组之间放置次级绕组改进了两者之间的磁耦合并且减轻了上文所述的接近效应。所述变压器具有空气芯并且金属层的宽度、间距和厚度被配置为在各频带(例如，2.4GHz和5GHz)提供足够的性能并且使输入和输出阻抗满足所需的电感和Q因子。需要注意的是，根据不同的应用，可以实施变压器绕组的替代配置。此配置以及这里所描述的任何集成变压器的配置可用于上文所述的任何子放大器的配置，即图12A、12B、13A、13B和14的电路。 [0128] 图20示出了用于本发明的功率放大器的第八示例集成变压器的布局图。所述变压器(总体上被标为590)包括分路器594，四个子放大器604以及合成器606。所述分路器包括一个初级绕组600和四组八角形的次级绕组，它们被布置为连续的或线性的行阵列配置。每组次级绕组包括两个平行的绕组596，598。这增加了变压器的电流处理能力。中间绕组是初级绕组，其在平行的次级绕组之间延伸。 [0129] 为了尽量减少并补偿外部两个PA1、PA4变压器和内部两个PA2、PA3变压器之间的差所造成的、分路器中的各变压器之间的任何相位失配，差分输出在PA1和PA2绕组之间和PA3和PA4绕组之间交叉。 [0130] 所述合成器包括四组八角形的初级绕组610，608和一个次级绕组611，它们被布置为连续的或线性的行阵列配置。每一组初级绕组包括两个平行的绕组。这减少了电流拥挤(接近)效应，因为电流更均匀地分散在次级绕组从而减少损耗。这也增加了该变压器的电流处理能力。中间绕组是次级绕组，其在平行的初级绕组之间延伸。 [0131] 具体地说，分路器和合成器都包括四组绕组，每一组与差分子放大器PA1、PA2、PA3和PA4中的一个相关联。所述RF输入信号被输入到缓冲器592，其差分输出被施加到分路器变压器的初级绕组。所述分路器的每个变压器的平行的次级绕组耦合到子放大器的相应差分输入。初级绕组600缠绕在四组平行的次级绕组之间，以生成到子放大器的四个信号输入。每个子放大器的输出被输入到合成器中相应的变压器。次级绕组611缠绕在四组平行的初级绕组610，608之间以生成PA输出，所述PA输出随后被耦合到TX/RX开关。所述分路器和合成器中的变压器都具有空气芯并且金属层的宽度、间距和厚度被配置为在各频带(例如，2.4GHz和5GHz)提供足够的性能并且使输入和输出阻抗满足所需的电感和Q因子。需要注意的是，根据不同的应用，可以实施变压器绕组的替代配置。 [0132] 在克服变压器的任何相位失配的一种替代技术中，调谐电容器被添加到合成器中的每个初级绕组。但是，所述电容器可能是有损的，从而降低功率放大器的功率增益。这样的电路如图21所示。电容器的使用可以使变压器实现更好的跨变压器绕组的相位补偿。它还降低了寄生损耗并且导致较低的相位和放大误差。 [0133] 所述变压器(总体上被标为620)包括分路器624、四个子放大器634和合成器636。所述分路器包括一个初级绕组630和四组八角形的次级绕组，它们被布置为连续的或线性的行阵列配置。每组次级绕组包括两个平行的绕组626、628。这增加了变压器的电流处理能力。中间绕组是初级绕组，其在平行的次级绕组之间延伸。 [0134] 所述合成器包括四组八角形的初级绕组638，640、一个次级绕组642和电容器646，它们被布置为连续的或线性的行阵列配置。每一组初级绕组包括两个平行的绕组。这减少了电流拥挤(接近)效应，因为电流更均匀地分散在次级绕组从而减少损耗。这也增加了该变压器的电流处理能力。中间绕组是次级绕组，其在平行的初级绕组之间延伸。 [0135] 具体地说，分路器和合成器都包括四组绕组，每一组与差分子放大器PA1、PA2、PA3和PA4中的一个相关联。所述RF输入信号被输入到缓冲器622，其差分输出被施加到分路器变压器的初级绕组。所述分路器的每个变压器的平行的次级绕组耦合到子放大器的相应差分输入。初级绕组630缠绕在四组平行的次级绕组之间，以生成到子放大器的四个信号输入。每个子放大器的输出被输入到合成器中的相应变压器。次级绕组642缠绕在四组平行的初级绕组638、640之间以生成PA输出，所述PA输出随后被耦合到TX/RX开关。所述分路器和合成器的变压器都具有空气芯并且金属层的宽度、间距和厚度被配置为在各频带(例如，2.4GHz和5GHz)提供足够的性能并且使输入和输出阻抗满足所需的电感和Q因子。需要注意的是，根据不同的应用，可以实施变压器绕组的替代配置。 [0136] 在克服变压器的任何相位失配的另一种替代技术中，使得所述合成器的两个内部变压器的初级绕组(即，PA2和PA3绕组)长于两个外部变压器的绕组(即，PA1和PA4绕组)。这有效地将两个内部初级绕组的电感增加到值L+ΔL，其中L表示两个外部初级绕组的电感。这使得无需将到差分子放大器的输入交叉。这样的电路如图22所示。需要注意的是，电感增加约20％(即，每侧10％)的量ΔL，对于尽量减少相位失配是有效的。还需要注意的是，当用于图20中的电路的电容C 646变化±20％，PVT的电感L的变化大致为±8％。 [0137] 所述变压器(总体上被标为650)包括分路器654、四个子放大器662和一个合成器663。所述分路器包括一个初级绕组657和四组八角形的次级绕组，它们被布置为连续的或线性的行阵列配置。每组次级绕组包括两个平行的绕组656、658。这增加了该变压器的电流处理能力。中间绕组是初级绕组，其在平行的次级绕组之间延伸。 [0138] 所述合成器包括四组八角形的初级绕组(664，666)和(674，672)和一个次级绕组668，676，它们被布置为连续的或线性的行阵列配置。如上文所述，对应于PA2和PA3的两组内部绕组有较长的绕组，导致更大的电感L+ΔL。每一组初级绕组包括两个平行的绕组。这减少了电流拥挤(接近)效应，因为电流更均匀地分散在次级绕组从而减少损耗。这也增加了所述变压器的电流处理能力。中间绕组是次级绕组，其在平行的初级绕组之间延伸。 [0139] 具体地说，分路器和合成器都包括四组绕组，每一组与差分子放大器PA1、PA2、PA3和PA4中的一个相关联。所述RF输入信号被输入到缓冲器652，其差分输出被施加到分路器变压器的初级绕组。所述分路器的每个变压器的平行的次级绕组耦合到子放大器的相应差分输入。初级绕组657缠绕在四组平行的次级绕组之间，以生成到子放大器的四个信号输入。每个子放大器的输出被输入到合成器中的相应变压器。次级绕组668、676缠绕在四组平行的初级绕组(664，666)和(674，672)之间以生成PA输出，所述PA输出随后被耦合到TX/RX开关。所述分路器和合成器的变压器都具有空气芯并且金属层的宽度、间距和厚度被配置为在各频带(例如，2.4GHz和5GHz)提供足够的性能并且使输入和输出阻抗满足所需的电感和Q因子。需要注意的是，根据不同的应用，可以实施变压器绕组的替代配置。 [0140] 图23示出了用于本发明的功率放大器的第十一示例集成变压器的布局图。在该替代实施例中，为了克服变压器的相位失配，使得合成器的两个内部变压器的初级绕组(即PA2和PA3绕组)长于两个外部变压器的初级绕组(即PA1和PA4绕组)。这有效地将两个内部初级绕组的电感增加到值L+ΔL，其中L表示两个外部初级绕组的电感。这使得无需将到差分子放大器的输入交叉。需要注意到是，电感增加约20％(即每侧10％)的量ΔL，对于尽量减少相位失配是有效的。还需要注意的是，当用于图20中的电路的电容C 646变化±20％，PVT的电感L的变化大致为±8％。 [0141] 所述变压器(总体上被标为680)包括分路器690、四个子放大器688和合成器692。该分路器包括一个初级绕组686和四组矩形次级绕组684，它们被布置为连续的或线性的行阵列配置。 [0142] 所述合成器包括四组矩形的初级绕组694和一个次级绕组696，它们被布置为连续的或线性的行阵列配置。如上文所述，对应于PA2和PA3的两组内部绕组有较长的绕组，导致更大的电感L+ΔL。 [0143] 具体地说，分路器和合成器都包括四组绕组，每一组与差分子放大器PA1、PA2、PA3和PA4中的一个相关联。所述RF输入信号被输入到缓冲器682，其差分输出被施加到分路器变压器的初级绕组。所述分路器的每个变压器的平行的次级绕组耦合到子放大器的相应差分输入。初级绕组686环绕四组次级绕组，以生成到子放大器的四个信号输入。每个子放大器的输出被输入到合成器中的相应的变压器。次级绕组696环绕四组初级绕组694以生成PA输出，所述PA输出随后被耦合到TX/RX开关。所述分路器和合成器的变压器都具有空气芯并且金属层的宽度、间距和厚度被配置为在各频带(例如，2.4GHz和5GHz)提供足够的性能并且使输入和输出阻抗满足所需的电感和Q因子。需要注意的是，根据不同的应用，可以实施变压器绕组的替代配置。 [0144] 在电池操作的无线系统(如移动电话)中，RF功率放大器(PA)通常是最显著的功率消耗组件。为了最小化功耗，系统级的电源管理方案被设计为在很宽的输出功率范围内操作RF PA。当电源电压固定，在低功率水平的RF PA的效率是非常低的，对平均功耗和电池寿命产生不利影响。为了在宽功率范围上改善RF PA的总体效率，实施电源电压的动态控制。 [0145] 功率放大器效率(PAE)是现代无线系统的RF设计中的关键因素。例如，在蜂窝基站中，功率消耗每年花费运营商数百万美元。在智能手机中，由于电池寿命下降和手机变热，正在更加关注PA的效率。此低效率是由于大多数最新的更高速度的3G和4G技术使用了诸如在正交频分复用(OFDM)上的正交幅度调制(QAM)的WCDMA和长期演进(LTE)之类的调制方法。所有这些技术需要本质上效率较低的线性PA。典型的线性RF PA工作在A类或AB类来实现其线性度。最大理论效率为50％，但在实践中，最高的效率在30％到35％的范围内。当放大器处于压缩或在压缩点附近运行时，最佳地实现这种效率。当输入信号处于或接近其峰值时发生压缩。最新的调制方法中，峰均功率比(PAPR)很高。于是对于多数传输，PA工作在远低于压缩点之下，从而提供优秀的线性度，而效率平均为20％或更少。这会导致作为热量耗散的功率增加，由PA汲取的过量电流会导致电池寿命缩短。 [0146] 本发明利用包络跟踪解决了这个问题，它以动态跟踪RF信号的幅度或包络的快速变化的DC电源取代了用于PA的传统固定DC电源。包络跟踪(ET)和包络消除与恢复(EER)是两种用来实现高效的线性RF功率放大器的技术。如图24和图25所示，在这两种技术中，高效调制后的电源将可变电压提供给RF功率放大器。 [0147] 图24示出了包含包络跟踪的FEM电路的第七示例TX路径部分的框图。所述电路(总体上被标为760)包括输入耦合器762、包络检测器764、调制电源766和线性RF功率放大器768。在操作中，通过包络检测器生成所述RF输入信号的包络并将其输入到调制后的电源，调制后的电源生成与RF输入信号的包络一致的DC电压输出VOUT。该电压输出用作线性RF PA的电源电压。需要注意的是，因为功率放大器基于线性拓扑(即ET)，DC-DC转换器输出电压可以直接连接到PA电源电压，所以功率缓冲器是可选的。 [0148] 图25示出了包括包络消除和恢复的FEM电路的第八示例TX路径部分的框图。所述电路(总体上被标为770)包括输入耦合器772、包络检测器774、调制后的电源776、限制器778和非线性RF功率放大器779。在操作中，包络检测器生成RF输入信号的包络并将其输入到调制后的电源，调制后的电源生成与RF输入信号的包络一致的DC电压输出VOUT。所述限制器生成相位参考信号，相位参考信号被输入到非线性PA。所述电压输出VOUT作为非线性RF PA的电源电压。需要注意的是，因为所述PA基于非线性的拓扑(即EER)，所以在此电路中使用功率缓冲器不是可选的。 [0149] 将在下面描述使用具有非常快的输出电压转变的DC-DC转换器以实现高效率的包络跟踪系统的技术。 [0150] 图26A示出了实现通过电源的闭环RF功率控制的系统框图。所述电路(总体上被标为950)包括RF功率放大器956、输出功率检测器958、功率控制器块952和DC-DC转换器954。输出RF功率通过检测器958被读出，并且与功率控制命令信号相比较。响应于读出的RF功率和命令功率之间的误差，所述DC-DC转换器954的微调控制调整输出电压(VOUT)。在稳态下，测量的输出功率理想地等于功率控制命令。在此系统中，相对于其中用于RF PA的电源电压是恒定的更传统的实现，整体效率改善取决于DC-DC转换器，其能够在很宽的输出电压范围上以及输出功率水平上保持非常高的效率。在实施用于RF PA的传统DC-DC转换器中所面临的挑战是需要提供非常快的输出电压转变以响应RF PA输出功率的变化。下面将描述的是一种新的方法，用于在所述DC-DC转换器中提供非常快速的输出电压转变。 [0151] 图26B示出了示例同步DC-DC转换器的高级系统框图(降压(buck)拓扑仅作说明用途，但可使用升压、正激(forward)和任何其他DC-DC转换器配置)。所述电路(总体上被标为720)包括输入电压Vin722、开关724，726、开关驱动器736、电感器L0728、电容器C0730、电阻器R1、脉冲宽度调制(PWM)生成器734和误差放大器732。在操作中，使用降压转换器从较高的DC输入电压(Vin)生成较低的输出电压(VOUT)。如果在开关(高侧和低侧FET)和电感器中的损失均被忽略，则占空比或导通时间占转换器的总时间的比值可以表示为 [0152] [0153] 如图26B所示，占空比是由误差放大器(Verr)和PWM斜坡电压(Vosc)的输出所确定的。在这个和其他实施例中Vosc信号可以包括正弦、三角、锯齿或任何其它合适的信号。所述导通时间开始于PWM斜坡电压的下降沿，当斜坡电压等于误差放大器的输出电压时停止。所述误差放大器的输出(Verr)又被设置为使输出电压(VOUT)的反馈部分等于内部参考电压(Vref)。此闭环反馈系统使输出电压控制在所需的水平。通常地，图26B所示的电阻分压器网络(R1和R2)被用于将一部分输出电压反馈到误差放大器的反相端。将此电压与Vref进行比较，并且在稳态调节期间，误差放大器的输出将不会低于保持反馈电压等于Vref所需的电压。因此，输出电压可表示为： [0154] [0155] 可从方程(2)看出，通过改变参考电压(Vref)，可以改变输出电压(VOUT)。 [0156] 为了在DC-DC转换器中提供非常快的输出电压转变，下面将描述本发明所提供的一种新颖的方法。图27示出了包括示例快速输出电压转变电路的同步DC-DC降压转换器的高级框图。所述电路(总体上被标为740)包括输入电压源Vin 742、开关744，746、开关驱动器759、输出电感器L0748、输出电容器C0749、微调单元750、微调控制块754、电阻器R1，R2、误差放大器756和PWM生成器758。所述微调单元包括微调缓冲器752、电容器Ctrim和开关S1，S2。 [0157] 在操作中，在稳态模式下，开关S1接通并且开关S2关断。电容器Ctrim通过微调缓冲器被充电到Vtrim。在这种模式下，转换器如图26B中的DC-DC转换器那样工作并且其输出电压值可使用等式(2)计算。输出电容器(C0)被充电至输出电压(VOUT)。一旦微调控制命令被施加为上调命令(即输出电压增加)，则开关S1关断并且开关S2接通，从而将所述微调电容器(Ctrim)串联到输出电容器(C0)。这两个电容器上的电压被定义为：VOUT+Vtrim,这样输出电压(VOUT)非常迅速地增加(几乎是瞬间)到由下式给出的新的值： [0158] Vout_trim_up＝Vout+Vtrim (3) [0159] 为了将DC-DC转换器的反馈回路保持在稳态条件，参考电压(Vref)增大由下式给出的增量电压 [0160] [0161] 从输出电压(VOUT)到新的电压(Vout_trim_up)的转变发生得非常快，这是因为不需要对输出电容器(C0)和微调电容器(Ctrim)充电。 [0162] 在施加下调控制命令(即输出电压下降)之前，DC-DC转换器的稳态应当如下。当所述微调电容器(Ctrim)被串联到输出电容器(C0)且通过微调缓冲器被充电至Vtrim电压时，开关S1是关断的而开关S2是接通的。在这种模式下，转换器如图25中的传统DC-DC转换器那样工作，并且其输出电压值可使用等式(2)计算。在施加下调控制命令之后，开关S1接通而开关S2关断，从而将微调电容器(Ctrim)从输出电容器(C0)断开连接。输出电容器(C0)上的电压等于VOUT-Vtrim，从而输出电压(VOUT)快速地下降(几乎是瞬间)为如下定义的新值： [0163] Vout_trim_down＝Vout-Vtrim (5) [0164] 为了将DC-DC转换器的反馈回路保持在稳态条件，参考电压必须下降由下式给出的增量电压 [0165] [0166] 从输出电压(VOUT)到新的电压(Vout_trim_down)的转变发生得非常快，这是因为不需要对输出电容器(C0)充电。 [0167] 利用同步DC-DC降压拓扑使用以下参数来仿真所提出的转换器电路：C0＝Ctrim＝22μF；L0＝6.8μH；Fsw＝1.15MHz；VOUT＝1.2V以及用于上调的Vtrim up＝1.2V；VOUT＝2.4V以及用于下调的Vtrim down＝1.4V；Iload＝500mA；Vin＝3V。仿真结果显示在图28、29和30中。 图28示出了用于同步DC-DC降压转换器的模拟输出电压波形。图29示出了放大的上调输出波形，而图30示出了放大的下调波形。 [0168] 值得注意的是，仿真结果表明在输出电压的上升和下降期间存在非常快(少于0.1μSec)的电压转变。将这些结果与常规DC-DC降压转换器的使用下面公式计算出的理论上升和下降时间进行比较： [0169] [0170] 其中Dm＝(D1+D2)/2并且|ΔD|＝D2-D1。D1是初始稳态占空比，而D2是最终稳态占空比。 [0171] 使用用于上述仿真结果的相同参数，其中用于上调的D1＝0.4，D2＝0.8以及用于下调的D1＝0.8，D2＝0.333，我们得到下面的计算结果： [0172] trise＝20.4μSec [0173] tfall＝21.5μSec [0174] 图31示出了利用具有上文所述的快速输出电压转变的DC-DC转换器的示例高效包络跟踪方法和系统的高级框图。所述系统(总体上被标为780)包括包络检测器782、模数转换器(ADC)784、具有上文所述的快速输出电压转变的DC-DC转换器786、可编程延迟788以及RF功率放大器(缓冲器)789。需要注意的是，功率缓冲器是可选的，因为DC-DC转换器输出电压可以直接连接到PA的电源电压。 [0175] 在操作中，包络检测器782的RF包络信号(包络输入)输出被同时施加到A/D转换器以及PA功率缓冲器(通过延迟788)。所述A/D转换器工作以将模拟RF包络信号量化为数字信号，所述数字信号然后作为数字微调控制总线被施加到所述具有快速输出电压转变的DC-DC转换器。在一个实施例中，微调控制总线的一个属性是在一个时刻只有一个位为高(即逻辑“1”)，而其他位是低值(即逻辑“0”)。数字微调控制总线的内容用于改变所述DC-DC转换器的输出电压(DC-DC VOUT)。该输出电压跟踪RF包络信号并提供了可变的电源电压到PA功率放大器(缓冲器)。所述DC-DC VOUT和RF包络信号一起变化，大大增加了PA功率缓冲器效率和系统整体效率。所述可编程延迟用于补偿包络检测器和RF信号路径之间的延迟。 [0176] 在一个备选实施例中，另一个子系统或诸如基带子系统的元件可随包络信号一起提供数字形式的相位信息。在这种情况下，所述A/D转换器模块不是必要的并且数字包络信号可以被微调控制电路使用而无需A/D转换器，从而减少了元件和成本。 [0177] 所述DC-DC转换器包括如图27中所示并在上文所述的DC-DC转换器。为了配置用于本发明的RF包络跟踪系统的、具有快速输出电压转变的DC-DC转换器，所述转换器被实现为具有许多离散输出电压的DC-DC转换器。为了实现这一目标，增加n个微调单元，其中n是微调控制命令总线的位数。此外，微调控制模块生成n个Vtrim电压(其中n是微调控制命令总线的位数)以及可变的Vref电压。 [0178] 图32示出了本发明的包含多个微调单元的示例DC-DC转换器的框图。所述转换器(总体上被标为790)包括电压源Vin、开关792，794、输出电感器L0、输出电容器C0、开关驱动器793、微调电路796、电阻器R1，R2、误差放大器806和PWM生成器808。所述微调电路796包括多个微调单元798、开关S1、微调控制模块802和或非门804。每个微调单元798包括微调缓冲器800、微调电容器Ctrim和开关S2。 [0179] 当所有微调控制总线信号具有“0”值时，门804的输出使开关S1接通并且n个微调单元中的所有S2开关都关断。每个微调单元中的Ctrim电容器通过其各自的微调缓冲器被充电至合适的Vtrim。在这种模式下，所述转换器如传统的DC-DC转换器那样工作并且可以使用以下的公式(8)计算其输出电压值。输出电容器(C0)被充电至初始输出电压(Vout_init)。 [0180] [0181] 例如，如果微调控制总线的“0”位变为高电平时(即“1”值)，则开关S1关断并且开关S2接通，从而将微调单元‘0’的微调电容器(Ctrim)串联至输出电容器(C0)。这两个电容器上的电压被定义为Vout_init+Vtrim<0>，使得输出电压(Vout)非常迅速地(几乎是瞬间)增加为新的值： [0182] Vout_trim<0>＝Vout_init+Vtrim＜0＞ (9)为了将DC-DC转换器的反馈回路保持在稳态条件，参考电压(Vref)增大使用下式而确定的增量电压： [0183] [0184] 从输出电压(Vout_init)到新的电压(即Vout_trim [0185] 可以看出，通过改变所述微调控制总线的数值，可以改变所述DC-DC转换器的输出电压，如下： [0186] [0187] 其中ai为n位微调控制总线的第i位的数值。 [0188] 应当注意的是，本发明的包络跟踪方法和系统的优点是：所述DC-DC转换器能够使用转换器的低开关频率跟踪具有相对高带宽的输入包络信号，因此保持了其高效率。 [0189] 还应当注意的是，具有足够的电源抑制的完美线性PA，在其电源电压转变期间，其线性度将最低限度地受影响。因此，在大多数情况下，没有使用平滑电路的必要。 [0190] 然而，在现实中，由于PA的电源电压的快速转变，所述PA的线性度受到影响，特别是要求低EVM(即高线性度)的情况下。因此，优选在电路中使用平滑电路模块，例如功率缓冲器。如果我们考虑非线性PA(诸如在包络消除与恢复或基于极(polar)发射机的系统中)，其中所有的振幅信息在PA电源上，此功率缓冲器是必要的。这种“功率缓冲器”可包含增益等于1的缓冲器，其中其输入是包络信号并且其电源是来自所述DC-DC转换器的阶梯状的、不平滑的输出。其平滑后的输出电压被用于PA的电源。 [0191] 使用DC-DC降压转换器拓扑中的如下参数来仿真本发明的跟踪电路：快速型A/D转换器；微调控制总线＝7位；C0＝Ctrim<0:6>＝22μF；L0＝6.8μH；FSW＝1.15MHz；Vout_init＝0.8V，Vin＝|3V；Vtrim<0>＝150mV；Vtrim<1>＝300mV；Vtrim<2>＝450mV；Vtrim<3>＝600mV； Vtrim<4>＝750mV；Vtrim<5>＝900mV；Vtrim<6>＝1050mV；RF包络输入包括频率为10MHz的正弦波形。 [0192] 图33示出了用于RF输入的DC-DC转换电路的输出电压的图，其中轨迹810表示PA功率缓冲器电源电压，轨迹812表示PA功率缓冲器输出电压。图34更详细地示出了用于RF输入的DC-DC转换电路的输出电压的图，其中轨迹814表示PA功率缓冲器电源电压并且轨迹816表示PA功率缓冲器的输出电压。图33和34的仿真图显示出DC-DC转换器输出电压对RF包络信号的非常好的跟踪。 [0193] 图35示出了第一示例TX/RX开关的示意图。所述开关电路(总体上被标为480)包括耦合到电阻器R482的TX输入端口、耦合到RX输出端口的电感器L484、天线端口、电容器C 486、晶体管Q 488、低通滤波器490和控制逻辑电路498。每个低通滤波器包括电阻器492， 496和耦合到地的电容器494，并且它们以“T”型配置连接。 [0194] 在操作中，通过使晶体管Q关断，所述TX/RX开关被置于接收模式下。在这种模式下，信号路径是从天线通过电感器L到LNA电路。在一个实施例中，所述电感器可包括为1.4nH的电感。另外，电感器可以被实现为连接到虚设焊盘的具有合适的厚度(例如、 0.7mil)和长度的接合线。 [0195] 为了将TX/RX开关置于发送模式下，使晶体管Q导通。在这种模式下，电容器C和电感器L组合成并联谐振电路，从而对发射机的输出呈现高阻抗，同时表现出小于0.5dB的低插入损耗。来自发射机的功率通过电阻器R传输到天线。 [0196] 在一个实施例中，开关利用标准CMOS技术实现。在另一个实施例中，使用PIN二极管与用于偏置和匹配网络的适当的外围元件一起实现开关。在一个备选实施例中，使用基于砷化镓(GaAs)的开关来实现RF开关。基于砷化镓的开关提供良好的线性度和隔离，以及低导通电阻和关断电容。然而，砷化镓的缺点包括：(1)由于它们的N-沟道耗尽模式配置，要求负的栅极电压来关断；(2)驱动GaAs开关通常需要额外的接口元件；以及(3)难于在同一芯片上集成诸如逻辑控制和存储器之类的其他功能。 [0197] 在一个实施例中，RF开关完全以CMOS来实现并且呈现出高功率、低电流和高隔离，同时能够与逻辑控制电路和其他基于数字电路的功能集成。这样的RF开关可被纳入到无线设备，如移动电话、无绳电话等，其将在下文中更详细的描述。 [0198] 考虑诸如包括底座和一个或多个手持台的无绳电话之类的无线设备。所述手持台通常包括具有最近的制造商趋势的单天线以在手持台内实现天线分集。由于手持台相对小的物理尺寸，常规的空间分集是不实际的。因此，无绳电话制造商在手持台内实现极化分集，其中一个天线是垂直极化，而第二个天线是水平极化。在基座中的分集天线的大约10dB的统计改进之上，这可以将链路性能最高改进6dB。在手持台(HS)中天线分集的情况下，本发明的集成CMOS DPDT开关具有额外的优势，包括：要求较少的PCB面积，这在HS设计中是至关重要的；易于集成；以及低BOM。基站可以包括一个或两个天线，它们以相对于彼此的空间角度放置。在每个时间点实现空间分集，例如，直射波和反射波建立相长干涉而不是相消干涉的天线。 [0199] 逻辑控制电路498用于生成晶体管Q的漏极、源极和栅极端子的偏置电压。偏置信号通过低通滤波器网络490被施加到晶体管Q的漏极、源极和栅极。LPF电路490的功能是抑制从漏极、源极和栅极到逻辑控制电路498的RF泄露。需要注意的是，如本领域公知的，可以使用其他RC型滤波器网络而不偏离本发明的范围。需要注意的是，使用RC滤波器网络避免了RF扼流圈的需要，而当将开关实现在CMOS电路中时需要RF扼流圈(choke)。备选地，可以在芯片外部使用RF扼流圈或将其集成在芯片中。 [0200] 在一个实施例中，为了使开关工作在相对较高的TX功率电平(例如>25dBm)以及高VSWR，使用深N阱CMOS工艺来构建N沟道FET 488。 [0201] 在一个实施例中，为了使晶体管Q导通，相对高的电压(例如3.6V)被施加到栅极，而漏极和源极端被连接到地。因此，VGS为3.6V的晶体管正向偏置。为了使晶体管Q关断，高电压(例如3.6V)被施加到漏极和源极，而栅极连接到地。因此，VGS为-3.6V的晶体管反向偏置。需要注意的是，反向偏置晶体管以使其关断，而不是将栅极、漏极和源极连接到地(或仅仅控制栅极端和保持漏极和源极偏置恒定)将使得RF开关实现显著较高的隔离(大约为17分贝)。 [0202] 所述源极、漏极和栅极端上的低通滤波器网络490也可以用于提供端接，从而使天线相对于地具有恒定阻抗。LPF的主要目的是抑制从漏极、栅极和源极到逻辑控制电路的射频泄漏，从而防止逻辑控制电路中的RF信号损耗。这是通过配置开关电路来实现的，从而NMOS晶体管的阻抗仅由NMOS晶体管本身的物理参数(例如RDS-ON、CDS-OFF、CG、CD、CS)确定并与逻辑控制电路无关。 [0203] 应当理解，所述逻辑控制电路只是示范性的，可使用用其他元件使得晶体管Q工作，从而根据特定的应用以正确的时序和同步导通和关断。所述晶体管Q和所有相关元件可以放置在芯片上，从而降低成本。 [0204] 还应当理解的是，用于低通滤波器的RC网络和与晶体管Q相关联的其它元件是一个例子，可以使用其他的执行类似功能的电路，这是电子领域中公知的。 [0205] 所述逻辑控制电路控制晶体管Q的栅极、漏极和源极。相比现有技术的开关，CMOS技术的配置和使用提供了以微安计的低电流消耗，以及高隔离度和灵活性。 [0206] 需要注意的是，所公开的RF开关也可用在一个或多个天线可用的环境中，例如在具有或没有天线分集、以及具有或没有MIMO功能的手持台中。所述RF开关并不限于用于任何类型的设备，并可用于任何要求多个开关的环境中，诸如无线局域网接入点(WLAN AP)、蜂窝电话、无绳电话、通信系统、雷达系统等。 [0207] 在一个备选实施例中，所述RF开关配置可加以扩展以包括额外的晶体管和控制电路以用于在额外的端口之间切换，例如，额外的天线、TX和RX端口。可以使用开关矩阵，例如N×M矩阵元件，其中每个元件都被实现为单个NMOS晶体管、L系列并联组合或一个T或PI组合。任意这些组合可以实现为互补的开关，包括NMOS和PMOS。应当理解，可以设计各种修改和变化。例如，可以使用不同的外围元件和控制电路。 [0208] 如上文所述，SPDT开关包括三个外部端子(即管脚或端口)：天线、TX和RX。在一个实施例中，对于每个端子(管脚)，都具有一个或多个并联和/或串联的键合线，其将外部管脚连接到管芯上的内部SPDT端(即键合焊盘)。在一个实施例中，键合线的直径测量为标称0.7mil并且由铜或金制成。该键合线不仅用于将半导体管芯上的内部电路连接到设备封装的外部管脚，也用于调谐或抵消晶体管的电容。每个管脚的一个或多个键合线表现出相对高的Q因子，这有助于连接的较低插入损耗。特定的管芯位置和使用的并行键合线的数量适于调谐NMOS开关输入电容，从而简化了外部匹配网络，并对于天线实现更低的插入损耗。这将在下文中更详细的描述。 [0209] 具体地说，将外部TX管脚耦合到半导体管芯的一个或多个键合线可操作以调谐NMOS晶体管Q的漏极电容。将外部天线管脚耦合到半导体管芯的一个或多个键合线可操作以调谐NMOS晶体管Q的源极电容。将外部RX管脚耦合到半导体管芯的一个或多个键合线可操作来调谐NMOS晶体管Q的漏极电容。所述键合线与基于外部PCB的分路电容器的组合形成在TX、RX和天线以及开关晶体管Q之间设置的匹配网络。 [0210] 在每个结点，电路看到两倍漏极电容或两倍源极电容。由于NMOS器件的相对大的面积(例如约1毫米宽)，所以此电容大约在0.5到1.5pF。为了调谐在此输入端口看到的电容，由(一个或多个并联和/或串联)键合线表现出的电感与PCB铜线的组合适于产生共振并在所需频率范围内形成调谐电路。在PCB上的片外外部并联电容器用于与键合线的电感相结合，以对TX、RX以及天线端口呈现一个匹配的50Ohm的阻抗。需要注意的是，键合线通常是具有直径为0.7到1mil的封装(例如方形、扁平、无引线或QFN)的一部分，并且由黄金、铜或铝制构造。 [0211] 图36示出了第二示例TX/RX开关的示意图。所述开关包括集成的TX和RX巴伦以及共同的TX/RX单端天线端口。高通滤波器和分路NMOS开关Q1的组合可以实现相对高的TX/RX隔离度和低的芯片面积。所述开关(总体上被标为820)包括用于将来自功率放大器的差分输入耦合到天线的发送部分以及用于将在天线上接收到的信号耦合到低噪声放大器(LNA)电路的差分输出的接收部分。所述发送部分包括电容器851、853、873、878、892、894，电感器880、882、874、876，包括变压器绕组868、870、872的TX巴伦828，晶体管884、886、888、890和电阻器891、893、896、898。所述接收部分包括电容器C1、836、838、842、848、854、856、850、 852，、电感器862、864、844、846，包括变压器绕组830、832、834的RX巴伦826，晶体管Q1、866、 860、840、858和电阻器822、824、823。 [0212] 所述开关的操作包括将适当的控制信号施加到RX控制输入和TX控制输入。为了将TX/RX开关置于接收模式下，RX控制被配置为关断Q1并且TX控制被配置为关断晶体管886、888。关断Q1将允许来自天线的接收信号通过RX巴伦826到达差分晶体管对866、860。所生成的差分信号被输出到LNA电路(例如图2中的134)。 [0213] 为了将TX/RX开关置于发送模式下，RX控制被配置为使Q1导通并且TX控制被配置为使晶体管886、888导通。使Q1导通将阻止发送信号进入接收电路路径。来自功率放大器输入的差分信号输入将被输入到晶体管886、888，随后被施加到TX巴伦828，TX巴伦828的输出被输入到天线端口。 [0214] 图37示出了示例天线RF开关的示意图。所述天线开关(总体上被标为900)包括用于将天线端口耦合到天线1(标记为902)以及天线2(标记为948)以实现天线分集的两个天线端口。在单天线应用中，NMOS开关之一被禁用，从而实现更低的插入损耗。所述开关包括电容器904、906、908、924、926、944、940、942、949，包括电容器923、925以及变压器927的匹配网络922，低通滤波器912、918、932、936，电感器910、946，晶体管914、931，控制逻辑模块920、938和电阻器916、928、930、934。 [0215] 在操作中，控制逻辑模块配置晶体管开关914、931以在任一时刻将天线端口耦合到天线1或天线2。为了将天线1耦合到天线端口，控制逻辑模块920通过天线l控制信号使晶体管914导通，并且控制逻辑模块938通过天线2控制信号使晶体管931关断。为了将天线2耦合到天线端口，控制逻辑模块920通过天线l控制信号使晶体管914关断，并且控制逻辑模块938通过天线2控制信号使晶体管931导通。低通滤波器912、918、932、936和控制逻辑模块 920、938的操作类似于图35中的TX/RX开关的低通滤波器490和控制逻辑模块498。 [0216] 图38示出了取决于输出功率的功率附加效率(PAE)的曲线图。轨迹520表示工作在各种粗和细的工作退避点的传统功率放大器的PAE-输出功率。轨迹522表示本发明的FEM电路和功率放大器的PAE-输出功率，其通过采用高/低子放大器技术结合同步DC-DC转换器和基于微调单元的包络跟踪系统，有效的呈现出多个退避点。 [0217] 图39示出了取决于输入功率的输出功率的曲线图。轨迹524表示多个DC2DC工作区域的输出功率-输入功率，按照平均输入功率经由上文所述的包络跟踪系统选择粗、细工作点。 [0218] 图40示出了功率放大器电路的AM2AM和AM2PM响应的曲线图。 [0219] 图42示出了功率放大器退避工作区域之前和之后的RF信号的曲线图。轨迹540表示本发明的功率放大器的输入处的示例RF信号。轨迹542表示功率放大器后的RF信号。轨迹544表示在示例性实施例中采用的动态退避区域。 [0220] 图43示出了用于QAM64的功率放大器的频谱的曲线图。虚线轨迹表示功率放大器之前的发送信号，而实线轨迹表示接收到的信号。图44示出了用于QAM64的动态退避之前和之后的时域RF OFDM信号的曲线图。细实线表示功率放大器之前的信号，而粗实线表示动态退避功率放大器之后的信号。粗双线表示的第一退避阈值TH1，而细双线表示第二退避阈值TH2。图45示出了用于QAM64的接收和发送星座图的图。细点表示功率放大器之前的发送的数据，而粗点表示接收的数据。 [0221] 图46示出了用于QAM256的功率放大器的频谱的曲线图。虚线轨迹表示功率放大器之前的发送信号，而实线轨迹表示接收到的信号。图47示出了用于QAM256的动态退避之前和之后的时域RF OFDM信号的曲线图。细实线表示功率放大器之前的信号，而粗实线表示动态退避功率放大器之后的信号。粗双线表示第一退避阈值TH1，而细双线表示第二退避阈值TH2。图48示出了用于QAM256的接收和发送星座图的图。细点表示功率放大器之前的发送的数据，而粗点表示接收的数据。 [0222] 图49是示出了包含本发明FEM电路的示例无线设备的高级框图。平板/移动设备优选为具有语音和/或数据通信能力的双向通信设备。此外，所述设备可选地具有经由因特网与其他计算机系统进行通信的能力。需要注意的是，该设备可以包括任何合适的有线或无线设备，如多媒体播放器、移动通信设备、蜂窝电话、无绳电话、智能手机、PDA、PNA、蓝牙设备、平板计算设备，比如iPad，Galaxy等。仅仅出于说明的目的，所述设备显示为移动设备，如基于蜂窝的电话、无绳电话、智能手机或超级手机。需要注意的是，这个示例并非旨在限制所述机制的范围，因为本发明可以在广泛的通信设备中实现。进一步应当理解，所示的移动设备是故意简化的以仅示出某些组件，而所述移动设备还可以包括超出所显示的其他组件和子系统。 [0223] 所述移动设备(总体上被标为60)包括：一个或多个处理器62，其可包括基带处理器、CPU、微处理器、DSP等；可选择地具有模拟和数字部分。所述移动设备可以包括多个无线设备102(例如蜂窝电话，无绳电话等)、具有根据本发明而构造的功率放大器105的FEM电路103以及相关联的一个或多个天线104。可以包括用于无线链路和任意数量的其他无线标准和无线接入技术(RAT)的无线设备。例子包括，但不限于，数字增强无绳通信(DECT)、码分多址(CDMA)、个人通信服务(PCS)、全球移动通信(GSM)/GPRS/EDGE 3G系统、WCDMA、当在WiMAX无线网络范围内时提供WiMAX无线连接的WiMAX、当在蓝牙无线网络范围内时提供蓝牙无线连接的蓝牙、当在热点或在专用网络范围内时提供无线连接的802.11WLAN、基于基础设施或网的无线LAN(WLAN)、近场通信、UWB、接收从一个或多个轨道GPS卫星发送的GPS无线电信号的GPS接收机、使用户能够收听FM广播以及在未使用的FM电台以低功率发送音频(以便例如在具有FM接收器的汽车或家庭立体声系统或数字广播电视等上回放)的FM收发器。 [0224] 所述移动设备还可以包括内部的易失性存储器64(例如RAM)、持久性存储器68(例如ROM)和闪速存储器66。持久性存储器68也存储处理器62可执行的应用，包括相关数据文件，所述应用使用相关数据文件以允许设备60执行其预定的功能。一些可选的用户接口设备包括：轨迹球/指轮，其可以包括按压指轮/轨迹球，用于导航、选择菜单选择和确认动作；诸如布置为QWERTY形式以便输入字母数字数据的小键盘/键盘；数字小键盘，用于输入拨号数字和其他控制和输入(键盘也可能包含诸如电话拨打/结束键、菜单键和退出键之类的符号、功能和命令键)；耳机88；听筒86和/或扬声器84；麦克风和相关联的音频编解码器或其他多媒体编解码器；警示使用者的振动器；一个或多个摄像机和相关电路110、112；显示器(多个)122和关联的显示控制器106和触摸屏控制器108。串行端口包括微型USB端口76、相关USB PHY 74和微型SD端口78。其他接口连接可能包括SPI、SDIO、PCI、USD等，用于提供串行链接到用户的电脑或其他设备。SIM/RUIM卡80提供到用户的SIM卡或RUIM卡的接口，以便存储用户数据，例如地址簿条目、用户标识等。 [0225] 耦合到电源管理电路70的电池72提供了便携式电源。通过USB电源或连接到电源管理电路的AC/DC适配器提供了外部电源，所述电源管理电路可操作以管理电池的充电和放电。除了电池和AC/DC外部电源，额外的可选电源均具有自身电源限制，包括：对讲电话、DC/DC电源和任何总线供电的电源(如在总线供电模式下的USB设备)。 [0226] 由处理器62执行的操作系统软件优选地存储在持久性存储器(即ROM 68)或闪速存储器66中，但也可以存储在其他类型的存储设备。此外，系统软件、特定设备应用或其中的部分，可以被临时加载到易失性存储器64，诸如随机存取存储器(RAM)。由移动设备接收的通信信号也可以被存储在RAM中。 [0227] 处理器62，除了其操作系统功能之外，可以在设备60上执行软件应用。可在制造期间安装控制基本设备操作(如数据和语音通信)的一组预定应用。附加应用(或应用程序)可从互联网上下载，并安装在存储器中以便在处理器上执行。备选地，软件可以通过任何其它合适的协议，如SDIO、USB、网络服务器等下载。 [0228] 所述移动设备的其他组件包括用于检测设备动作和方向的加速计114、用于检测地球磁场的磁力计116、FM无线电118和天线120、蓝牙无线电98和天线100、基于802.11(包括例如‘a’、‘b’、‘g’、‘n’、‘ac’标准)的Wi-Fi无线电94(包括具有根据本发明构建的功率放大器97的FEM电路95和一个或多个天线96)、GPS 90和天线92。 [0229] 根据本发明，移动设备60适于将电子目录系统实现为硬件、软件或硬件和软件的组合。在一个实施例中，实现为软件任务，操作以实现电子目录系统的程序代码被执行为处理器62上运行的一个或多个任务并且：(1)存储在一个或多个存储器64、66、68中；或(2)存储在在处理器62本身之内的本地存储器中。 [0230] 本文使用的术语只是为了描述特定实施例的目的，而不是打算限制本发明。如本文所使用，单数形式“一”、“一个”、和“该”也旨在包括复数形式，除非上下文另有清楚指示。还应该明白，用在本说明书中的术语“包括”和/或“包含”指定了所陈述的特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或多个其它特征、整数、步骤、操作、元件、部件和/或它们的群组的存在或添加。 [0231] 以下的权利要求中的对应结构、材料、操作以及所有功能性限定的装置或步骤的等同替换，旨在包括任何用于与在权利要求中具体指出的其它单元相组合地执行该功能的结构、材料或操作。所给出的对本发明的描述其目的在于示意和描述，并非是穷尽性的，也并非是要将本发明限定到所表述的形式。由于许多修改和变化对于本领域技术人员来说是容易想到的，所以本发明无意局限于本文公开的数量有限的实施例。相应地，应该理解，所有合适的变型物、修改物和等同物均可以归于或落入本发明的精神和范围内。对实施例的选择和说明，是为了最好地解释本发明的原理和实际应用，使所属技术领域的普通技术人员能够明了，本发明可以有适合所要的特定用途的具有各种改变的各种实施方式。 |
||||||
QQ群二维码
意见反馈
意见反馈