有关于振幅调变至振幅调变前置补偿的信号处理装置及方法 |
|||||||
| 申请号 | CN201410045036.1 | 申请日 | 2014-02-07 | 公开(公告)号 | CN103973604B | 公开(公告)日 | 2017-10-27 |
| 申请人 | 晨星半导体股份有限公司; | 发明人 | 丹尼斯·马欧尼; 胡拉姆·穆罕默德; | ||||
| 摘要 | 成对的输入同相和 正交 数据字语被做为自变量，提供至一前置补偿函数，以产生运算后同相和正交数据。此外，藉由比较该输入数据字语与一全幅值，附加同相和正交数据字语被产生。当输入数据字语具有该全幅值，数字功率 放大器 产生一最大 电流 。附加同相和正交数据字语和运算后同相和正交数据字语被相加，以产生前置补偿后同相和正交数据字语。前置补偿后同相和正交数据字语被提供至数字 功率放大器 ，以产生一相对应的射频模拟 信号 。 | ||||||
| 权利要求 | 1.一种信号处理装置，接收自同相数据路径提供的多个输入同相数据字语和自正交数据路径提供的多个输入正交数据字语，该装置包含： |
||||||
| 说明书全文 | 有关于振幅调变至振幅调变前置补偿的信号处理装置及方法技术领域[0001] 本发明与数字调变器中的前置补偿(predistortion)相关。 背景技术[0002] 振幅调变至振幅调变(AMAM)失真是一种三阶交互调变失真(intermodulation distortion,IMD)，会造成输出信号的振幅被压缩或扩张，其成因在于数字功率放大器或是射频功率放大器中的电流振幅变化。高度线性放大器的失真最小，尤其适用于信号质量的重要性高于成本的情况。然而，高度线性放大器的功耗相当大、价格也相当高昂，因此很少被使用在重视成本的无线设备中。 [0003] 为了在效率、线性度和成本之间取得平衡，数字功率放大器可被设计为存在已知的非线性度，再利用前置补偿消除此非线性度，使输出信号被线性化。也就是说，若能预先得知数字功率放大器的失真特性，便能在输入数据进入数字功率放大器之前，对输入数据施以反向操作，也就是所谓的前置补偿。藉此，数字功率放大器造成的失真可被降低或是大致抵销，输出失真量较低的放大后输出信号。 [0004] 数字前置补偿通常是利用查找方式来实现；查找表中存有多种对应于不同输入数据的前置补偿后输出数据。也就是说，查找表的索引为输入数据的取样值。查找表通常是被整合在侦测AMAM失真的校正程序中。在数字传送器的数字功率放大器中采用查找表进行前置补偿的缺点之一在于，由于数据取样以极高的速率被转换、传递，前置补偿器必须极快速地查找并撷取输出值。另一个缺点则是，即使查找结果可被内插，查找表仍有潜在的量化特性。这个问题在低输出电流时尤其严重，亦即当数字功率放大器中导通的电流组件较少时。响应于数据中增加的位数量而启动数字功率放大器中更多的电流组件，代表相较于高功率状态时，每次电流变化的幅度较大。因此，量化效应对于低功率状态的影响较大。 [0005] 就现行技术而言，存在有对高动态范围前置补偿技术的需求，期待于实现任意非线性前置补偿函数时，能在整个输入数据范围内的不同功率等级间提供较平缓的转换。 发明内容[0006] 成对的输入同相和正交数据字语被做为自变量，提供至一前置补偿函数，以产生运算后同相和正交数据。此外，藉由比较该输入数据字语与一全幅值，附加同相和正交数据字语被产生。当输入数据字语具有该全幅值，数字功率放大器产生一最大电流。附加同相和正交数据字语和运算后同相和正交数据字语被相加，以产生前置补偿后同相和正交数据字语。前置补偿后同相和正交数据字语被提供至数字功率放大器，以产生一相对应的射频模拟信号。附图说明 [0008] 图2呈现根据本发明的数字传送器的工作周期时序范例。 [0009] 图3为根据本发明的一实施例中的前置补偿处理器的功能方块图。 [0010] 图4呈现的前置补偿曲线用以说明根据本发明的前置补偿处理器的运作方式。 [0011] 图5为根据本发明的一实施例中的前置补偿程序的流程图。 [0012] 图6绘示根据本发明的一数字传送器的设计及制作程序。 具体实施方式[0013] 以下各实施例及其相关图式可充分说明本申请案的发明概念。各图式中相似的组件编号对应于相似的功能或组件。须说明的是，此处所谓本发明一辞用以指称该等实施例所呈现的发明概念，但其涵盖范畴并未受限于该等实施例本身。此外，本揭露书中的数学表示式用以说明与本发明的实施例相关的原理和逻辑，除非有特别指明的情况，否则不对本发明的范畴构成限制。本发明所属技术领域中具有通常知识者可理解，有多种技术可实现该等数学式所对应的物理表现形式。 [0014] 图1为数字传送器100的功能方块图。数字传送器100用以将信息承载数字信号102调变为具有频率FC的载波信号。载波信号频率FC可由本地振荡器140提供。须说明的是，数字传送器100的组态仅为一种范例，本发明的精神及目的亦可透过其它组态实现。 [0015] 数字传送器100可包含处理器103和存储器101，用以辅助执行此处介绍的多种功能。也就是说，某些信号处理操作可以是由处理器103执行储存在存储器101中的操作指令。须说明的是，本发明的实施方式涵盖多种固定式或可程序化的逻辑电路，亦涵盖多种数字及模拟电路。 [0016] 数字信号102被调变器105调变为基频信号107。基频信号107可包含多个分别具有同相成分和正交成分(以下称为同相数据字语和正交数据字语或两者统称为数据字语)的数据符号，表示基频信号107随着时间变化的相位和振幅。也就是说，基频信号107中的各笔数据可被分别视为一复数z=i+jq，其中i代表同相数据字语，q代表正交数据字语。在各时间点，该信号的振幅为 而相位为： [0017] [0018] 其中振幅r和相位ψ分别相对于复数平面中的原点及正实数轴。根据i、q的绝对值及正负号可决定振幅r和相位ψ。 [0019] 如图1所示，在基频调变之后、将数据混合为单一串流之前，数字传送器100中的信号处理包含两个独立但相似的处理路径，分别称为I路径和Q路径。本发明所属技术领域中具有通常知识者可理解，虽然针对图1中某些处理组件的相关叙述仅提及于单一组件，但实际上表示其中有分别处理同相成分和正交成分的多个组件。 [0020] 基频信号107被升频取样器110升频取样后，产生一升频取样后基频信号113，藉此增加输出信号的分辨率，并降低接近载波频率的输出噪声。信号113被提供至绝对值处理器115，以移除信号113中各数据字语USI、USQ的正负号，产生信号117。数据字语USI、USQ的正负号被传递至相位选择处理器175，以等待升频取样器110和数字功率放大器150间的处理程序造成的延迟。 [0021] 绝对值处理器115的输出信号MI、MQ被提供至AMAM前置补偿处理器120，根据一目标前置补偿方案被前置补偿。提供至数字功率放大器150的数字字语的数值范围可自零开始，到某个与编码器130的编码方案相关的全幅值。选择编码方案的依据可为数字功率放大器150中的数字-模拟转换架构，以期提高转换效率。举例而言，除了进行数字-模拟数据转换，编码方案亦可利用变化次序(shuffling)或动态组件匹配技术来选择数字-模拟转换器组件，以最小化组件间的不匹配。在某些实施例中，编码器130将信号127转换为一元编码符号(亦称为温度计编码)，且混合后数据串流137的位状态被用于选择数字-模拟转换器中的电流组件的状态。举例而言，一元编码零表示不选择任何组件，亦即令所有电流组件皆不导通，而一元编码最大输入(例如N个1并于最低有效位加上一个0)表示选择所有组件，亦即令所有电流组件皆导通。在这个情况下，响应于编码器的最大输出值，数字-模拟转换器会输出最大电流，并且于响应编码器的最小输出值时不提供电流。须说明的是，本发明的范畴并未限定于任何特定数位-模拟转换器编码架构。 [0022] 在某些实施例中，一元编码优于二元编码数字-模拟转换器。二元编码的某些码值转换(尤指自2N-1转换为2N)，例如自二元编码的7(0111b)转换为8(1000b)，或是自二元编码的15(1111b)转换为16(10000b)，会产生不良的信号效应。举例而言，自二元编码的15(1111b)转换为16(10000b)时，数字-模拟转换器中的四个电流组件被同时关闭、第五个电流组件被开启。若被关闭的小尺寸组件和被开启的大尺寸组件间存在时序不匹配，上述编码边界情况下的组件切换可能会产生突波(glitch)。组件间的尺寸不匹配也可能会导致异常。该等不匹配使得要预测数字-模拟转换器的输出更加困难。相对而言，一元编码能大幅减少此类不良信号。 [0023] 在二元编码的数字功率放大器的输出端，所有的扰动和衰退都一并呈现，而实际输出信号与理想输出间的偏差难以在不利用前置补偿的情况下修补。因此，如同本发明所属技术领域中具有通常知识者所知，针对二元编码的数字-模拟转换器，前置补偿须采用时序对准和尺寸匹配。在校正过程中，二元编码的数字-模拟转换器中的不匹配会以积分非线性/差动非线性的型态呈现。此类非线性亦可透过本发明提供的技术来补偿。相对地，采用一元编码大幅降低了对于前置补偿在各种温度和频率中皆能良好运作的能力的需求，由于其主要补偿对象仅为数字-模拟转换器及/或一后续功率放大器中产生的失真。 [0024] 前置补偿后信号123被提供至噪声移频调变器125。噪声移频调变器125负责调整前置补偿后信号123的频率，以减少特定频带中的频谱能量。上述噪声移频可透过积分三角调变达成，但本发明的范畴不以此为限。噪声移频调变器125不只将传送器100中的取样噪声移频，亦将前置补偿处理器120产生的量化噪声移频。 [0025] 接着，噪声移频调变器125的输出信号127被提供至编码器130编码。编码后信号133可被多工器135混合为一混合后数据串流137。数据串流137可为序列{DI，DQ，DI，DQ，…}，其中DI和DQ为编码器130分别对应于同相路径和正交路径的输出。混合后数据串流 137被提供至数字功率放大器150，以产生一放大后模拟信号155，其中带有信息承载数字信号102中的信息，且具有载波频率FC。在某些实施例中，数字功率放大器150包含一射频数字-模拟转换器，用以根据具有载波频率FC的编码值产生一模拟信号。须说明的是，本发明的范畴并未限定于特定的数字功率放大器架构。举例而言，数字功率放大器150可为一差动放大器，产生差动输出信号155。 [0026] 数字传送器100包含一多相位振荡器170，用以产生相位信号173a-173d(下统称相位信号173)。相位信号173可透过相位选择电路175被提供至数字功率放大器150，成为用以控制数字功率放大器150的选择信号LOP177和LOM179。选择信号LOP179和LOM177可依特定顺序被提供至数字功率放大器250中的转换单元；该特定顺序由升频取样后基频信号113控制。该等信号的时序图范例绘示于图2，其中LO信号143自本地振荡器140被提供至多相位振荡器170，用以产生相位信号173。须说明的是，虽然图2中的相位信号173为具有25%工作周期的未重迭脉波，但本发明的范畴不以此为限。实现本发明时所采用的本地振荡信号亦可为工作周期较低且相位差等于90度的未重迭脉波，或是相位差非90度的本地振荡信号。举例而言，该相位信号可被设计为具有50%工作周期时序，且输出信号根据信号117中的|I-Q|和|I+Q|值所产生，虽然25%工作周期直接转换系统可能具有较佳的I/Q平衡和转换增益。本发明所属技术领域中具有通常知识者可理解，亦可利用不同于前述射频数字-模拟转换时序的方案实现本发明的概念。 [0027] 混合后数据串流137依照一预定的顺序被转换，产生正确的模拟信号OUT，亦即输出信号155。在图2呈现的范例中，输出信号155的输出顺序对应于{I,Q,-I,-Q,I,Q,-I,-Q,…}或等效于{|I|,|Q|,-|I|,-|Q|,|I|,|Q|,-|I|,-|Q|,…}，如同图2中绘示的同相/正交数据205。提供至数字功率放大器150的数据的产生依据为噪声移频后数据的绝对值，亦即{|MI|,|MQ|,|MI|,|MQ|,|MI|,|MQ|,|MI|,|MQ|,…}，而其正负号仅用以决定数字功率放大器150的负载(未绘示)中的电流方向。也就是说，该等正负号被用以选择相位信号173的相位，举例而言，其对应关系可为： [0028] [0029] 表一 [0030] 数字功率放大器150等效于以相位信号173来取样混合后数据串流137中的DI及DQ输入，且藉由以四倍于本地振荡频率的频率转换DI、DQ、-DI、-DQ，以将基频信号107升频转换。也就是说，DI、DQ、-DI、-DQ等四个输出在本地振荡信号140的一个周期中被相位信号173取样。因此，输出信号155的周期相同于本地振荡信号的周期，亦对应于载波频率FC。 [0031] 图3为根据本发明的一实施例中的前置补偿处理器300的功能方块图。前置补偿处理器300在同相路径和正交路径各包含一前置补偿器360i、360q(以下统称前置补偿器360)。在某些实施例中，同相路径和正交路径中的前置补偿器360相同。 [0032] 前置补偿处理器300中的前置补偿分为两个阶段：运算阶段315和附加阶段310。包含成对信号117i、117q的输入信号117自绝对值处理器115被提供至运算阶段315。运算阶段315包含一对前置补偿处理器320i、320q(以下统称前置补偿处理器320)，且产生运算后信号325(包含成对信号325i、325q)。也就是说，输入信号117做为自变量被提供至运算阶段 315中的前置补偿处理器320。同时，信号117亦被提供至附加阶段310，以产生附加信号335(包含信号335i、335q)。运算后信号325和附加信号335被提供至加法器350i和350q相加，产生前置补偿后信号123(包含成对的信号123i和123q)。接着，前置补偿后信号123被提供至噪声移频调变器125。 [0033] 在某些实施例中，前置补偿处理器300利用信号117中的数据字语做为自变量来实现一特定多项式，例如： [0034] (式一) [0035] 其中n代表多项式的阶数，x325代表信号325中的数据字语，x117代表信号117中的数据字语，ai为权重系数。本发明的范畴并未限定于以特定技术实现该多项式。实务上，曲线拟合(curve fitting)技术亦可取代多项式，被用以实现本发明的概念。 [0036] 举例而言，前置补偿处理器320可利用式一来补偿数字传送器100中的AMAM失真。若欲最小化多项式的运算负担，本发明的实施例可采用较低阶的多项式(例如令n等于5)，再利用附加信号335来补偿因使用低阶模型导致的偏差。针对输入信号的动态范围，多项式前置补偿器可产生非常平滑的调节效果，限制其阶数能控制前置补偿的平均值。此平均值与预期的前置补偿间的偏差随后可利用根据内插查找表产生的附加项(335i、335q)来校正。 [0037] 图4呈现的前置补偿曲线400用以说明前置补偿处理器300的运作方式。在这个关系图中，纵坐标的数值为相对于信号117的数据字语全幅值的比例，而横坐标的数值为相对于前置补偿后信号123的数据字语全幅值的比例。线条430代表一线性关系，亦即无前置补偿、无非线性度。曲线405对应于低阶多项式前置补偿，曲线410则是目标前置补偿曲线。如图4所示，低于门坎值417时，多项式前置补偿函数曲线405几乎同于目标前置补偿函数曲线410。高于门坎值417时，附加阶段310会补偿前置补偿函数405和目标前置补偿函数410间的差异。低于门坎值417时，附加阶段310可产生数值为零的数据字语。在低信号功率范围内，对于查找表产生的量化噪声，此技术能提供非常细致的补偿。在高输出信号功率范围，量化噪声的影响较少。 [0038] 请参阅图3，附加阶段310包含内插器330i、330q(以下统称内插器330)和查找表340i、340q(以下统称查找表340)。查找表340可被储存于存储器101，并载有输入信号117的数据字语和附加数据字语的相对关系。在某些实施例中，内插器330自查找表340撷取一数值，该数值的位置索引值为输入信号117的数据字语。若不存在该数据字语的索引值，内插器330执行一内插功能，以根据查找表340中相邻的附加数据字语产生一附加数据字语。须说明的是，内插器并非实现本发明的必要组件，亦即附加数据字语可皆为自查找表340撷取而得。此外，虽然图3中的附加阶段310被绘示为包含一对相同的查找表，但同相和正交数据路径实际上可共享一个查找表。 [0039] 多项式调变会产生平滑且连续的输出，而查找表的输出为量化后的结果，即使运用内插技术，仍存在相当程度的不连续性。藉由适当地设计噪声移频调变器125，将相对应的量化噪声挪移至传送器100的运作范围外的较高频率，这些量化作用可被改善。 [0040] 实务上，可利用多个不同的低阶多项式(例如阶数低于或等于5)分段配合目标前置补偿曲线的不同区段，并组合为涵盖信号动态范围的单一曲线。在某些实施例中，附加项可被用以提供区段间的校正，使整个曲线更具连续性。在某些实施例中，若该等多项式之间即具有相当程度的连续性，便不需要额外的附加项。 [0041] 图5为根据本发明的一实施例中的前置补偿程序的流程图。程序500的起始步骤为接收一输入数据字语DW。程序500分别执行于同相数据路径和正交数据路径。因此，该输入数据字语DW可能为一同相数据字语或一正交数据字语。步骤510为决定输入数据字语DW是否低于一门坎值。该门坎值可为运算阶段315算出的数值是否对应于目标前置补偿函数的分界点。若输入数据字语DW低于该门坎值，表示前置补偿函数算出的数值符合目标前置补偿函数，附加项ADD因此在步骤515中被设定为零。程序500随后执行步骤535。相对地，若输入数据字语DW高于该门坎值，步骤520和步骤525被执行。步骤520为自查找表撷取对应于输入DW的多个数值。步骤525则是对该多个数值进行内插，以产生附加项ADD。同时，在步骤530中，输入数据字语DW做为一自变量被提供至运算阶段315采用的多项式，以产生运算后数据字语COMP。步骤535为将运算后数据字语COMP与附加项ADD相加，以产生前置补偿后数据字语PD，做为程序500的输出。 [0042] 在数字功率放大器及任何耦接至数字功率放大器的额外功率放大器中，失真通常会因温度而异。在某些实施例中，可提供多个查找表，以补偿温度造成的变化。举例而言，查找表340i、340q提供的附加项可根据温度被调整。实务上，该温度可由芯片中的温度传感器(未绘示)提供。根据侦测到的温度，不同的查找表索引值自存储器101被加载查找表340i、340q。在某些实施例中，前置补偿处理器320i、320q采用的多项式同样可根据温度被调整。 [0043] 图6绘示根据本发明的一信号调变器电路的电路设计及制作程序。本发明的某些实施例中的功能性组件的制作、传递、销售型态可为储存于非瞬时计算机可读取媒体中的处理器指令。举例而言，此类计算机可读取媒体(未绘示)中的处理器指令603被提供至电路制作程序600。被电子设计自动化(electronic design automation,EDA)接口处理器605执行后，本发明的实施例的图样化表示，例如透过一显示装置(未绘示)，可被呈现给使用者浏览。透过EDA接口605，电路设计者可将本发明整合进更大的电路中。在电路设计完成后，另一载有处理器指令610(例如硬件描述语言)的非瞬时计算机可读取媒体(未绘示)，可被提供至一设计数据实现处理器615。设计数据实现处理器615可利用有形的集成电路将指令610转换为另一组处理器指令620。处理器指令620可被电路制作系统625执行，产生用以建立组件及联机的屏蔽图样信息、组件设置位置信息、包装信息等各种于制作电路产品630过程中需要的数据。处理器指令620还可包含铣床操作指令和布线操作指令。须说明的是，处理器指令620的形式无关于电路630的实体类型。 [0044] 处理器指令603、610和620可被编码并储存于非瞬时计算机可读取媒体内，并且不受限于处理平台的类型，亦不受限于将该等处理器指令存入计算机可读取媒体的编码方式。 [0045] 须说明的是，上述计算机可读取媒体可为任何一种非瞬时媒体，储存有能被处理器读取、译码并执行的指令603、610、620和用以实现图5所示的程序500的处理器指令。非瞬时媒体包含电子、磁性及光学储存装置。非瞬时计算机可读取媒体包含但不限于：只读存储器(ROM)、随机存取存储器(RAM)和其它电子储存装置、CD-ROM、DVD和其它光学储存装置、磁带、软盘、硬盘及其它磁性储存装置。该等处理器指令可利用各种程序语言实现前述各种根据本发明的实施例。 [0046] 藉由以上较佳具体实施例的详述，是希望能更加清楚描述本发明的特征与精神，而并非以上述所揭露的较佳具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专利范围的范畴内。 |
||||||
