高效功率放大器 |
|||||||
| 申请号 | CN201280037899.3 | 申请日 | 2012-07-17 | 公开(公告)号 | CN103748785B | 公开(公告)日 | 2017-07-18 |
| 申请人 | 瑞典爱立信有限公司; | 发明人 | 亨里克·索兰德; 乔纳斯·林德斯特兰德; 卡尔·布莱恩特; | ||||
| 摘要 | 一种功率 放大器 电路 （100）包括：包括一对交叉联接的共源共栅晶体管（112）的交叉联接的共源共栅晶体管单元（110）；包括一对交叉联接的 开关 晶体管（122）的交叉联接的开关晶体管单元（120）；和RF 电流 发生器（130）。RF电流发生器（130）产生差分RF注入电流，而开关晶体管单元（120）放大该注入电流以在放大器电路（100）的宽频带 节点 处产生放大的注入电流，且共源共栅晶体管单元（110）进一步放大该注入电流以在放大器电路（100）的输出端处产生所需的放大 信号 。 输出信号 振幅通常取决于差分注入电流以及施加到 功率放大器 电路（100）的电源 电压 V00。 | ||||||
| 权利要求 | 1.一种功率放大器电路，包括： |
||||||
| 说明书全文 | 高效功率放大器技术领域背景技术[0002] 当前的无线技术趋向于增加无线标准的数量且用于支持无线通信的射频（RF）带已导致多标准、多频带蜂窝系统的开发。这些工作已经产生了运行良好的宽频带接收器和频率合成器。然而，对于这种蜂窝系统，在多个频带上具有所需性能（例如功率附加效率（PAE）、输出功率等）的功率放大器仍是个挑战。 [0003] 尽管各种团队已尝试解决该问题，但是结果一般是在宽频带上未提供足够的效率、超出预期地需要多级放大器、未提供宽频带操作等。例如，R.Shrestha、E.A.M.Klumperink、E.Mensink、G.J.M.Wienk和B.Nauta的“A Polyphase Multipath Technique for Software-Defined Radio Transmitters”（IEEE J.Solid-State Circuits，第41卷，第12期，第2681-2692页，2006年）提出了一种宽频带解决方案，但是输出功率不充分且宽频带上的效率相对于单频带放大器较低。K.C.Tsai和P.R.Gray的“A1.9GHz1W CMOS Class E Power Amplifier for Wireless Communications”（ESSCIRC，第76-79页，1998年）（本文中被称为Tsai解决方案）、以及J.Paek和S.Hong的“A29dBm70.7%PAE Injection-Locked CMOS Power Amplifier for PWM Digitized Polar Transmitter”（Microwave and Wireless Components Letters，第20卷，第11期，第637-639页，2010年）（本文中被称为Paek解决方案）提供了使用注入锁定功率放大器的替选解决方案。然而，这些解决方案需要多级放大器且未示出宽频带的频率操作。另一解决方案，M.Apostolidou、M.P.van der Heijden、D.M.W.Leenaerts、J.Sonsky、A.Heringa和I.Volokhine的“A65nm CMOS30dBm Class-E RF Power Amplifier with60%Power Added Efficiency”（Radio Frequency Integrated Circuits Symposium，第141-144页，2008年）（本文中被称为Apostolidou解决方案）提供了具有增大的PAE和输出功率的宽频带解决方案，但是需要多级放大器，这超出预期地增加了放大器的芯片面积和功率消耗。 [0004] 因此，需要一种可用于宽频带RF场景的功率放大器。 发明内容[0005] 本文中所公开的功率放大器电路利用交叉联接的抽头式共源共栅（cascode）拓扑结构以及将RF注入电流应用于宽频带节点的技术，以提供宽射频带上的具有增大的PAE、输出功率以及增益的单级功率放大器。应理解，尽管本文中所公开的功率放大器可用于宽频带操作，但是该功率放大器对于较窄频带的应用也具有高的效率、输出功率和增益。 [0006] 该功率放大器电路包括电流发生器、一对交叉联接的开关晶体管、一对交叉联接的共源共栅晶体管、以及第一抽头（tap）电容器和第二抽头电容器。所述电流发生器被配置成基于输入信号在差分电流发生器输出端产生射频差分注入电流。所述输入信号可包括射频下的模拟输入电压信号或者基带输入信号（例如模拟基带输入信号或者数字基带输入信号）中的任一信号。每个开关晶体管均包括源极节点、栅极节点和漏极节点，且交叉联接使得一个开关晶体管的漏极节点联接到另一开关晶体管的栅极节点。另外，开关晶体管的漏极节点联接到差分电流发生器输出端以接收差分注入电流。每个共源共栅晶体管均包括源极节点、栅极节点和漏极节点，且交叉联接使得一个共源共栅晶体管的漏极节点联接到另一共源共栅晶体管的栅极节点。交叉联接的共源共栅晶体管被配置成基于可操作地联接到共源共栅晶体管的漏极节点的电源电压和施加到共源共栅晶体管的源极节点的差分注入电流，在共源共栅晶体管的漏极节点处产生差分放大的输出信号。第一抽头电容器和第二抽头电容器联接至共源共栅晶体管的相应的栅极节点。在一实施方式中，抽头电容器具有选定以控制共源共栅晶体管的栅极节点处的栅极信号的振幅基本上等于共源共栅晶体管的相应的源极节点处的源极信号的振幅的电容。如在本文中所使用的，基本上相等的可以指相等的，但是更可能指共源共栅晶体管的栅极节点处的栅极信号的振幅具有一些偏差，例如，在围绕共源共栅晶体管的相应的源极节点处的源极信号的振幅的一定范围内的偏差。例如，该偏差范围可为10%。在其它实施方式中，根据电路的具体部件值或操作条件，该偏差范围可有时为5%、有时为2%、有时为20%、有时为50%或者其间的任意值。优选地，该偏差范围在放大器电路的整个动态范围内。另外，在偏差范围较大的情况下可存在间隔。这类间隔的总长度优选地不超过整个动态范围的20%，但是在一些情况下，可能需要例如10%、或5%、或2%的总间隔长度。 附图说明 [0007] 图1示出根据示例性实施方式的功率放大器电路。 [0008] 图2示出图1的功率放大器的选定点处的信号的信号图。 [0009] 图3示出根据示例性实施方式的RF电流发生器的电路图。 [0010] 图4示出根据另一示例性实施方式的RF电流发生器的电路图。 [0011] 图5示出根据另一示例性实施方式的RF电流发生器的电路图。 [0012] 图6示出根据另一示例性实施方式的RF电流发生器的电路图。 [0013] 图7示出根据示例性实施方式的匹配网络的电路图。 [0014] 图8示出根据另一示例性实施方式的匹配网络的电路图。 [0015] 图9示出根据另一示例性实施方式的匹配网络的电路图。 [0016] 图10示出根据另一示例性实施方式的匹配网络的电路图。 [0017] 图11A和图11B分别示出包括图1、图3和图7的部件的放大器电路的电源电压和共源共栅偏压对比输入功率。 [0018] 图12示出包括图1、图3和图7的部件的放大器电路的输出功率、功率增益和PAE对比输入功率。 [0019] 图13A和图13B分别示出包括图1、图3和图7的部件的放大器电路的输出功率和PAE对比频率。 [0020] 图14A和图14B分别示出包括图1、图3和图7的部件的放大器电路的增益误差和相位误差对比输入功率。 [0021] 图15A和图15B分别示出包括图1、图4和图7的部件的放大器电路的增益误差和相位误差对比输入功率。 [0022] 图16A和图16B分别示出包括图1、图4和图8的部件的放大器电路的输出功率和PAE对比频率。 [0023] 图17示出本文中所公开的功率放大器的示例性发射机应用。 具体实施方式[0024] 本文中所公开的功率放大器包括单级放大器，其利用交叉联接的抽头式共源共栅拓扑结构以及将RF注入电流应用于宽频带节点的技术，以提供单级功率放大器。在一实施方式中，功率放大器在2GHz的射频带上具有64%的峰值PAE、29dBm的输出功率以及20.5dB的增益。图1示出了用于实现这些结果的功率放大器电路100的示例性实施方式。放大器电路100包括交叉联接的共源共栅晶体管单元110，其包括一对交叉联接的共源共栅晶体管112； 交叉联接的开关晶体管单元120，其包括一对交叉联接的开关晶体管122；和RF电流发生器 130。概括地，RF电流发生器130基于差分输入信号产生差分RF注入电流。开关晶体管单元 120将注入电流放大以在放大器电路的宽频带节点（即共源共栅晶体管112的源极节点）处产生放大的注入电流。共源共栅晶体管单元110将注入电流进一步放大以在放大器电路100的输出端220（例如，共源共栅晶体管112的漏极节点）处产生所需的放大信号。输出信号的振幅通常取决于差分注入电流和向功率放大器电路100施加的电源电压VDD。如图1所示，匹配网络200可被联接到放大器电路100的输出端220以使放大器电路100的阻抗与外部元件（例如天线，未示出）的阻抗相匹配。尽管不是必需的，但也应理解到，可通过匹配网络200向功率放大器电路100施加电源电压VDD，如图1所示。应理解，用于实现功率放大器电路100的晶体管可包括任何已知类型的晶体管，包括但不限于N型金属氧化物半导体（NMOS）晶体管、互补金属氧化物半导体（CMOS）晶体管、双极互补金属氧化物半导体（BiCMOS）晶体管、异质结双极晶体管（HBT）和III-V技术（包括双极性和场效应晶体管（FET））晶体管。 [0025] 放大器电路100的改进操作依赖于晶体管单元110、晶体管单元120的交叉联接配置以及共源共栅晶体管单元110的抽头电容器114。如图2所示且如本文中更详细地阐述，该配置使在共源共栅晶体管112的源极节点处的信号B与在共源共栅晶体管112的栅极节点处的信号A和在相对的开关晶体管122的漏极节点处的信号C具有相同的振幅，但是信号B与信号A、信号C的相位不同。为了进一步阐述功率放大器电路100的细节，下文的描述分别考虑RF电流发生器130、开关晶体管单元120和共源共栅晶体管单元110。 [0026] RF电流发生器130基于差分输入信号D+、D_产生差分注入电流IRF+、IRF-。图3至图6示出示例性RF电流发生器130的各个实施方式。然而，应理解，也可使用除了本文中所示的电流发生器之外的电流发生器。 [0027] 图3中示出的RF电流发生器130包括一对注入晶体管132，注入晶体管132被配置成基于施加到栅极节点的包括模拟RF差分电压信号的输入信号而在漏极节点处产生RF差分注入电流。在本实施方式中，注入晶体管132被配置成作为电压-电流转换器运作。为了将RF差分注入电流提供至放大器电路100的剩余部分，每一注入晶体管132的漏极节点联接到相应的开关晶体管122的漏极节点以及相应的共源共栅晶体管112的源极节点。 [0028] RF电流发生器130的替选实施方式可包括混频器，该混频器被配置成基于RF本地振荡器信号和包括基带差分输入信号的输入信号产生RF差分注入电流。在这样的实施方式中，到RF的升频转换（upconversion）发生在放大器电路100内部，这消除了对于在放大器电路100外部的任何升频转换的需求。应理解，在放大器电路100内部实现升频转换在升频转换和功率放大方面提供了更为线性的结果。进一步地，这种混频器有利地消除了对于独立的RF驱动器和其它RF电路的需求，RF驱动器和其它RF电路通常具有高的动态范围要求。 [0029] 例如，图4示出包括跨导混频器的RF电流发生器130，该跨导混频器被配置成基于RF本地振荡器信号（LO）和包括基带差分输入电流（BB）的输入信号而在RF电流发生器输出端产生RF差分注入电流。图4的RF电流发生器130包括第一对基带晶体管134、第二对基带晶体管135和一对本地振荡器晶体管136，例如NMOS晶体管136。本地振荡器晶体管136之一的漏极节点联接到第一对基带晶体管134和第二对基带晶体管135中的相应的晶体管的源极节点，且另一本地振荡器晶体管136的漏极节点联接到第一对基带晶体管134和第二对基带晶体管135中的另一相应的晶体管的源极节点，如图4所示。第一对基带晶体管134的漏极还与第二对基带晶体管135的漏极交叉联接。正输入电流信号D+=BB+被施加到第一对基带晶体管134中的每一晶体管的栅极节点，负输入电流信号D-=BB-被施加到第二对基带晶体管135中的每一晶体管的栅极节点。正本地振荡器信号和负本地振荡器信号分别被施加到本地振荡器晶体管对136中相应的晶体管的栅极节点。因此，差分基带输入信号被升频至LO频率以在基带晶体管134、基带晶体管135的漏极节点处产生RF差分注入电流IRF+、IRF-。 [0030] 在另一混频器示例中，RF电流发生器130包括差分正交混频器，该差分正交混频器包括同相混频单元138和正交相混频单元140，如图5所示。在本实施方式中，输入信号包括具有差分同相部分BBI+、BBI-和差分正交相部分BBQ+、BBQ-的基带输入信号，其中，混频单元138、混频单元140的差分输出端交叉联接以将同相输出部分和正交相输出部分组合，从而在一个输出端提供IRF+且在另一输出端提供IRF-。同相混频单元138将差分同相部分BBI+、BBI-与差分同相本地振荡器信号进行混频，以产生RF差分同相电流IRF_I+、IRF_I-。正交相混频单元140将差分正交相部分BBQ+、BBQ-与差分正交相本地振荡器信号进行混频，以产生RF差分正交相电流IRF_Q+、IRF_Q-。混频单元138、混频单元140的差分输出端交叉联接，以将所输出的正的同相部分IRF_I+和正交相部分IRF_Q+组合，从而在一个输出端提供IRF+，且将所输出的负的同相部分IRF_I-和正交相部分IRF_Q-组合，从而在另一输出端提供IRF-。 [0031] 在图6中所示的另一混频器示例中，RF电流发生器130包括RF数模转换器/混频器。在本实施方式中，输入信号包括数字基带输入信号，RF电流发生器130基于RF本地振荡器信号将数字基带输入信号的位进行升频转换以产生RF差分注入电流IRF+、IRF-。Boos等人在 2011年ISSCC（国际固态电路会议），Session（会议）21，Cellular（蜂窝）21.7（978-1-61284- 302-5/11）上发表的“A fully Digital Multimode Polar Transmitter Employing17b RF DAC in3G Mode”中公开了示例性的RF数模转换器，其通过引用并入本文中。该示例性的RF数模转换器采用10个温度计和4个二进制编码的位，具有高的重复采样，使用GHz范围时钟，且在3G模式下总共提供17b DAC分辨率，以及在改进数据率GSM服务（EDGE）模式下总共提供 19b DAC分辨率。应当理解，也可以使用其它的RF数模转换器。 [0032] 再次参照图1，描述了共源共栅晶体管单元110和开关晶体管单元120。共源共栅晶体管单元110包括一对交叉联接在漏极节点和栅极节点处的一对抽头电容器Ctap114之间的共源共栅晶体管112。抽头电容器114被应用到栅极节点以利用栅极节点电容（栅极节点中固有的）进行分压，从而减小栅极电压摆动。为此，抽头电容器114具有（匹配的）电容，该电容被选定以控制来自交叉联接的漏极节点且施加到栅极节点的信号，使得栅极节点信号的振幅基本上等于在相应的源极节点处的信号的振幅，或者与在相应的源极节点处的源极信号的振幅相差不超过50%。该分压保护共源共栅晶体管112免受氧化物过电压，减小匹配网络200的电容性负载，且能够使所需量的环路增益用于自激振荡。共源共栅晶体管112之间的交叉联接使施加到栅极节点的信号的相位翻转，例如翻转180°。因此，在栅极节点和源极节点处的振幅可基本上相等，但在这些节点处的信号的相位不同。与典型的共源共栅结构相比较，这导致因寄生电容Cpar,s产生的电荷中的仅一半被分散至地线，例如信号地线。进一步地，该配置减小了共源共栅晶体管112的源极节点的信号摆动和阻抗，这减小了开关晶体管122的电压应力和输出功率要求。更进一步地，使用如图1所示的交叉联接的抽头式共源共栅晶体管结构，确保了共源共栅晶体管112的栅极节点处的摆动在整个带宽上跟随漏极节点处的输出。 [0033] 开关晶体管单元120包括一对交叉联接在漏极节点和栅极节点之间的开关晶体管122。交叉联接的开关晶体管122的漏极节点所输出的差分电流增大了注入电流IRF，这导致在功率放大器电路100的宽频带节点（即共源共栅晶体管112的源极节点）处的更宽的锁定范围。进一步地，当开关晶体管122接通时（例如，当输出功率超过某一阈值时），大部分的注入电流传导通过共源共栅晶体管112。当输出功率低（例如，低于阈值）时，开关晶体管122断开。当RF电流发生器130包括图3的注入晶体管132时，开关晶体管的交叉联接配置能够使注入晶体管132的尺寸减小，只要注入晶体管132保持足够大以使得开关晶体管122保持开关操作模式。 [0034] 共源共栅晶体管112的源极节点处的宽频带阻抗结合开关晶体管122（在一些情况下，注入晶体管132）的开关性能，在共源共栅晶体管112的源极节点处提供了方波电流和具有陡边缘的电压信号。由于电压和电流不是同时为高的（除了利用电流发生器130的注入期间外），因此，因开关晶体管单元120和电流发生器130所产生的损耗受RF电流发生器130所输出的注入电流控制。 [0035] 如图1所示，功率放大器电路100可联接到匹配网络200，该匹配网络200被配置成使放大器电路100的输出阻抗与外部负载（未示出）的输出阻抗相匹配。图7至图10示出示例性的匹配网络200。应理解，本发明不限于所示出的匹配网络200。 [0036] 图7示出一种示例性的匹配网络200，该匹配网络200包括由RL、CP和LP表示的负载以及由LS、LD和CS表示的电抗分量。LS和CS与外部负载连接成串联谐振电路，这导致对于低频的负（电容性）电抗以及对于高频的正（电感性）电抗。LD包括电流源。在低频下，LD短路；而在高频下，Cpar,（d 在放大器电路100中）短路。因此，使用图7的匹配网络200时，电抗分量LD和Cpar,d对带宽设定限制，在该带宽上功率放大器可以是有效的。 [0037] 在一些实施方式中，期望可在宽的频率范围内向共源共栅晶体管的漏极节点提供总体恒定的阻抗。如文中所使用的，总体恒定的可指实际上恒定的，但更可能是阻抗在所需的或所期望的宽带频率范围内具有一定变化，例如具有不超过5%的变化。在其它情况下，可能需要1%的变化，然而在另外的其它情况下，2%、10%、20%或其间任何值的变化是可接受的。可接受的变化可受电路的具体部件、值或操作条件影响。优选地，限定的变化应用在整个所需的或所期望的宽带频率范围上。然而，在较大变化是可接受的情况下，可存在频率间隔。 这种间隔的总长度优选地不超过所需的或所期望的宽带频率范围的20%。然而，在一些情况下，可能需要相对于宽带频率范围，为其10%、5%、2%、1%或其间任何值的总间隔长度。图8示出替选的高阶匹配网络200，该高阶匹配网络200被配置成提供总体恒定的阻抗。在本实施方式中，匹配网络200包括由RL表示的负载，以及由CS、LS、LD1、LD2和CD表示的电抗分量。在图8的匹配网络200中，第一电抗单元包括串联联接在信号地线（例如可对应于电源电压VDD）和共源共栅晶体管单元110的每一漏极节点之间的LD1和LD2。第二电抗单元包括串联联接在负载电阻器RL和共源共栅晶体管单元110的每一漏极节点之间的CS和LS。第三电抗单元包括一节点联接在RL和CS之间且另一节点联接在第一电抗单元的电感器LD1和电感器LD2之间的至少一个电容器CD。第一电抗单元的电感器在低频下产生第一高的正电抗，其使损耗保持较低，即使对于低频，此时，单个电感器被认为短路；以及在高频下产生第二高的正电抗。第二电抗单元在低频率下产生负电抗，在高频率下产生第三高的正电抗。当工作频率增大时，Cpar,d（在放大器电路100中）倾向于短路，这导致功率消耗增大。通过降低共源共栅晶体管 112的漏极节点之间的电抗，例如通过使用第三电抗单元的电容器CD，该电容器CD在较高频率下短路，Cpar,d的影响降低（其被有效地抵消）。这种电抗性能在共源共栅晶体管112的漏极处产生更高的阻抗，因此，相对于频率扩大了带宽和效率。 [0038] 图9和图10示出包含变压器230的其它示例性的匹配网络200。在图9中，变压器230被配置成平衡-不平衡变换器（balun），其中，变压器的一侧差分地连接到功率放大器电路100，另一侧以单端方式连接到负载RL。在图10中，变压器的一侧差分地连接到功率放大器电路100，另一侧差分地连接到负载RL。图9和图10中的匹配网络200的性能总体上是相同的，且总体上比得上图7和图8的匹配网络200的性能。此外，由于图10的匹配网络200不是平衡-不平衡变换器，因此对于本实施方式，在天线之前将需要附加的平衡-不平衡变换器。 [0039] 图11至图16示出对于本文中所公开的功率放大器的示例性实施方式的各种仿真结果。例如，图11至图14示出对于包含图1的功率放大器电路100、图3的RF电流发生器130和图7的匹配网络200的功率放大器配置的参数和性能结果。图11A和图11B分别示出了相对于输入功率的电源电压（VDD）和共源共栅偏压（BCC）。对于较低的输入功率电平（线性工作模式），电源电压保持恒定在0.48V。当输入功率增大时，电源电压增大以使更多的上升空间用于输出信号。如图11A所示，在峰值输入功率处，电源电压为3.0V。图11B示出共源共栅偏压具有与电源电压相似的特征，除了值为从对于线性工作模式的0.865V至最大偏压1.9V外。 [0040] 图12示出在2GHz下的作为输入功率的函数的输出功率、增益和PAE结果。如图12所示，输出功率线性地跟随输入功率，通过平坦的增益响应也可证明这点。PAE在64%处达到峰值。当输入功率后退16dB时，PAE降低至37%。考虑功率范围，图12表明，功率放大器在大于80dB的范围内工作，这满足WCDMA要求。 [0041] 图13A和图13B示出对于不同的输入功率的输出功率和PAE的频率响应。在峰值输出功率下，图13A表明，功率放大器电路100的-3dB带宽为1.2GHz（在1.4GHz和2.6GHz之间）。图13A还表明，对于较低的输入功率，带宽增加。进一步地，图13B表明，在1.6GHz和2.6GHz之间，在峰值输出功率下的PAE高于50%。当输出功率后退18dB时，对于中带频率，PAE为恒定值 20%，且在带宽之外快速下降。 [0042] 最后，图14A和图14B示出增益误差和相位误差的线性度，在大约80dB的WCDMA输出功率范围内以静态方式测量上述线性度。如图14A所示，功率放大器电路100在整个范围内具有0.2dB的增益误差，且在AB类操作期间具有线性增益。对于AM-PM转换（图14B），其表示当振幅变化时相位的变化量，在整个输出功率范围内，总的相位误差为17°。功率放大器中的总误差（AM-AM和AM-PM）在预失真值的范围内。 [0043] 图15A和图15B示出功率放大器的线性性能结果，该功率放大器包括图1的功率放大器电路100、图4的RF电流发生器130和图7的匹配网络200。图15A表明，当跨导放大器代替RF电流发生器130的注入晶体管配置时，增益误差稍微劣化，但是总的相位误差改善至约1°（图15B）。另外，功率放大器中的总误差（AM-AM和AM-PM）在预失真值内。 [0044] 图16A和图16B示出功率放大器的输出功率和PAE的频率响应，该功率放大器包括图1的功率放大器电路100、图4的RF电流发生器130和图8的匹配网络200。在峰值输出功率下，图16A表明，功率放大器电路100的-3dB带宽为2.0GHz（在0.6GHz和3.6GHz之间）。图16A还表明，对于较低的输入功率，带宽保持相同或增加。进一步地，图16B表明，在0.6GHz和3.4GHz之间，在峰值输出功率下的PAE高于50%。当输出功率后退18dB时，对于0.7GHz和 2.5GHz之间的频率，PAE为约20%的恒定值。 [0045] 本文中所公开的功率放大器电路包括RF开关模式的功率放大器（SMPA）。在RF SMPA中，开关通常控制损耗，例如来自因电源和地线之间的充电电容和放电电容引起的功率消耗。通过使用调谐电路，例如LC-振荡器，无功电能可以在匹配网络200中的电容器和电感器之间交替存在，而不是全部的无功电能在每个RF周期都消耗在开关电阻中。然而，由于电感器和电容器的损耗以及由于在共源共栅晶体管112和开关晶体管122中的非零电流和非零电压，导致一些损耗仍存在。为了减小这些损耗，可将电容最小化，这导致当连接至电阻性输出负载时的低振荡（tank）Q以及宽的带宽。例如，如图1和图7或图8所示，可以通过将共源共栅电容器集成到匹配网络200中来降低损耗。 [0046] 本文中所公开的功率放大器电路100可以利用具有8个金属层和MIM电容器的意法半导体（STMicroelectronics）公司的65nm CMOS工艺来实现。在示例性实施方式中，共源共栅晶体管112可使用厚氧化物2.5V I/O设备来实现。在示例性布局中，以共中心的布局绘制全部晶体管以最小化不匹配。由于每一单独的晶体管的面积也较大，因此所产生的不匹配很小。在实施中，所形成的芯片具有0.52x0.48mm2的芯片面积，包括焊盘。 [0047] 应理解，在一实施方式中，本文中所公开的功率放大器电路100提供使用65nm CMOS的单级放大器解决方案，以实现2GHz带宽、29dBm输出功率、20.5dB增益和64%PAE。这些性能结果与一些过去的多级解决方案一样好，而且总体上优于大多数过去的放大器解决方案。 [0048] 尽管不是必需的，但是本文中所公开的功率放大器100和匹配网络200可用在混合包络消除与恢复（H-EER）系统中，例如图17所示，其中，放大器作为混合模式功率放大器（MMPA）运作。在本示例中，对于高输出功率电平，MMPA涉及作为自振荡型开关模式功率放大器（SMPA）的放大器的操作，以及对于低输出功率电平，MMPA涉及作为线性AB类功率放大器的放大器的操作，例如当功率放大器不是主要的功率消耗者时。这增加了系统的功率范围，克服了SMPA的主要问题之一，该问题是其差的功率范围。这种改进对于WCDMA操作是重要的，WCDMA操作具有80dB的功率控制范围。 [0049] 当然，在不脱离本发明的本质特征的情况下，本发明可以按照本文中所明确提出那些方式以外的其它方式来进行。本发明的实施方式在各个方面被认为是说明性的而非限制性的，并且意图将属于所附权利要求的涵义及其等效范围内的全部变化包含在本文内。 |
||||||
QQ群二维码
意见反馈
意见反馈