接收器电路 |
|||||||
| 申请号 | CN201310045989.3 | 申请日 | 2013-02-05 | 公开(公告)号 | CN103516318B | 公开(公告)日 | 2017-08-25 |
| 申请人 | 爱思开海力士有限公司; | 发明人 | 黄泰镇; | ||||
| 摘要 | 本 发明 公开了一种接收器 电路 ，所述接收器电路包括：第一放大单元、第二放大单元、第一均衡单元以及第二均衡单元。第一放大单元被配置成将输入 信号 和参考信号差分放大，并且产生第一中间 输出信号 和第二中间输出信号。第二放大单元被配置成将第一中间输出信号和第二中间输出信号差分放大，并且产生输出信号。第一均衡单元被配置成响应于输出信号而控制第二中间输出信号的电平。第二均衡单元被配置成响应于输出信号而控制第一中间输出信号的电平。 | ||||||
| 权利要求 | 1.一种接收器电路，包括： |
||||||
| 说明书全文 | 接收器电路[0001] 相关申请的交叉引用 技术领域背景技术[0005] 接收器包括用于信号转换的缓冲器电路。为了改善缓冲器电路的特性，可以使用应用均衡或去加重方法的二级放大结构。 [0006] 在现有的均衡或去加重方法中，将诸如锁存器或移位寄存器的电路添加到接收器电路中，或者利用时钟信号的相位。近来，半导体装置已经沿着操作速度提高、操作电压降低、芯片面积减小的轨迹发展。然而，由于现有的均衡或去加重方法与半导体装置的发展轨迹相反，所以将均衡或去加重方法应用于半导体装置的改善的接收器电路时存在限制。 发明内容[0007] 本文描述一种包括利用简单电路结构的均衡或去加重功能的接收电路。 [0008] 在本发明的一个实施例中，一种接收器电路包括：第一放大单元，所述第一放大单元被配置成将输入信号和参考信号差分放大，并且产生第一中间输出信号和第二中间输出信号；第二放大单元，所述第二放大单元被配置成将第一中间输出信号和第二中间输出信号差分放大，并且产生输出信号；第一均衡单元，所述第一均衡单元被配置成响应于输出信号而控制第二中间输出信号的电平；以及第二均衡单元，所述第二均衡单元被配置成响应于输出信号而控制第一中间输出信号的电平。 [0009] 在本发明的另一个实施例中，一种接收器电路包括：第一放大单元，所述第一放大单元被配置成将输入信号和参考信号差分放大，并且产生第一中间输出信号和第二中间输出信号；第二放大单元，所述第二放大单元被配置成响应于第一中间输出信号和第二中间输出信号而产生输出信号；以及去加重驱动器，所述去加重驱动器被配置成当输出信号处于低电平时，将第一中间输出信号下降预定的电平，而当输出信号处于高电平时，将第二中间输出信号下降预定的电平。 [0010] 在本发明的另一个实施例中，一种接收器电路包括：第一放大单元，所述第一放大单元被配置成将输入信号和参考信号差分放大，并且产生第一中间输出信号和第二中间输出信号；第二放大单元，所述第二放大单元被配置成响应于第一中间输出信号和第二中间输出信号而产生输出信号；以及去加重驱动器，所述去加重驱动器被配置成响应于输出信号而将第一中间输出信号和第二中间输出信号下降预定的电平。附图说明 [0011] 结合附图来描述本发明的特点、方面和实施例，其中： [0012] 图1是说明根据本发明的一个实施例的接收器电路的配置的示图； [0013] 图2是说明根据本发明的一个实施例的接收器电路的操作的时序图； [0014] 图3是说明根据本发明的另一个实施例的接收器电路的配置的示图；以及[0015] 图4是说明图3的接收器电路的操作的时序图。 具体实施方式[0016] 在下文中，将通过各种实施例，参照附图来描述根据本发明的接收器电路。 [0017] 图1示意性地示出根据本发明的一个实施例的接收器电路1的配置。参见图1，接收器电路1包括：第一放大单元100、第二放大单元200以及去加重驱动器300。 [0018] 第一放大单元100被配置成接收输入信号IN和参考信号REF，并且通过将输入信号IN和参考信号REF差分放大来产生第一中间输出信号1ST OUT和第二中间输出信号1ST OUTB。第二放大单元200被配置成接收第一中间输出信号1ST OUT和第二中间输出信号1ST OUTB，并且响应于第一中间输出信号1ST OUT和第二中间输出信号1ST OUTB来产生输出信号OUT。第二放大单元200可以通过将第一中间输出信号1ST OUT和第二中间输出信号1ST OUTB差分放大来产生输出信号OUT。 [0019] 去加重驱动器300被配置成响应于输出信号OUT来控制第一中间输出信号1STOUT和第二中间输出信号1ST OUTB。去加重驱动器300可以响应于输出信号OUT而将第一中间输出信号1ST OUT和第二中间输出信号1ST OUTB下降预定的电平。例如，去加重驱动器300可以在输出信号OUT处于高电平时，将第二中间输出信号1ST OUTB下降预定的电平，而在输出信号处于低电平时，将第一中间输出信号1ST OUT下降预定的电平。 [0020] 在图1中，去加重驱动器300包括第一均衡单元310和第二均衡单元320。第一均衡单元310被配置成当输出信号OUT处于高电平时将第二中间输出信号1ST OUTB下降预定的电平。第一均衡单元310可以接收输出信号OUT和参考信号REF，并且控制第二中间输出信号1ST OUTB的电平。第二均衡单元320被配置成当输出信号的反相信号OUTB处于高电平时，将第一中间信号1ST OUT下降预定的电平。第二均衡单元320可以接收输出信号的反相的信号OUTB和输入信号IN，并且控制第一中间输出信号1STOUT的电平。 [0021] 在图1中，第一均衡单元310包括第一驱动器311和第一开关312。第一驱动器311被配置成响应于输出信号OUT而将第一节点313朝接地电压驱动。第一开关312被配置成响应于参考信号REF而将第一节点313与第二中间输出信号1ST OUTB连接。第一驱动器311在输出信号OUT处于高电平时，将经由第一开关312（参考信号REF处于高电平）连接的第二中间输出信号1ST OUTB朝接地电压电平驱动。可以提供第一开关312以防止第二中间输出信号1ST OUTB的电平过度地下降，并且提高第一驱动器311的效率。因此，第一均衡单元310可以在输出信号OUT处于高电平时将第二中间输出信号1ST OUTB下降预定的电平。第一驱动器 311是如下的一种NMOS晶体管，它的栅极被配置成接收输出信号OUT，源极与电流源和接地电压连接，以及漏极与第一节点313连接。第一开关312是如下的一种NMOS晶体管，它的栅极被配置成接收参考信号REF，源极和漏极中的任何一个与第一节点313连接，另一个与第二中间输出信号1STOUTB连接。 [0022] 第二均衡单元320包括第二驱动器321和第二开关322。第二驱动器321被配置成响应于输出信号的反相信号OUTB，而将第二节点323朝接地电压驱动。第二开关322被配置成响应于输入信号IN而将第二节点323与第一中间输出信号1ST OUT连接。第二驱动器321在输出信号的反相信号OUTB处于高电平时，将经由第二开关322（输入信号IN处于高电平）连接的第一中间输出信号1ST OUT朝接地电压电平驱动。因此，第二均衡单元320可以在输出信号OUT处于低电平时（当输出信号的反相信号OUTB处于高电平时），将第一中间输出信号1ST OUT下降预定的电平。第二驱动器321是如下的一种NMOS晶体管：它的栅极被配置成接收输出信号的反相信号OUTB，源极与电流源和接地电压连接，以及漏极与第二节点323连接。第二开关322是如下一种NMOS晶体管：它的栅极被配置成接收输入信号IN，源极和漏极中的任何一个与第二节点323连接，而另一个与第一中间输出信号1ST OUT连接。可以提供第二开关322以防止第一中间输出信号1ST OUT的电平过度地下降，并且提高第二驱动器 321的效率。 [0023] 图1示出包括NMOS晶体管的第一开关312和第二开关322以及第一驱动器311和第二驱动器321，但是元件的类型不限制于此。元件可以用PMOS晶体管来替换。当元件用PMOS晶体管来替换时，可以相应地改变输入到驱动器和开关的输出信号（例如输出信号的反相信号、输入信号、参考信号等）的连接。此外，还可以修改在第一均衡单元和第二均衡单元与第一中间输出信号和第二中间输出信号之间的连接关系。 [0024] 参见图1，接收器电路1还可以包括延迟单元400。延迟单元400可以控制去加重驱动器300的驱动时间。延迟单元400可以控制向去加重驱动300提供输出信号OUT和输出信号的反相信号OUTB的时间，由此改变去加重驱动器300控制第一中间输出信号1ST OUT和第二中间输出信号1ST OUTB的电平的时间。 [0025] 图2是说明根据本发明的一个实施例的接收器电路1的操作的时序图。在图2中，当施加高电平的输入信号IN时，第一放大单元100输出低电平的第一中间输出信号1STOUT和高电平的第二中间输出信号1ST OUTB。第二放大单元200接收低电平的第一中间输出信号1ST OUT和高电平的第二中间输出信号1ST OUTB，并且输出高电平的输出信号OUT。 [0026] 当输出高电平的输出信号OUT时，第一均衡单元310的第一驱动器311导通，去加重驱动器300将第二中间输出信号1ST OUTB的电平朝接地电压驱动，并且将第二中间输出信号1ST OUTB下降预定的电平。 [0027] 当输入信号IN转变成低电平时，第一放大单元100输出高电平的第一中间输出信号1ST OUT和低电平的第二中间输出信号1ST OUTB。第二放大单元200接收高电平的第一中间输出信号1ST OUT和低电平的第二中间输出信号1ST OUTB，并且输出低电平的输出信号OUT。 [0028] 当输出低电平的输出信号OUT时，第二均衡单元320的第二驱动器321导通，去加重驱动器300将第一中间输出信号1ST OUT的电平朝接地电压驱动，以便将第一中间输出信号1ST OUT下降预定的电平。 [0029] 根据本发明的一个实施例的去加重驱动器300可以将第一中间输出信号1ST OUT和第二中间输出信号1ST OUTB下降预定的电平，使得第二放大单元200稳定地产生输出信号OUT。即，尽管提供给第一放大单元100的输入信号IN的斜率减小或者发生抖动，但是经由去加重驱动器300的去加重和/或均衡操作，第二放大单元200可以稳定地并准确地将输出信号OUT输出。 [0030] 图3是说明根据本发明的另一个实施例的接收器电路2的配置的示图。参见图3，接收器电路2包括第一放大单元100、第二放大单元200以及去加重驱动器500。接收器电路2具有与图1的接收器电路1大体相似的结构，但是去加重电路500的配置有所改变。此外，接收器电路2还可以包括延迟单元400。 [0031] 去加重驱动器500可以响应于输出信号OUT而将第一中间输出信号1ST OUT和第二中间输出信号1ST OUTB下降预定的电平。去加重驱动器500包括第一驱动单元510和第二驱动单元520。第一驱动单元510被配置成响应于输出信号OUT而控制第一中间输出信号1ST OUT和第二中间输出信号1ST OUTB的电平。第一驱动单元510在接收高电平的输出信号OUT时，将第一中间输出信号1ST OUT和第二中间输出信号1ST OUTB下降预定的电平。 [0032] 第二驱动单元520被配置成响应于输出信号的反相信号OUTB而控制第一中间输出信号1ST OUT和第二中间输出信号1ST OUTB的电平。第二驱动单元520在接收高电平的输出信号的反相信号OUTB时，将第一中间输出信号1ST OUT和第二中间输出信号1ST OUT下降预定的电平。 [0033] 参见图3，第一驱动单元510包括第三驱动器511和第三开关512。第三驱动器511被配置成响应于输出信号OUT而将第三节点513朝接地电压驱动。第三开关512被配置成响应于输入信号IN和参考信号REF而将第一中间输出信号1ST OUT和第二中间输出信号1ST OUTB与第三节点513连接。因此，当第三驱动器511响应于输出信号OUT而被驱动时，可以将第一中间输出信号1ST OUT和第二中间输出信号1ST OUTB下降预定的电平。 [0034] 第二驱动单元520包括第四驱动器521和第四开关522。第四驱动器521被配置成响应于输出信号的反相信号OUTB来将第四节点523朝接地电压驱动。第四开关522被配置成响应于输入信号IN和参考信号REF而将第一中间输出信号1ST OUT和第二中间输出信号1ST OUTB与第四节点523连接。因此，当第四驱动器521响应于输出信号的反相信号OUTB而被驱动时，第一中间输出信号1ST OUT和第二中间输出信号1STOUTB可以被下降预定的电平。 [0035] 图4是说明图3的接收器电路2的操作的时序图。当施加高电平的输入信号IN时，第一放大单元100输出低电平的第一中间输出信号1ST OUT和高电平的第二中间输出信号1ST OUTB。第二放大单元200接收低电平的第一中间输出信号1ST OUT和高电平的第二中间输出信号1ST OUTB，并且输出高电平的输出信号OUT。当产生高电平的输出信号OUT时，第一驱动单元510的第三驱动器511导通，并且去加重驱动器500将第一中间输出信号1ST OUT和第二中间输出信号1ST OUTB朝接地电压驱动（输入信号IN和参考信号REF都处于高电平）。因此，去加重驱动器500可以将第一中间输出信号1STOUT和第二中间输出信号1ST OUTB下降预定的电平。 [0036] 当施加低电平的输入信号IN时，第一放大单元100输出高电平的第一中间输出信号1ST OUT和低电平的第二中间输出信号1ST OUTB。第二放大单元200接收高电平的第一中间输出信号1ST OUT和低电平的第二中间输出信号1ST OUTB，并且输出低电平的输出信号OUT。当产生低电平的输出信号OUT时，第二驱动单元520的第四驱动器521导通，并且去加重驱动器500将第一中间输出信号1ST OUT和第二中间输出信号1STOUTB朝接地电压驱动（输入信号IN和参考信号REF都处于高电平）。因此，去加重驱动器500可以将第一中间输出信号1ST OUT和第二中间输出信号1ST OUTB都下降预定的电平。 [0037] 尽管以上已经描述了某些实施例，但是对于本领域的技术人员将理解的是描述的实施例仅仅是示例性的。因此，不应基于所描述的实施例来限定本文描述的接收器电路。 |
||||||
