保护装置、互补型保护装置、信号输出装置、闩锁阻止方法 |
|||||||
| 申请号 | CN201110281264.5 | 申请日 | 2011-09-21 | 公开(公告)号 | CN102412794B | 公开(公告)日 | 2017-04-12 |
| 申请人 | 拉碧斯半导体株式会社; | 发明人 | 岩佐洋助; 甲斐敦浩; 黑木修; | ||||
| 摘要 | 本 发明 的目的在于提供能够阻止保护对象的 开关 元件的闩 锁 的保护装置、互补型保护装置、 信号 输出装置以及程序。在过 电流 不流过PMOS晶体管（106）的状态下使PMOS晶体管（106）成为非导通状态的情况下，以使PMOS晶体管（20A）以及PMOS晶体管（22）分别成为导通状态的方式进行控制，在过电流流过PMOS晶体管（106）的状态下使PMOS晶体管(106)成为非导通状态的情况下，以使PMOS晶体管(20A)成为导通状态并且使PMOS晶体管(22)为非导通状态的方式进行控制。 | ||||||
| 权利要求 | 1.一种保护装置，具有： |
||||||
| 说明书全文 | 保护装置、互补型保护装置、信号输出装置、闩锁阻止方法技术领域背景技术[0002] 以往，例如从与扬声器连接而使用的放大器的输出级输出过电流的情况下，利用过电流检测电路对过电流进行检测，将检测信号输出到控制电路，使放大器功率降低（power down），防止构成输出级的开关元件(被保护对象开关元件)由于过电流而被破坏(例如，参照专利文献1以及2)。并且，此处“功率降低”是指停止来自放大器的输出，具体地说，意味着停止被保护对象开关元件的驱动。另外，以下将不产生过电流时的情况称为“正常时”。 [0003] 在图9中，示出了能够使功率降低的现有的放大器100的一例。如该图所示，放大器100包括差动级102、偏置级104以及输出级105而构成。输出级105包括P沟道型MOS场效应晶体管(以下，称为“PMOS晶体管”。)106108、N沟道型MOS场效应晶体管(以下，称为“NMOS晶体管”。)110112以及输出端子114而构成。另外，线圈116的一端连接到输出端子114。线圈116的另一端接地。并且，此处举出将具有500nH的电感成分的线圈116连接到输出端子114的情况作为例子。 [0004] 差动级102是如下电路：具有输入正输入信号的正输入端子102A、输入负输入信号的负输入端子102B、与将驱动用的正极电压赋予放大器100的电源布线VDD连接的电源端子102C以及与对放大器100赋予接地电压的接地布线GND连接的接地端子102D，并且，将表示输入到正输入端子102A的正输入信号和输入到负输入端子102B的负输入信号的差电压的差电压信号进行放大并输出到后级的偏置级104。 [0005] 偏置级104以输入差电压信号的方式与差动级102连接，生成从输入的差电压信号中除去了差动级102所产生的偏置电压成分而成的差动信号并进行输出。另外，偏置级104具有：输出端子104A，在正常时是负输出状态，并且，输出从输入的差动电压信号中除去偏置电压成分所得到的正极的差动信号；输出端子104B，在正常时是正输出状态，并且，输出将输入的差动电压信号的偏置电压成分除去而得到的负极的差动信号；电源端子104C，与电源布线VDD连接；接地端子104D，与接地布线GND连接。 [0006] PMOS晶体管106是被保护而不受闩锁影响的对象(被保护对象开关元件)，并且，具有与输出端子104A连接的栅极端子、与电源布线VDD连接的源极端子以及与输出端子114连接的漏极端子，并且，当在栅极端子上施加了截止电压(使源极端子和漏极端子之间为非导通状态的电压)时，正常时导通状态的源极端子和漏极端子之间变为非导通状态。 [0007] PMOS晶体管108是在放大器100中利用过电流检测电路(图示省略)检测到过电流时使PMOS晶体管106的源极端子和漏极端子之间成为非导通状态的开关元件，并且，具有：与电源布线VDD连接的源极端子；与PMOS晶体管106的栅极端子连接的漏极端子；栅极端子，与连接到过电流检测电路的控制电路(图示省略)连接，在正常时利用该控制电路被施加截止电压。 [0008] NMOS晶体管110是第二被保护对象开关元件，并且，具有与输出端子104B连接的栅极端子、与接地布线GND连接的源极端子以及与输出端子114连接的漏极端子，并且，当在栅极端子上施加了截止电压时，在正常时导通状态的源极端子和漏极端子之间成为非导通状态。 [0009] 对于NMOS晶体管112来说，当在放大器100中利用过电流检测电路检测到过电流时，使NMOS晶体管110的源极端子和漏极端子之间成为非导通状态，并且，具有：源极端子，与电源布线VDD连接；漏极端子，与NMOS晶体管110的栅极端子连接；栅极端子，与控制电路连接，在正常时利用该控制电路被施加截止电压。 [0010] 在这样构成的放大器100中，在利用过电流检测电路检测到过电流时，控制电路对PMOS晶体管108以及NMOS晶体管112进行控制，以使PMOS晶体管106以及NMOS晶体管110的各自的源极端子与漏极端子之间成为非导通状态。即，对在PMOS晶体管108以及NMOS晶体管112的各自的栅极端子上所施加的电压的大小进行控制，以使PMOS晶体管108以及NMOS晶体管112的各自的源极端子与漏极端子之间为导通状态。由此，由于对PMOS晶体管108以及NMOS晶体管110的各自的栅极端子施加了截止电压，所以，过电流被切断。 [0011] [专利文献1]：日本特开2005-252494号公报。 [0012] [专利文献2]：日本特开平3-159408号公报。 [0013] 但是，由于对PMOS晶体管106以及NMOS晶体管110的各自的栅极端子急剧地施加了截止电压(针对PMOS晶体管106的栅极端子的施加电压的大小的随时间变化的一例参照图10(b))，所以，PMOS晶体管106以及NMOS晶体管110的各自的源极端子和漏极端子之间从导通状态急剧地变化为非导通状态，作为一例，如图10(c)所示，在输出端子114产生从流过过电流的状态向电流不流过的状态的急剧变化。因此，在输出端子114产生浪涌电流，作为一例，如图10(a)所示，由于所产生的浪涌电流，放大器100的输出电压的大小暂时地低于接地电压的大小，其结果是，存在如下问题：在PMOS晶体管106以及NMOS晶体管110中产生闩锁，PMOS晶体管106以及NMOS晶体管110被破坏。 发明内容[0014] 本发明是为了解决上述问题而提出的，其目的在于提供能够阻止保护对象的开关元件的闩锁的保护装置互补型保护装置信号输出装置闩锁阻止方法以及程序。 [0015] 为了实现上述目的，技术方案1所述的保护装置具有：串联元件部，包括正常时非导通状态的第一开关元件以及与该第一开关元件串联连接的电阻元件而构成，并且，一端与被保护对象开关元件的控制端子连接，另一端与第一电压线连接，该被保护对象开关元件具有与施加了第一电压的所述第一电压线连接的第一端子、与施加了与该第一电压不同的第二电压的第二电压线以及具有电感成分的电感部连接的第二端子、以及控制端子，当在该控制端子上施加了截止电压时，使正常时导通状态的所述第一端子与所述第二端子之间成为非导通状态；所述被保护对象开关元件具有的预定电容值的电容；控制单元，进行控制，使得在使所述被保护对象开关元件成为非导通状态的情况下，使所述第一开关元件为导通状态。 [0016] 在技术方案1所述的保护装置中，串联元件部包括正常时非导通状态的第一开关元件以及与该第一开关元件串联连接的电阻元件而构成，并且，一端与被保护对象开关元件的控制端子连接，另一端与第一电压线连接，该被保护对象开关元件具有与施加了第一电压的所述第一电压线连接的第一端子、与施加了与该第一电压不同的第二电压的第二电压线以及具有电感成分的电感部连接的第二端子、以及控制端子，当在该控制端子上施加了截止电压时，使正常时导通状态的所述第一端子与所述第二端子之间成为非导通状态。 [0017] 此外，在技术方案1所述的保护装置中，所述被保护对象开关元件具有预定电容值的电容。 [0018] 并且，在技术方案1所述的保护装置中，利用控制单元进行控制，使得在使所述被保护对象开关元件成为非导通状态的情况下，使所述第一开关元件成为导通状态。 [0019] 这样，在技术方案1所述的保护装置中，串联元件部包括正常时非导通状态的第一开关元件以及与该第一开关元件串联连接的电阻元件而构成，并且，一端与被保护对象开关元件的控制端子连接，另一端与第一电压线连接，该被保护对象开关元件具有与施加了第一电压的所述第一电压线连接的第一端子、与施加了与该第一电压不同的第二电压的第二电压线以及具有电感成分的电感部连接的第二端子、以及控制端子，当在该控制端子上施加了截止电压时，使正常时导通状态的所述第一端子与所述第二端子之间成为非导通状态，所述被保护对象开关元件具有预定电容值的电容，进行控制，使得在使所述被保护对象开关元件成为非导通状态的情况下，使所述第一开关元件为导通状态，所以，能够阻止保护对象的开关元件的闩锁。 [0020] 另外，技术方案2如技术方案1所述的保护装置，将所述串联元件部的一端经由第二电阻元件连接到所述控制端子。由此，能够使被保护对象开关元件的从导通状态向非导通状态的移动速度更加平缓，所以，能够更加可靠地阻止被保护对象开关元件的闩锁。 [0021] 另外，技术方案3如技术方案2所述的保护装置，还包括短路、非短路切换单元，能够切换为使所述第二电阻元件的两端之间短路的短路状态和不使该两端之间短路的非短路状态，所述控制单元在对所述被保护对象开关元件以第一电流值以上且小于第二电流值的电流值流过电流的状态下使所述被保护对象开关元件成为非导通状态的情况下，以使所述第一开关元件成为导通状态的方式进行控制，并且，以使所述第二电阻元件的两端之间成为短路状态的方式对所述短路、非短路切换单元进行控制，在对所述被保护对象开关元件以所述第二电流值以上的电流值流过电流状态下使所述被保护对象开关元件成为非导通状态的情况下，以使所述第一开关元件成为导通状态的方式进行控制，并且，以使所述第二电阻元件的两端之间成为非短路状态的方式对所述短路、非短路切换单元进行控制。由此，能够根据过电流的大小多阶段地阻止被保护对象开关元件的闩锁。 [0022] 另外，技术方案4如技术方案1～3的任意一项所述的保护装置，还包括可否充电切换单元，在使所述电容为电容性负载的情况下，能够将该电容性负载切换为可充电状态和不可充电状态，所述控制单元进一步在对所述被保护对象开关元件以所述第一电流值以上且小于第二电流值的电流值流过电流的状态下使所述被保护对象开关元件成为非导通状态的情况下，对所述可否充电切换单元进行控制，以使所述电容性负载成为不可充电状态，在对所述被保护对象开关元件以所述第二电流值以上的电流值流过电流的状态下使所述被保护对象开关元件成为非导通状态的情况下，对所述可否充电切换单元进行控制，以使所述电容性负载成为可充电状态。由此，能够根据过电流的大小，极细微地多阶段地阻止被保护对象开关元件的闩锁。 [0023] 另外，技术方案5如技术方案1～4的任意一项所述的保护装置，还包括至少一个与所述电容并联连接的第二电容性负载。由此，能够使被保护对象开关元件的从导通状态向非导通状态的移动速度更加平缓，所以，能够更加可靠地阻止被保护对象开关元件的闩锁。 [0024] 另外，技术方案6如技术方案5所述的保护装置，还包括第二可否充电切换单元，对所述第二电容性负载的至少一个设置，并且，能够将该第二电容性负载切换为可充电状态和不可充电状态，所述控制单元进一步在对所述被保护对象开关元件流过电流的状态下使所述被保护对象开关元件成为非导通状态的情况下，对所述第二可否充电切换单元进行控制，使得与该电流的大小的增加相对应地使可充电状态的所述第二电容性负载增加。由此，能够根据过电流的大小极细微地多阶段地阻止被保护对象开关元件的闩锁。 [0025] 另外，技术方案7如技术方案1～6的任意一项所述的保护装置，使所述第一开关元件为将栅极电容C为100pF [0026] 另一方面，为了实现上述目的，技术方案8所述的保护装置包括：串联元件部，包括正常时非导通状态的第一开关元件以及与该第一开关元件串联连接的电阻元件而构成，所述第一开关元件侧的一端连接到被保护对象开关元件的控制端子上，所述电阻元件侧的另一端连接到第一电压线上，该被保护对象开关元件具有与施加了第一电压的所述第一电压线连接的第一端子、与施加了与该第一电压不同的第二电压的第二电压线以及具有电感成分的电感部连接的第二端子、以及控制端子，当对该控制端子施加截止电压时，使在正常时导通状态的所述第一端子和所述第二端子之间成为非导通状态；一端与所述第一开关元件以及所述电阻元件的连接部连接且另一端与所述第一电压线连接、并且正常时非导通状态的第二开关元件；控制单元，在过电流不流过所述被保护对象开关元件的状态下使该被保护对象开关元件成为非导通状态的情况下，以使所述第一开关元件以及所述第二开关元件分别成为导通状态的方式进行控制，在过电流流过所述被保护对象开关元件的状态下使该被保护对象开关元件成为非导通状态的情况下，以使所述第一开关元件成为导通状态并且使所述第二开关元件成为非导通状态的方式进行控制。 [0027] 在技术方案8所述的保护装置中，串联元件部包括正常时非导通状态的第一开关元件以及与该第一开关元件串联的电阻元件而构成，串联元件部的所述第一开关元件侧的一端连接到被保护对象开关元件的控制端子上，串联元件部的所述电阻元件侧的另一端连接到第一电压线上，该被保护对象开关元件具有与施加了第一电压的所述第一电压线连接的第一端子、与施加了与该第一电压不同的第二电压的第二电压线以及具有电感成分的电感部连接的第二端子、以及控制端子，当对该控制端子施加截止电压时，使在正常时导通状态的所述第一端子和所述第二端子之间成为非导通状态。 [0028] 另外，在技术方案8所述的保护装置中，正常时非导通状态的第二开关元件的一端连接到所述第一开关元件和所述电阻元件的连接部，另一端与所述第一电压线连接。 [0029] 并且，在技术方案8所述的保护装置中，利用控制单元，在过电流不流过所述被保护对象开关元件的状态下使该被保护对象开关元件成为非导通状态的情况下，以使所述第一开关元件以及所述第二开关元件分别成为导通状态的方式进行控制，在过电流流过所述被保护对象开关元件的状态下使该被保护对象开关元件成为非导通状态的情况下，以所述第一开关元件成为导通状态并且所述第二开关元件成为非导通状态的方式进行控制。 [0030] 这样，在技术方案8所述的保护装置中，在过电流不流过所述被保护对象开关元件的状态下使该被保护对象开关元件成为非导通状态的情况下，以使所述第一开关元件以及所述第二开关元件分别成为导通状态的方式进行控制，在过电流流过所述被保护对象开关元件的状态下使该被保护对象开关元件成为非导通状态的情况下，以所述第一开关元件成为导通状态并且所述第二开关元件成为非导通状态的方式进行控制，所以，能够阻止被保护对象开关元件的闩锁，并且，能够抑制静电噪声的产生。 [0031] 另外，技术方案9如技术方案8所述的保护装置，将所述串联元件部的一端经由第二电阻元件连接到所述控制端子。由此，能够使被保护对象开关元件的从导通状态向非导通状态的移动速度更加平缓，所以，能够更加可靠地阻止被保护对象开关元件的闩锁。 [0032] 另外，技术方案10如技术方案9所述的保护装置，还包括短路、非短路切换单元，能够切换为使所述第二电阻元件的两端之间短路的短路状态和不使该两端之间短路的非短路状态，所述控制单元进一步在对所述被保护对象开关元件以第一电流值以上且小于第二电流值的电流值流过过电流的状态下使所述被保护对象开关元件成为非导通状态的情况下，以使所述第一开关元件成为导通状态并且使所述第二开关元件成为非导通状态的方式进行控制，并且，以使所述第二电阻元件的两端之间成为短路状态的方式对所述短路、非短路切换单元进行控制，在对所述被保护对象开关元件以所述第二电流值以上的电流值流过过电流的状态下使所述被保护对象开关元件成为非导通状态的情况下，以使所述第一开关元件成为导通状态并且使所述第二开关元件成为非导通状态的方式进行控制，并且，以使所述第二电阻元件的两端之间成为非短路状态的方式对所述短路、非短路切换单元进行控制。由此，能够根据电流的大小多阶段地阻止被保护对象开关元件的闩锁。 [0033] 另外，技术方案11如技术方案8～10的任意一项所述的保护装置，还包括所述被保护对象开关元件所具有的预定电容值的电容。由此，能够使被保护对象开关元件的从导通状态向非导通状态的移动速度更加平缓，所以，能够更加可靠地阻止被保护对象开关元件的闩锁。 [0034] 另外，技术方案12如技术方案11所述的保护装置，还包括可否充电切换单元，在使所述电容为电容性负载的情况下，能够将该电容性负载切换为可充电状态和不可充电状态，所述控制单元进一步在对所述被保护对象开关元件以所述第一电流值以上且小于第二电流值的电流值流过过电流的状态下使所述被保护对象开关元件成为非导通状态的情况下，以使所述电容性负载成为不可充电状态的方式对所述可否充电切换单元进行控制，在对所述被保护对象开关元件以所述第二电流值以上的电流值流过过电流的状态下使所述被保护对象开关元件成为非导通状态的情况下，以使所述电容性负载成为可充电状态的方式对所述可否充电切换单元进行控制。由此，能够根据过电流的大小极细微地多阶段地阻止被保护对象开关元件的闩锁。 [0035] 另外，技术方案13如技术方案11或者技术方案12所述的保护装置，还包括至少一个与所述电容并联连接的第二电容性负载。由此，能够使被保护对象开关元件的从导通状态向非导通状态的移动速度更加平缓，所以，能够更加可靠地阻止被保护对象开关元件的闩锁。 [0036] 另外，技术方案14如技术方案13所述的保护装置，还包括第二可否充电切换单元，对所述第二电容性负载的至少一个设置，能够将该第二电容性负载切换为可充电状态和不可充电状态，所述控制单元进一步在过电流流过所述被保护对象开关元件的状态下使所述被保护对象开关元件成为非导通状态的情况下，对所述第二可否充电切换单元进行控制，使得与该过电流的大小的增加对应地使可充电状态的所述第二电容性负载增加。由此，能够根据过电流的大小极细微地多阶段地阻止被保护对象开关元件的闩锁。 [0037] 另一方面，为了实现上述目的，技术方案15所述的互补型保护装置包括：技术方案1～7的任意一项所述的保护装置；第二串联元件部，包括正常时非导通状态的第三开关元件以及与该第三开关元件串联连接的第三电阻元件而构成，一端连接到第二被保护对象开关元件的对应控制端子并且另一端连接到所述第二电压线，该第二被保护对象开关元件具有与所述第一端子对应且与所述第二电压线连接的对应第一端子、与所述第二端子对应且与该第二端子连接的对应第二端子以及与所述控制端子对应的对应控制端子，当对该对应控制端子施加截止电压时，使正常时导通状态的所述对应第一端子和所述对应第二端子之间成为非导通状态；所述第二被保护对象开关元件所具有的预定电容值的第二电容，所述控制单元进一步在使所述第二被保护对象开关元件成为非导通状态的情况下，以使所述第三开关元件成为导通状态的方式进行控制。 [0038] 在技术方案15所述的互补型保护装置中，包括技术方案1～7的任意一项所述的保护装置而构成，第二串联元件部包括正常时非导通状态的第三开关元件以及与该第三开关元件串联连接的第三电阻元件而构成，一端连接到第二被保护对象开关元件的对应控制端子并且另一端连接到所述第二电压线，该第二被保护对象开关元件具有与所述第一端子对应且与所述第二电压线连接的对应第一端子、与所述第二端子对应且与该第二端子连接的对应第二端子以及与所述控制端子对应的对应控制端子，当对该对应控制端子施加截止电压时，使正常时导通状态的所述对应第一端子和所述对应第二端子之间成为非导通状态。 [0039] 另外，在技术方案15所述的互补型保护装置中，所述第二被保护对象开关元件具有预定电容值的第二电容。 [0040] 并且，在技术方案15所述的互补型保护装置中，利用所述控制单元进一步以如下方式控制：在使所述第二被保护对象开关元件成为非导通状态的情况下，以使所述第三开关元件成为导通状态。 [0041] 这样，在技术方案15所述的互补型保护装置中，包括：技术方案1～7的任意一项所述的保护装置；第二串联元件部，包括正常时非导通状态的第三开关元件以及与该第三开关元件串联连接的第三电阻元件而构成，一端连接到第二被保护对象开关元件的对应控制端子并且另一端连接到所述第二电压线，该第二被保护对象开关元件具有与所述第一端子对应且与所述第二电压线连接的对应第一端子、与所述第二端子对应且与该第二端子连接的对应第二端子以及与所述控制端子对应的对应控制端子，当对该对应控制端子施加截止电压时，使正常时导通状态的所述对应第一端子和所述对应第二端子之间成为非导通状态；所述第二被保护对象开关元件所具有的预定电容值的第二电容，进而，在使所述第二被保护对象开关元件成为非导通状态的情况下，以使所述第三开关元件成为导通状态的方式进行控制，所以，能够防止保护对象的开关元件的闩锁。 [0042] 另外，技术方案16如技术方案15所述的互补型保护装置，将所述第二串联元件部的一端经由所述第四电阻元件连接到所述对应控制端子。由此，能够使各第二被保护对象开关元件的从导通状态向非导通状态的移动速度更加平缓，所以，能够更加可靠地阻止各第二被保护对象开关元件的闩锁。 [0043] 另外，技术方案17如技术方案16所述的互补型保护装置，还包括第二短路、非短路切换单元，能够切换为使所述第四电阻元件的两端之间短路的短路状态和不使该两端之间短路的非短路状态，所述控制单元在对所述第二被保护对象开关元件以所述第一电流值以上且小于所述第二电流值的电流值流过电流的状态下使所述第二被保护对象开关元件的所述对应第一端子与所述对应第二端子之间成为非导通状态的情况下，以使所述第三开关元件成为导通状态的方式进行控制，并且，以使所述第四电阻元件成为短路状态的方式对所述第二短路、非短路切换单元进行控制，在对所述第二被保护对象开关元件以所述第二电流值以上的电流值流过电流的状态下使所述第二被保护对象开关元件成为非导通状态的情况下，以使所述第三开关元件成为导通状态的方式进行控制，并且，以使所述第四电阻元件成为非短路状态的方式对所述第二短路、非短路切换单元进行控制。由此，能够根据过电流的大小多阶段地阻止第二被保护对象开关元件的闩锁。 [0044] 另外，技术方案18如技术方案15～17的任意一项所述的互补型保护装置，还包括第三可否充电切换单元，在使所述第二电容为第三电容性负载的情况下，能够将该第三电容性负载切换为可充电状态和不可充电状态，所述控制单元进一步在对所述第二被保护对象开关元件以所述第一电流值以上且小于所述第二电流值的电流值流过电流的状态下使所述第二被保护对象开关元件成为非导通状态的情况下，以使所述第三电容性负载成为不可充电状态的方式对所述第三可否充电切换单元进行控制，在对所述第二被保护对象开关元件以所述第二电流值以上的电流值流过电流的状态下使所述第二被保护对象开关元件成为非导通状态的情况下，以使所述第三电容性负载成为可充电状态的方式对所述第三可否充电切换单元进行控制。由此，能够根据过电流的大小极细微地多阶段地阻止第二被保护对象开关元件的闩锁。 [0045] 另外，技术方案19如技术方案15～18的任意一项所述的互补型保护装置，还包括至少一个与所述第二电容并联连接的第四电容性负载。由此，能够使第二被保护对象开关元件的从导通状态向非导通状态的移动速度更加平缓，所以，能够更加可靠地阻止第二被保护对象开关元件的闩锁。 [0046] 另外，技术方案20如技术方案19所述的互补型保护装置，还包括第四可否充电切换单元，对所述第四电容性负载的至少一个设置，能够将该第四电容性负载切换为可充电状态和不可充电状态，所述控制单元进一步在对所述第二被保护对象开关元件流过电流的状态下使所述第二被保护对象开关元件成为非导通状态的情况下，对所述第四可否充电切换单元进行控制，使得与该电流的大小的增加对应地使可充电状态的所述第四电容性负载增加。由此，能够根据过电流的大小更加极细微地多阶段地阻止第二被保护对象开关元件的闩锁。 [0047] 另外，技术方案21如技术方案15～20的任意一项所述的互补型保护装置，使所述第三开关元件为将栅极电容C为100pF [0048] 另一方面，为了实现上述目的，技术方案22所述的互补型保护装置包括：技术方案8～14的任意一项所述的保护装置；第二串联元件部，包括正常时非导通状态的第三开关元件以及与该第三开关元件串联连接的第三电阻元件而构成，并且，所述第三开关元件侧的一端连接到第二被保护对象开关元件的对应控制端子，所述第三电阻元件侧的另一端连接到所述第二电压线，该第二被保护对象开关元件具有与所述第一端子对应且与所述第二电压线连接的对应第一端子、与所述第二端子对应且与该第二端子连接的对应第二端子以及与所述控制端子对应的对应控制端子，当对该对应控制端子施加截止电压时，使正常时导通状态的所述对应第一端子和所述对应第二端子之间成为非导通状态；一端连接到所述第三开关元件与所述第三电阻元件的连接部并且另一端与所述第二电压线连接、并且正常时非导通状态的第四开关元件，所述控制单元进一步在过电流不流过所述第二被保护对象开关元件的状态下使该第二被保护对象开关元件成为非导通状态的情况下，以分别使所述第三开关元件以及所述第四开关元件成为导通状态的方式进行控制，在过电流流过所述第二被保护对象开关元件的状态下使所述第二被保护对象开关元件成为非导通状态的情况下，以使所述第三开关元件成为导通状态并且使所述第四开关元件成为非导通状态的方式进行控制。 [0049] 在技术方案22所述的互补型保护装置中，包括技术方案8～14的任意一项所述的保护装置而构成，第二串联元件部包括正常时非导通状态的第三开关元件以及与该第三开关元件串联连接的第三电阻元件而构成，并且，第二串联元件部的所述第三开关元件侧的一端连接到第二被保护对象开关元件的对应控制端子，第二串联元件部的所述第三电阻元件侧的另一端连接到所述第二电压线，该第二被保护对象开关元件具有与所述第一端子对应且与所述第二电压线连接的对应第一端子、与所述第二端子对应且与该第二端子连接的对应第二端子以及与所述控制端子对应的对应控制端子，当对该对应控制端子施加截止电压时，使正常时导通状态的所述对应第一端子和所述对应第二端子之间成为非导通状态。 [0050] 另外，在技术方案22所述的互补型保护装置中，第四开关元件的一端连接到所述第三开关元件与所述第三电阻元件的连接部，第四开关元件的另一端与所述第二电压线连接。 [0051] 并且，在技术方案22所述的互补型保护装置中，利用所述控制单元，进一步在过电流不流过所述第二被保护对象开关元件的状态下使该第二被保护对象开关元件成为非导通状态的情况下，以分别使所述第三开关元件以及所述第四开关元件成为导通状态的方式进行控制，在过电流流过所述第二被保护对象开关元件的状态下使所述第二被保护对象开关元件成为非导通状态的情况下，以所述第三开关元件成为导通状态并且所述第四开关元件成为非导通状态的方式进行控制。 [0052] 这样，在技术方案22所述的互补型保护装置中，利用控制单元，进一步在过电流不流过所述第二被保护对象开关元件的状态下使该第二被保护对象开关元件成为非导通状态的情况下，以分别使所述第三开关元件以及所述第四开关元件成为导通状态的方式进行控制，在过电流流过所述第二被保护对象开关元件的状态下使所述第二被保护对象开关元件成为非导通状态的情况下，以所述第三开关元件成为导通状态并且所述第四开关元件成为非导通状态的方式进行控制，所以，能够阻止构成互补型的开关元件的被保护对象开关元件以及第二被保护对象开关元件的闩锁，并且，能够抑制静电噪声的产生。 [0053] 另外，技术方案23如技术方案22所述的互补型保护装置，将所述第二串联元件部的一端经由所述第四电阻元件连接到所述对应控制端子。由此，能够使各第二被保护对象开关元件的从导通状态向非导通状态的移动速度更加平缓，所以，能够更加可靠地阻止各第二被保护对象开关元件的闩锁。 [0054] 另外，技术方案24如技术方案23所述的互补型保护装置，还包括第二短路、非短路切换单元，能够切换为使所述第四电阻元件的两端之间短路的短路状态和不使该两端之间短路的非短路状态，所述控制单元进一步在对所述第二被保护对象开关元件以所述第一电流值以上且小于所述第二电流值的电流值流过过电流的状态下使所述第二被保护对象开关元件的所述对应第一端子和所述对应第二端子之间成为非导通状态的情况下，以使所述第三开关元件成为导通状态并且使所述第四开关元件成为非导通状态的方式进行控制，并且，以使所述第四电阻元件成为短路状态的方式对所述第二短路、非短路切换单元进行控制，在对所述第二被保护对象开关元件以所述第二电流值以上的电流值流过过电流的状态下使所述第二被保护对象开关元件成为非导通状态的情况下，以使所述第三开关元件成为导通状态并且使所述第四开关元件成为非导通状态的方式进行控制，并且，以使所述第四电阻元件成为非短路状态的方式对所述第二短路、非短路切换单元进行控制。由此，能够根据过电流的大小多阶段地阻止第二被保护对象开关元件的闩锁。 [0055] 另外，技术方案25如技术方案22～24的任意一项所述的互补型保护装置，还包括所述第二被保护对象开关元件具有的预定电容值的第二电容。由此，能够使第二被保护对象开关元件的从导通状态向非导通状态的移动速度更加平缓，所以，能够更加可靠地阻止第二被保护对象开关元件的闩锁。 [0056] 另外，技术方案26如技术方案25所述的互补型保护装置，还包括第三可否充电切换单元，在使所述第二电容为第三电容性负载的情况下，能够将该第三电容性负载切换为可充电状态和不可充电状态，所述控制单元进一步在对所述第二被保护对象开关元件以所述第一电流值以上且小于所述第二电流值的电流值流过过电流的状态下使所述第二被保护对象开关元件成为非导通状态的情况下，对所述第三可否充电切换单元进行控制，以使所述第三电容性负载成为不可充电状态，在对所述第二被保护对象开关元件以所述第二电流值以上的电流值流过过电流的状态下使所述第二被保护对象开关元件成为非导通状态的情况下，对所述第三可否充电切换单元进行控制，以使所述第三电容性负载成为可充电状态。由此，能够根据过电流的大小，极细微地多阶段地阻止第二被保护对象开关元件的闩锁。 [0057] 另外，技术方案27如技术方案25或者技术方案26所述的互补型保护装置，还包括至少一个与所述第二电容并联连接的第四电容性负载。由此，能够使第二被保护对象开关元件的从导通状态向非导通状态的移动速度更加平缓，所以，能够更加可靠地阻止第二被保护对象开关元件的闩锁。 [0058] 另外，技术方案28如技术方案27所述的互补型保护装置，还包括第四可否充电切换单元，对所述第四电容性负载的至少一个设置，能够将该第四电容性负载切换为可充电状态和不可充电状态，所述控制单元进一步在过电流流过所述第二被保护对象开关元件的状态下使所述第二被保护对象开关元件成为非导通状态的情况下，对所述第四可否充电切换单元进行控制，使得与该过电流的大小的增加对应地使可充电状态的所述第四电容性负载增加。由此，能够根据过电流的大小，极细微地多阶段地阻止第二被保护对象开关元件的闩锁。 [0059] 另外，技术方案29如技术方案22～28的任意一项所述的互补型保护装置，使构成由所述被保护对象开关元件、所述第一开关元件以及所述第二开关元件构成的开关元件组、由所述第二被保护对象开关元件、所述第三开关元件以及所述第四开关元件构成的开关元件组中的一方的开关元件组的各开关元件为N型场效应晶体管，使构成另一方的开关元件组的各开关元件为P型场效应晶体管。由此，能够阻止构成互补型的开关元件的被保护对象开关元件以及第二被保护对象开关元件的闩锁，并且，能够抑制静电噪声的产生。 [0060] 另一方面，为了实现上述目的，技术方案30所述的信号输出装置具有：技术方案15～29的任意一项所述的互补型保护装置；电压施加单元，对所述控制端子施加用于对所述被保护对象开关元件进行驱动的电压，并且，对所述对应控制端子施加用于对所述第二被保护对象开关元件进行驱动的电压；信号输出单元，经由所述电感部输出与所述电压施加单元所施加的电压对应的信号。 [0061] 另外，技术方案30所述的信号输出装置具有：技术方案15～29的任意一项所述的互补型保护装置；电压施加单元，对所述控制端子施加用于对所述被保护对象开关元件进行驱动的电压，并且，对所述对应控制端子施加用于对所述第二被保护对象开关元件进行驱动的电压；信号输出单元，经由所述电感部输出与所述电压施加单元所施加的电压对应的信号。 [0062] 在技术方案30所述的信号输出装置中，包括技术方案15～29的任意一项所述的互补型保护装置而构成，利用电压施加单元，对所述控制端子施加用于对所述被保护对象开关元件进行驱动的电压，并且，对所述对应控制端子施加用于对所述第二被保护对象开关元件进行驱动的电压，利用信号输出单元，经由所述电感部输出与所述电压施加单元所施加的电压对应的信号。 [0063] 因此，技术方案30所述的信号输出装置与技术方案15～29的任意一项所述的互补型保护装置同样地进行作用，所以，能够得到与技术方案15～29的任意一项所述的互补型保护装置相同的效果。 [0064] 另一方面，为了实现上述目的，技术方案31提供一种技术方案8～14的任意一项所述的保护装置的闩锁阻止方法，其中，在过电流不流过所述被保护对象开关元件的状态下使该被保护对象开关元件成为非导通状态的情况下， 分别使所述第一开关元件以及所述第二开关元件成为导通状态，在过电流流过所述被保护对象开关元件的状态下使该被保护对象开关元件成为非导通状态的情况下，使所述第一开关元件成为导通状态，并且，使所述第二开关元件成为非导通状态。 [0065] 因此，技术方案31所述的闩锁阻止方法与技术方案8～14的任意一项所述的保护装置同样地进行作用，所以，能够得到与技术方案1所述的保护装置相同的效果。 [0066] 另一方面，为了实现上述目的，技术方案32提供一种技术方案22～30的任意一项所述的互补型保护装置的闩锁阻止方法，其中，在过电流不流过所述第二被保护对象开关元件的状态下使该第二被保护对象开关元件成为非导通状态的情况下，分别使所述第三开关元件以及所述第四开关元件成为导通状态，在过电流流过所述第二被保护对象开关元件的状态下使所述第二被保护对象开关元件成为非导通状态的情况下，使所述第三开关元件成为导通状态并且使所述第四开关元件成为非导通状态。 [0067] 因此，技术方案32所述的闩锁阻止方法与技术方案22～30的任意一项所述的互补型保护装置同样地进行作用，所以，能够得到与技术方案22～30的任意一项所述的互补型保护装置相同的效果。 [0068] 另一方面，为了实现上述目的，技术方案33提供一种程序，用于使计算机起到如下单元的作用：进行控制，使得在过电流不流过被保护对象开关元件的状态下使该被保护对象开关元件成为非导通状态的情况下，使包括正常时非导通状态的第一开关元件以及与该第一开关元件串联连接的电阻元件而构成、并且所述第一开关元件侧的一端连接到控制端子且所述电阻元件侧的另一端连接到第一电压线的串联元件部的该第一开关元件、以及一端连接到所述第一开关元件与所述电阻元件的连接部并且另一端连接到所述第一电压线且正常时非导通状态的第二开关元件分别成为导通状态，其中，该被保护对象开关元件具有与被施加了第一电压的所述第一电压线连接的第一端子、与被施加了与该第一电压不同的第二电压的第二电压线以及具有电感成分的电感部连接的第二端子、以及控制端子，并且，在对该控制端子施加截止电压时，使正常时导通状态的所述第一端子与所述第二端子之间成为非导通状态；进行控制，使得在过电流流过所述被保护对象开关元件的状态下使该被保护对象开关元件成为非导通状态的情况下，使所述第一开关元件成为导通状态，并且，使所述第二开关元件成为非导通状态。 [0069] 因此，技术方案33所述的程序与技术方案8所述的保护装置同样地进行作用，所以，能够得到与技术方案8所述的保护装置相同的效果。 [0070] 另一方面，为了实现上述目的，技术方案34提供一种程序，用于使计算机起到如下单元的作用：进行控制，使得在过电流不流过被保护对象开关元件的状态下使该被保护对象开关元件成为非导通状态的情况下，使包括正常时非导通状态的第一开关元件以及与该第一开关元件串联连接的电阻元件而构成、并且所述第一开关元件侧的一端连接到控制端子且所述电阻元件侧的另一端连接到第一电压线的串联元件部的该第一开关元件、以及一端连接到所述第一开关元件和所述电阻元件的连接部并且另一端与所述第一电压线连接且正常时非导通状态的第二开关元件分别成为导通状态，其中，该被保护对象开关元件具有与被施加了第一电压的所述第一电压线连接的第一端子、与被施加了和该第一电压不同的第二电压的第二电压线及具有电感成分的电感部连接的第二端子、以及控制端子，并且，在对该控制端子施加截止电压时，使正常时导通状态的所述第一端子与所述第二端子之间成为非导通状态；进行控制，使得在过电流流过所述被保护对象开关元件的状态下使该被保护对象开关元件成为非导通状态的情况下，使所述第一开关元件成为导通状态，并且，使所述第二开关元件成为非导通状态；进行控制，使得在过电流不流过第二被保护对象开关元件的状态下使该第二被保护对象开关元件成为非导通状态的情况下，使包括正常时非导通状态的第三开关元件以及与该第三开关元件串联连接的第三电阻元件而构成、并且所述第三开关元件侧的一端连接到该第二被保护对象开关元件的对应控制端子且所述第三电阻元件侧的另一端连接到所述第二电压线的第二串联元件部的该第三开关元件、以及一端连接到该第三开关元件和该第三电阻元件的连接部并且另一端与所述第二电压线连接且正常时非导通状态的第四开关元件分别成为导通状态，其中，该第二被保护对象开关元件具有与所述第一端子对应并且与所述第二电压线连接的对应第一端子、与所述第二端子对应并且与该第二端子连接的对应第二端子、以及与所述控制端子对应的对应控制端子，并且，在对该对应控制端子施加截止电压时，使正常时导通状态的所述对应第一端子与所述对应第二端子之间成为非导通状态；进行控制，使得在过电流流过所述第二被保护对象开关元件的状态下使所述第二被保护对象开关元件成为非导通状态的情况下，使所述第三开关元件成为导通状态，并且，使所述第四开关元件成为非导通状态。 [0071] 因此，技术方案34所述的程序与技术方案22所述的保护装置同样地进行作用，所以，能够得到与技术方案22所述的互补型保护装置相同的效果。 [0073] 图1是表示第一实施方式的放大器的结构的一例的结构图。 [0074] 图2是表示图1示出的放大器的功率降低时的电压值或者电流值的随时间变化的一例的图表，(a)表示放大器的输出端子的电压值的随时间变化的情况，(b)表示在保护对象的PMOS晶体管的栅极端子上所施加的电压值的随时间变化的情况，(c)表示在放大器中流过的过电流的电流值的随时间变化的情况。 [0075] 图3是表示第二实施方式的放大器的结构的一例的结构图。 [0076] 图4是表示第二实施方式的功率降低处理程序的处理的流程的流程图。 [0077] 图5是表示第三实施方式的放大器的结构的一例的结构图。 [0078] 图6是表示第三～第五实施方式的功率降低处理程序的处理的流程的流程图。 [0079] 图7是表示第四实施方式的放大器的结构的一例结构图。 [0080] 图8是表示第五实施方式的放大器的结构的一例的结构图。 [0081] 图9是表示现有的放大器的结构的一例的结构图。 [0082] 图10是表示图9示出的放大器的功率降低时的电压值或者电流值的随时间变化的一例的图表，(a)表示放大器的输出端子的电压值的随时间变化的情况，(b)表示在保护对象的PMOS晶体管的栅极端子上所施加的电压值的随时间变化的情况，(c)表示在放大器中流过的过电流的电流值的随时间变化的情况。 [0083] 图11是表示用于对实施方式的放大器进行控制的结构的变形例的图。 [0084] 图12是表示用于对实施方式的放大器进行控制的结构的变形例的图。 [0085] 附图标记说明： [0086] 10、50、60、80、150 放大器 [0087] 16 控制部 [0088] 20、30、162、164 串联元件部 [0089] 20A、22、106 PMOS晶体管 [0090] 20B、30B、66、77 电阻元件 [0091] 30A、32、110 NMOS晶体管 [0092] 53、55、68、74、84、86 开关 [0093] 54、56、64、70 电容器 [0094] 116 线圈 [0095] 158 控制电路 [0096] 166、168 栅极电容。 具体实施方式[0097] 以下，参照附图详细地对用于实施本发明的方式的一例进行说明。并且，以下，对将本发明应用于与扬声器连接而使用的放大器的情况进行说明。另外，在本实施方式的放大器中，对与图9所示的放大器100的结构相同的结构标注相同的附图标记并省略说明。另外，以下，举出将构成互补型的开关元件(所谓的CMOS)的PMOS晶体管以及NMOS晶体管的这二者作为不受闩锁影响的保护对象的情况为例进行说明，但是，在将PMOS晶体管以及NMOS晶体管的任意一种作为保护对象的情况下，至少对于保护对象的MOS晶体管应用本发明即可，这是当然的。 [0098] 此外，在图9所示的放大器100中，来自输出端子114的输出在接地短路时使过电流停止时，由于负浪涌电流而产生闩锁，来自输出端子114的输出在电源短路时使过电流停止时，由于正浪涌电流而产生闩锁。另外，考虑到产生闩锁的线圈116的电感值在过电流为3A时是350nH左右，这是公知的。因此，在具有350nH左右的电感成分的线圈116或者与线圈116相当的电感部连接到输出端子114上的情况下，需要用于阻止闩锁的对策。 [0099] [第一实施方式] [0100] 在图1中示出了能够使功率降低从而阻止PMOS晶体管106以及NMOS晶体管110的闩锁的产生的本第一实施方式的放大器150的一例。 [0101] 如该图所示，放大器150与图9所示的放大器100相比，仅在以下两点不同：应用输出级152代替输出级105；设置有在图9中省略了图示的控制电路158以及在图9中省略了图示的过电流检测电路160。输出级152与图9所示的输出级105相比，仅在设置有串联元件部162、164以及栅极电容166、168这一点上不同。并且，本第一实施方式的放大器150由IC(Integrated Circuit)构成，在该IC中形成有对放大器150整体进行控制的控制电路158。 [0102] 串联元件部162包括PMOS晶体管108以及电阻元件154而构成，电阻元件154与PMOS晶体管108串联连接，使得与PMOS晶体管108一起将电源布线VDD和PMOS晶体管106的栅极端子之间连接。换言之，PMOS晶体管108的漏极端子经由电阻元件154与PMOS晶体管106的栅极端子连接。 [0103] 串联元件部164包括NMOS晶体管112以及电阻元件156而构成，电阻元件156与NMOS晶体管112串联连接，使得与NMOS晶体管112一起将接地布线GND和NMOS晶体管106的栅极端子之间连接。换言之，NMOS晶体管112的漏极端子经由电阻元件156与NMOS晶体管110的栅极端子连接。 [0104] 栅极电容166是PMOS晶体管106的栅极电容。为了容易理解，在附图中以插入在PMOS晶体管106的栅极端子和PMOS晶体管106的源极端子之间的方式进行图示。 [0105] 栅极电容168是NMOS晶体管110的栅极电容。为了容易理解，在附图中以插入在NMOS晶体管110的栅极端子和NMOS晶体管110的源极端子之间的方式进行图示。并且，在本第一实施方式中，作为电容性负载，举出了栅极电容166、168为例，但是，并不限于此，例如也可以应用电容器来代替栅极电容。在该情况下，例如代替栅极电容168而应用的电容器的一个电极与PMOS晶体管106的栅极端子连接、另一个电极与PMOS晶体管106的源极端子连接，代替栅极电容168而应用的电容器的一个电极与NMOS晶体管110的栅极端子连接、另一个电极与NMOS晶体管110的源极端子连接。另外，不限于电容器，也可以应用可变电容二极管等的电容性负载。这样，在MOS晶体管的源极端子和栅极端子之间形成有预定电容值的电容即可。并且，在本第一实施方式中，作为“预定电容值”是能够阻止PMOS晶体管106以及NMOS晶体管110的闩锁的电容值，采用利用模拟（simulation）或实验等预先决定的电容值。 [0106] 过电流检测电路160插入在线圈116和接地线之间，在检测到过电流时，输出过电流检测信号。另外，过电流检测电路160与控制电路158连接。因此，控制电路158能够接收从过电流检测电路160输出的过电流检测信号。 [0107] 另一方面，PMOS晶体管108的栅极端子与控制电路158连接。另外，NMOS晶体管112的栅极端子也与控制电路158连接。因此，控制电路158能够分别对PMOS晶体管108的栅极端子以及NMOS晶体管112的栅极端子施加用于对PMOS晶体管108以及NMOS晶体管112各自的作为开关元件的功能的导通状态以及截止状态进行切换的电压。 [0108] 接着，对本第一实施方式的放大器150的作用进行说明。 [0109] 在如上述那样构成的放大器150中，在利用过电流检测电路160检测到过电流时，控制电路158对PMOS晶体管108以及NMOS晶体管112进行控制，以使PMOS晶体管106以及NMOS晶体管110的各自的源极端子和漏极端子之间成为非导通状态。即，对PMOS晶体管108以及NMOS晶体管112的各栅极端子上所施加的电压的大小进行控制，以使PMOS晶体管108以及NMOS晶体管112的各自的源极端子和漏极端子之间成为导通状态。由此，PMOS晶体管106的栅极端子在栅极电容166被充电的同时被上拉，并且，NMOS晶体管110的栅极端子在栅极电容168被充电的同时被下拉。在该情况下，与图9所示的放大器100相比，由于针对PMOS晶体管106以及NMOS晶体管110的各自的栅极端子的施加电压的大小平缓地变大(针对PMOS晶体管106的栅极端子的施加电压的大小的随时间变化的一例参照图2(b))，所以，PMOS晶体管106以及NMOS晶体管110的各自的源极端子和漏极端子之间从导通状态平缓地变化到非导通状态，作为一例，如图2(c)所示，在输出端子114，从流过过电流的状态到电流不流过的状态的变化与图10(c)相比变得平缓。因此，在输出端子114不产生浪涌电流，作为一例，如图2(a)所示，放大器100的输出电压的大小与图10(a)相比，平缓地下降到接地电压的大小。其结果是，在PMOS晶体管106以及NMOS晶体管110不产生闩锁的情况下，能够使放大器150功率降低。 [0110] 另外，在本第一实施方式中，以作为上述各MOS晶体管的栅极电容能够具有大致100～300pF的电容为前提，举出存在350nH左右的电感成分的情况的方式例进行了说明，但是，在以作为上述各MOS晶体管的栅极电容能够具有大致100～300pF的电容为前提，假定存在500nH的电感成分的情况下，使导通状态的输出晶体管(例如，在本第一实施方式中，PMOS晶体管106以及NMOS晶体管110)成为非导通状态所需要的时间为3μs以上(若考虑过电流导致的破坏，则上限为20ms)。但是，对于该值来说，作为前提条件，依赖于输出用MOS晶体管(例如，在本第一实施方式中，PMOS晶体管108以及NMOS晶体管112)的最大驱动能力，在本第一实施方式中假定1～5A。例如，采用了5A的情况下，从导通状态向非导通状态的转移所需时间为5μs以上。并且，若作为从导通状态转移到非导通状态的延迟时间的计算模型还包含其他的延迟要素，则能够以“延迟时间t=RC～2RC”简易地进行计算。在该情况下，考虑最坏模型，作为电阻元件154、156，优选插入以t=RC形成500nH的电感成分的电阻元件。 [0111] 另外，在本第一实施方式中，举出了检测到过电流时在PMOS晶体管108以及NMOS晶体管112的各自的栅极端子施加电压，以使PMOS晶体管108以及NMOS晶体管112的各自的源极端子和漏极端子之间成为导通状态的情况下的方式例进行了说明，但是并不限于此，以在正常时使PMOS晶体管108以及NMOS晶体管112的各自的源极端子和漏极端子之间成为导通状态的方式在PMOS晶体管108以及NMOS晶体管112的各栅极端子上施加电压当然也可以。 [0112] 另外，在本第一实施方式中，举出了电阻元件154与PMOS晶体管106的栅极端子连接、PMOS晶体管108的源极端子与电源布线VDD连接的情况下的方式例进行了说明，但本发明并不限定于此，PMOS晶体管108的源极端子与PMOS晶体管106的栅极端子连接、电阻元件154与电源布线VDD连接也可以。这样，在电源布线VDD和PMOS晶体管106的栅极端子之间插入有串联连接的PMOS晶体管108和电阻元件154即可。 [0113] 另外，在本第一实施方式中，举出了电阻元件156与NMOS晶体管110的栅极端子连接、NMOS晶体管112的源极端子与接地布线GND连接的情况下的方式例进行了说明，但本发明并不限定于此，NMOS晶体管112的源极端子与NMOS晶体管110的栅极端子连接、电阻元件156与接地布线GND连接也可以。这样，在接地布线GND和NMOS晶体管110的栅极端子之间插入有串联连接的NMOS晶体管112以及电阻元件156即可。 [0114] 并且，在本第一实施方式中，举出利用控制电路158对放大器150进行控制的情况下的方式例进行了说明，但本发明并不限定于此，代替控制电路158而应用在后述的第二～五的实施方式中所说明的控制部16当然也可以。 [0115] [第二实施方式] [0116] 但是，在上述第一实施方式中所说明的图1所示的放大器150不论有无过电流的产生，与图9所示的放大器100相比，接受向功率降低状态的转移指示之后直至转移到功率降低状态所需要的时间较长，在正常时向功率降低状态进行转移时产生了微小的静电噪声（pop noise）这样的问题。 [0117] 因此，在本第二实施方式中，对用于解决上述问题的放大器10进行说明。图3是表示本第二实施方式的放大器10的结构的一例的结构图。如该图所示，放大器10与图9所示的放大器100相比，在以下两点不同：应用输出级12代替输出级105；还设置有电流计14、控制部16以及输入输出端口(以下，称为“I/O”。)18。 [0118] 输出级12与图9所示的输出级105相比，在以下两点不同：应用串联元件部20以及PMOS晶体管22来代替PMOS晶体管108；应用串联元件部30以及NMOS晶体管32来代替NMOS晶体管112。串联元件部20包含作为第一开关元件的PMOS晶体管20A以及电阻元件20B而构成。PMOS晶体管20A以及电阻元件20B串联连接，串联元件部20的一端20C与PMOS晶体管106的栅极端子连接、另一端20D与作为第一电压线的电源布线VDD连接。PMOS晶体管20A的漏极端子构成串联元件部20的一端20C。电阻元件20B的一端与PMOS晶体管20A的源极端子连接，电阻元件20B的另一端构成串联元件部20的另一端20D。 [0119] 作为第二开关元件的PMOS晶体管22的漏极端子连接到串联元件部20的PMOS晶体管20A与电阻元件20B的连接部20E、PMOS晶体管22的源极端子连接到电源布线VDD。 [0120] 串联元件部30包含作为第三开关元件的NMOS晶体管30A以及作为第三电阻元件的电阻元件30B而构成。NMOS晶体管30A以及电阻元件30B串联连接，串联元件部30的一端30C与NMOS晶体管110的栅极端子连接、另一端30D与作为第二电压线的接地布线GND连接。NMOS晶体管30A的漏极端子构成串联元件部30的一端30C。电阻元件30B的一端与NMOS晶体管30A的源极端子连接，电阻元件30B的另一端构成串联元件部30的另一端30D。 [0121] 作为第四开关元件的NMOS晶体管32的漏极端子连接到串联元件部30的NMOS晶体管30A与电阻元件30B的连接部30E、NMOS晶体管32的源极端子连接到接地布线GND。 [0122] 电流计14插入在线圈116和接地点之间，对从线圈116向接地点流出的电流的大小进行测量。 [0123] 控制部16是包括如下等部分而构成的计算机：CPU(中央处理装置)，执行预定程序的处理，从而对放大器10整体进行控制；作为预先存储有对放大器10的动作进行控制的控制程序或后述的功率降低处理程序、各种参数等的储存介质的ROM(Read only Memory)；作为被用作各种程序的执行时的工作区域（work area）等的储存介质的RAM(Random Access Memory)。I/O 18是与控制部16连接的输入输出端口，连接有电流计14的输出端子、差动级102的正输入端子102A、差动级102的负输入端子102B、PMOS晶体管20A、22的各栅极端子以及NMOS晶体管30A、32的各栅极端子。因此，控制部16能够分别进行经由I/O 18的电流计14的测量结果的掌握、经由I/O 18的针对差动级102的正输入信号以及负输入信号的输出、经由I/O 18的针对PMOS晶体管20A、22的各栅极端子以及NMOS晶体管30A、32的各栅极端子的信号的输出。并且，在本第二实施方式中，举出利用软件结构对放大器10进行控制的情况下的方式例进行了说明，但本发明并不限定于此，可以是利用硬件结构进行控制的方式，也可以是对软件结构以及硬件结构进行组合的控制方式。 [0124] 接着，对本第二实施方式的放大器10的作用进行说明。首先，对经由放大器10从扬声器输出声音的情况进行说明。并且，以下，为了避免复杂的情况，对放大器10被设定为初始状态的情况、即对表示成为从扬声器输出的对象的声音的模拟的声音信号从外部装置(省略图示)输入到放大器10的情况进行说明。另外，在本实施方式中，“初始状态”是表示使PMOS晶体管20A、22的漏极端子和源极端子之间为非导通状态(PMOS晶体管20A、22的分别作为开关元件的功能为截止状态)、NMOS晶体管30A、32的漏极端子和源极端子之间为非导通状态(NMOS晶体管30A、32的分别作为开关元件的功能为截止状态)、PMOS晶体管106的漏极端子和源极端子之间为导通状态(PMOS晶体管106的作为开关元件的功能为导通状态)、以及NMOS晶体管110的漏极端子和源极端子之间为导通状态(NMOS晶体管110的作为开关元件的功能为导通状态)。 [0125] 控制部16将表示从扬声器(省略图示)输出的声音的声音信号改变极性并经由I/O 18输出到差动级102A。在差动级102A中，生成作为从控制部16输入的声音信号的正输入信号以及负输入信号的差电压信号，将生成的差电压信号进行放大，经由偏置级104，将正极的差动信号输出到PMOS晶体管106的栅极端子，并且，将负极的差动信号输出到NMOS晶体管 110。 [0126] PMOS晶体管106以及NMOS晶体管110与基于从偏置级104输入的差动信号的电压对应地成为导通状态或者非导通状态，与此对应，电流从输出端子114输出。在扬声器与输出端子114连接的情况下，从扬声器再现利用从输出端子114输出的电流而被复原为原来的模拟信号的声音信号。 [0127] 但是，在本第二实施方式的放大器10中，执行为了防备产生过电流的情况而预先准备的功率降低处理。 [0128] 接着，参照图4对执行功率降低处理的放大器10的作用进行说明。并且，图4是表示放大器10的电源(省略图示)被接通时由控制部16执行的功率降低处理程序的处理的流程的流程图。并且，此处为了避免复杂的情况，对如下情况进行说明：控制部16基于由电流计14测量出的电流值，检测过电流在输出端子114流过的情况。 [0129] 在该图的步骤200中判定是否检测到过电流，在成为否定判定的情况下，转移到步骤202。在步骤202中判定是否满足使放大器10向功率降低状态转移的条件(例如，控制部16接收到放大器100的电源的切断指示这样的条件、从将放大器100的电源接通之后经过了预定时间的条件)，在成为否定判定的情况下，返回到步骤200，另一方面，在成为肯定判定的情况下，转移到步骤204，在进行了未产生过电流时的功率降低控制即正常功率降低控制后，结束本功率降低处理程序。在本步骤204中，具体地说，对PMOS晶体管20A、22以及NMOS晶体管30A、32的各栅极端子施加对应的导通电压，以使各个非导通状态的PMOS晶体管20A、22以及NMOS晶体管30A、32成为导通状态。并且，在本说明书中，“导通电压”是表示用于使MOS晶体管的源极端子和漏极端子之间成为导通状态(使MOS晶体管的作为开关元件的功能为导通状态)的栅极电压。 [0130] 根据步骤204的处理，PMOS晶体管20A成为导通状态。另外，PMOS晶体管22也成为导通状态，所以，串联元件部20的另一端20D和连接部20E成为短路状态，从电源布线VDD经由PMOS晶体管22以及PMOS晶体管20A对PMOS晶体管106的栅极端子施加电源电压。由此，PMOS晶体管106成为非导通状态(PMOS晶体管106的栅极端子被上拉)。 [0131] 另外，根据步骤204的处理，NMOS晶体管30A成为导通状态。另外，NMOS晶体管32也成为导通状态，所以，串联元件部30的另一端30D和连接部30E成为短路状态，从接地布线GND经由NMOS晶体管32以及NMOS晶体管30A对NMOS晶体管110的栅极端子施加接地电压。由此，NMOS晶体管110成为非导通状态(NMOS晶体管110的栅极端子被下拉)。 [0132] 另一方面，在步骤200中，在成为肯定判定的情况下，转移到步骤206，在进行产生过电流时的功率降低控制即异常功率降低控制后，结束本功率降低处理程序。在本步骤206中，具体地说，对各个非导通状态的PMOS晶体管20A、22以及NMOS晶体管30A、32之中的PMOS晶体管20A以及NMOS晶体管30A的各栅极端子施加对应的导通电压。 [0133] 根据上述步骤206的处理，PMOS晶体管20A以及NMOS晶体管30A成为导通状态。此时，由于PMOS晶体管22以及NMOS晶体管32都成为非导通状态，所以，转移到功率降低状态时的输出端子114中流过的电流与图1所示的放大器150同样地动作。即，负浪涌电流的产生被抑制。由此，能够阻止PMOS晶体管106以及NMOS晶体管110的闩锁。 [0134] 并且，在本第二实施方式中，将PMOS晶体管22的导通电阻的电阻值设定得比电阻元件20B的电阻值小，由此，PMOS晶体管22成为支配因素，将NMOS晶体管32的导通电阻的电阻值设定得比电阻元件30B的电阻值小，由此，NMOS晶体管32成为支配因素，但是，在使PMOS晶体管20A、22这二者成为导通状态情况下，通过对PMOS晶体管20A、22的尺寸进行变更，由此，能够成为与在图9所示的放大器100的PMOS晶体管108的上拉同等的功率降低时间，在使NMOS晶体管30A、32这二者成为导通状态情况下，通过对NMOS晶体管30A、32的尺寸进行变更，由此，能够成为与在图9所示的放大器100的NMOS晶体管112的下拉同等的功率降低时间。 [0135] [第三实施方式] [0136] 图5是表示本第三实施方式的放大器50的结构的一例的结构图。并且，本第三实施方式的放大器50与图3所示的放大器10相比，仅在应用输出级52来代替输出级12这一点上不同，所以，在本第三实施方式中，仅对与上述第二实施方式不同之处进行说明。另外，在本第三实施方式中，与上述第二实施方式中所说明的结构相同的结构标注相同的附图标记并省略其说明。 [0137] 输出级52与图3所示的输出级12相比，不同点仅在于还设置有：作为可否充电切换单元的开关53；作为电容性负载的电容器54；作为第三可否充电切换单元的开关55；作为第三电容性负载的电容器56。 [0138] 电容器54的一个电极经由开关53与PMOS晶体管106的栅极端子连接、另一个电极与PMOS晶体管106的源极端子连接。 [0139] 电容器56的一个电极经由开关55与NMOS晶体管110的栅极端子连接、另一个电极与NMOS晶体管110的源极端子连接。 [0140] 开关53具有第一端子第二端子以及控制端子，并且，通过切换导通状态(第一端子和第二端子之间为导通状态)和非导通状态(第一端子和第二端子之间为非导通状态)，由此，将电容器54切换为可充电状态和不可充电状态。开关53的第一端子与电容器54的一个电极连接、开关53的第二端子与PMOS晶体管106的栅极端子连接。开关53的控制端子经由I/O 18与控制部16连接。因此，控制部16能够经由I/O 18对开关53的导通状态和非导通状态进行切换。 [0141] 开关55具有第一端子、第二端子以及控制端子，并且，通过切换导通状态(第一端子和第二端子之间为导通状态)和非导通状态(第一端子和第二端子之间为非导通状态)，由此，将电容器56切换为可充电状态和不可充电状态。开关55的第一端子与电容器56的一个电极连接、开关55的第二端子与NMOS晶体管110的栅极端子连接。开关55的控制端子经由I/O 18与控制部16连接。因此，控制部16能够经由I/O 18对开关55的导通状态和非导通状态进行切换。 [0142] 接着，参照图6对执行功率降低处理的放大器50的作用进行说明。并且，图6是表示在放大器50的电源(省略图示)接通时由控制部16执行的功率降低处理程序的处理的流程的流程图。并且，对与图4所示的功率降低处理程序的步骤相同的步骤，标注相同的步骤编号并省略说明。另外，此处为了错综复杂的情况，对如下情况进行说明：在上述步骤200的处理中，当流过输出端子114的电流值为第一电流值以上时，对过电流进行检测，将在图3所示的放大器10的电路结构中预先决定为闩锁的对策不充分的过电流的电流值(至少比第一电流值大的电流值)作为第二电流值。 [0143] 在该图的步骤200中，在成为肯定判定的情况下，转移到步骤300，判定由电流计14所测量到的电流值是否为第二电流值以上，在成为否定判定的情况下，判定为当前流动的过电流的电流值为第一电流值以上且小于第二电流值，转移到步骤302。在步骤302中，进行第一电流值以上且小于第二电流值的过电流流过时的功率降低控制即第一异常功率降低控制后，结束本功率降低处理程序。在本步骤302中，具体地说，对各个非导通状态的PMOS晶体管20A、22以及NMOS晶体管30A、32之中的PMOS晶体管20A以及NMOS晶体管30A的各栅极端子施加对应的导通电压，并且，对开关53、55进行控制，以使开关53、55成为非导通状态。 [0144] 根据上述步骤302的处理，PMOS晶体管20A以及NMOS晶体管30A成为导通状态。另外，开关53、55成为非导通状态。由此，PMOS晶体管106的栅极端子经由电阻元件20B以及PMOS晶体管20A被上拉，NMOS晶体管110的栅极端子经由电阻元件30B以及NMOS晶体管30A被下拉。 [0145] 另一方面，在步骤300中，在成为肯定判定的情况下，转移到步骤304。在步骤304中，进行第二电流值以上的过电流流过时的功率降低控制即第二异常功率降低控制后，结束本功率降低处理程序。在本步骤304中，具体地说，对各个非导通状态的PMOS晶体管20A、22以及NMOS晶体管30A、32之中的PMOS晶体管20A以及NMOS晶体管30A的各栅极端子施加对应的导通电压，并且，对开关53、55进行控制，以使开关53、55成为导通状态。 [0146] 根据上述步骤304的处理，PMOS晶体管20A以及NMOS晶体管30A成为导通状态。另外，开关53、55也成为导通状态。由此，PMOS晶体管106的栅极端子在电容器54被充电的同时经由电阻元件20B以及PMOS晶体管20A被上拉，并且，NMOS晶体管110的栅极端子在电容器56被充电的同时经由电阻元件30B以及NMOS晶体管30A被下拉。 [0147] 因此，与利用上述步骤302的处理将PMOS晶体管106的栅极端子上拉的情况相比，利用上述步骤304的处理，PMOS晶体管106的栅极端子被平缓地上拉。另外，与利用上述步骤302的处理将NMOS晶体管110的栅极端子下拉的情况相比，利用上述步骤304的处理，NMOS晶体管110的栅极端子被平缓地下拉。即，在放大器50中，在过电流为第二电流值以上时的功率降低时，电容器54、56被充电，所以，根据电阻元件20B以及电容器54的时间常数和电阻元件30B以及电容器56的时间常数，与过电流为第一电流值以上且小于第二电流值时相比，PMOS晶体管106以及NMOS晶体管110从导通状态向非导通状态平缓地(缓慢地)进行转移，所以，能够更加可靠地阻止PMOS晶体管106以及NMOS晶体管110的闩锁。 [0148] 另外，在本第三实施方式中，举出使用PMOS晶体管22以及NMOS晶体管32的情况下的方式例进行了说明，但本发明即使不采用PMOS晶体管22以及NMOS晶体管32也成立。在该情况下，在本第三实施方式的功率降低处理程序的上述步骤204的处理中，不需要对PMOS晶体管22以及NMOS晶体管32的各栅极端子施加导通电压，所以，也能够减轻控制部16的处理负荷。并且，在该情况下，即使没有开关53、55，本发明也成立，但是，在使PMOS晶体管106以及NMOS晶体管110的开关的响应速度根据电流的大小多阶段地变化的情况下，优选采用开关53、55。例如，举出了如下的例子：在正常时进行功率降低的情况下，使开关53为非导通状态，在产生过电流时，使开关53为导通状态。并且，即使不采用开关53、55，本发明也成立。在该情况下，优选应用MOS晶体管的栅极电容(在本实施方式中是PMOS晶体管106的栅极电容以及NMOS晶体管110的栅极电容)来代替电容器54、56。 [0149] [第四实施方式] [0150] 图7是表示本第四实施方式的放大器60的结构的一例的结构图。并且，本第四实施方式的放大器60与图5所示的放大器50相比，仅在应用输出级62来代替输出级52这一点上不同，所以，在本第四实施方式中，仅对与上述第三实施方式不同之处进行说明。另外，在本第四实施方式中，对与上述第三实施方式中进行了说明的结构相同的结构标注相同的附图标记并省略其说明。 [0151] 输出级62与图5所示的输出级52相比，仅在以下方面不同：串联元件部20的一端20C不与PMOS晶体管106的栅极端子直接连接；串联元件部30的一端30C不与NMOS晶体管110的栅极端子直接连接；还设置有作为第二电容性负载的电容器64；还设置有作为短路、非短路切换单元的开关68；还设置有作为第四电容性负载的电容器70；还设置有作为第二电阻元件的电阻元件66；还设置有作为第四电阻元件的电阻元件72；还设置有作为第二短路、非短路切换单元的开关74。 [0152] 电容器64的一个电极与PMOS晶体管106的栅极端子连接、另一个电极与PMOS晶体管106的源极端子连接，以使与电容器54并联连接。 [0153] 电阻元件66与串联元件部20串联连接。具体地说，电阻元件66的一端与PMOS晶体管106的栅极端子连接、另一端与串联元件部20的一端20C连接。 [0154] 开关68具有第一端子第二端子以及控制端子，通过切换导通状态(第一端子和第二端子之间为导通状态)和非导通状态(第一端子和第二端子之间为非导通状态)，由此，将电阻元件66的两端之间切换为短路状态和非短路状态。开关68的第一端子与串联元件部20的一端20C连接、开关68的第二端子与PMOS晶体管106的栅极端子连接、开关68的控制端子经由I/O 18与控制部16连接。因此，控制部16能够经由I/O 18对开关68的导通状态和非导通状态进行切换。 [0155] 电容器70的一个电极与NMOS晶体管110的栅极端子连接、另一个电极与NMOS晶体管110的源极端子连接，使得与电容器56并联连接。 [0156] 电阻元件72与串联元件部30串联连接。具体地说，电阻元件72的一端与NMOS晶体管110的栅极端子连接、另一端与串联元件部30的一端30C连接。 [0157] 开关74具有第一端子第二端子以及控制端子，通过切换导通状态(第一端子和第二端子之间为导通状态)和非导通状态(第一端子和第二端子之间为非导通状态)，由此，将电阻元件72的两端之间切换为短路状态和非短路状态。开关74的第一端子与串联元件部30的一端30C连接，开关74的第二端子与NMOS晶体管110的栅极端子连接，开关74的控制端子经由I/O 18与控制部16连接。因此，控制部16能够经由I/O 18对开关74的导通状态和非导通状态进行切换。 [0158] 接着，参照图6对执行功率降低处理的放大器60的作用进行说明。并且，图6是表示放大器60的电源(省略图示)被接通时由控制部16执行的功率降低处理程序的处理的流程的流程图。对与图4所示的功率降低处理程序的步骤相同的步骤标注相同的步骤编号并省略说明。另外，此处为了避免复杂的情况，对如下情况进行说明：在上述步骤200的处理中，当流过输出端子114的电流值为第一电流值以上时，检测过电流，将在图5所示的放大器50的电路结构中预先决定为闩锁的对策不充分的过电流的电流值(至少比第一电流值大的电流值)作为第二电流值。 [0159] 在该图的步骤300中，在成为否定判定的情况下，转移到步骤302B。在步骤302B中，进行本第四实施方式的第一异常功率降低控制后，结束本功率降低处理程序。在本步骤302B中，具体地说，对各个非导通状态的PMOS晶体管20A、22以及NMOS晶体管30A、32之中的PMOS晶体管20A以及NMOS晶体管30A的各栅极端子施加对应的导通电压，并且，对开关68、74进行控制，使得开关68、74成为导通状态，并且，还对开关84进行控制，使得开关53、55成为非导通状态。 [0160] 根据上述步骤302的处理，PMOS晶体管20A以及NMOS晶体管30A成为导通状态。另外，开关68、74也成为导通状态，电阻元件66的两端之间以及电阻元件72的两端之间分别成为短路状态。由此，PMOS晶体管106的栅极端子在电容器64被充电的同时经由电阻元件20B、PMOS晶体管20A以及开关68被上拉，NMOS晶体管110的栅极端子在电容器70被充电的同时经由电阻元件30B、NMOS晶体管30A以及开关74被下拉。 [0161] 因此，与在上述第三实施方式中说明了的图5所示的放大器50的PMOS晶体管106的栅极端子根据上述步骤302的处理而被上拉的情况相比，利用上述步骤302B的处理，PMOS晶体管106的栅极端子被缓慢地上拉，并且，与在上述第三实施方式中说明了的图5所示的放大器50的NMOS晶体管110的栅极端子根据上述步骤302的处理而被下拉的情况相比，NMOS晶体管110的栅极端子被缓慢地下拉。即，在放大器60中，在过电流为第一电流值以上且小于第二电流值时的功率降低时，电容器64、70被充电，所以，根据电阻元件20B以及电容器64的时间常数、电阻元件30B以及电容器70的时间常数，与在上述第三实施方式中说明了的放大器50中流动的过电流为第一电流值以上且小于第二电流值时相比，能够使PMOS晶体管106以及NMOS晶体管110从导通状态向非导通状态平缓地(缓慢地)转移。 [0162] 另一方面，在步骤300中，在成为肯定判定的情况下，转移到步骤304B。在步骤304B中，进行本第四实施方式的第二异常功率降低控制后，结束本功率降低处理程序。在本步骤304B中，具体地说，对各个非导通状态的PMOS晶体管20A、22以及NMOS晶体管30B、32之中的PMOS晶体管20A以及NMOS晶体管30A的各栅极端子施加对应的导通电压，对开关68、74进行控制，以使开关68、74成为非导通状态，并且，对开关53、55进行控制，以使开关53、55成为导通状态。 [0163] 根据上述步骤304B的处理，PMOS晶体管20A以及NMOS晶体管30A成为导通状态。另外，开关53、55也成为导通状态。并且，开关68、74成为非导通状态，电阻元件66的两端之间以及电阻元件72的两端之间分别成为非短路状态。由此，PMOS晶体管106的栅极端子在电容器54、64被充电的同时经由电阻元件20B、PMOS晶体管20A以及电阻元件66被上拉，并且，NMOS晶体管110的栅极端子在电容器56、70被充电的同时经由电阻元件30B、NMOS晶体管30A以及电阻元件72被下拉。 [0164] 因此，与利用上述步骤302B的处理使PMOS晶体管106的栅极端子被上拉的情况相比，利用上述步骤304B的处理，PMOS晶体管106的栅极端子被缓慢地上拉。另外，与利用上述步骤302B的处理使NMOS晶体管110的栅极端子被下拉的情况相比，利用上述步骤304B的处理，NMOS晶体管110的栅极端子被缓慢地下拉。即，在放大器60中，在过电流为第二电流值以上时的功率降低时，电容器54、56、64、70被充电，所以，利用电阻元件20B以及电容器54、64的时间常数和电阻元件30B以及电容器56、70的时间常数，与上述步骤302B的处理的情况相比，能够使PMOS晶体管106以及NMOS晶体管110从导通状态向非导通状态平缓地(缓慢地)转移。 [0165] 另外，在本第四实施方式中，利用上述步骤302B的处理，使开关53、55为非导通状态，但是并不限于此，也可以为导通状态。在该情况下，电容器54、56被充电，所以，与使开关53、55为非导通状态的情况相比，能够使PMOS晶体管106的上拉所需要的时间以及NMOS晶体管110的下拉所需要的时间延迟。因此，能够根据放大器60的使用环境或PMOS晶体管106以及NMOS晶体管110的导通电阻的大小等区分使用使开关53、55为导通状态或为非导通状态。 [0166] 另外，在本第四实施方式中，利用上述步骤302B的处理，使开关68、74为导通状态，利用上述步骤304B的处理，使开关68、74为非导通状态，但不限于此，也可以使开关68、74始终为导通状态或非导通状态。 [0167] 另外，在本第四实施方式中，在过电流为第一电流值以上且小于第二电流值的情况下以及过电流为第二电流值以上的情况下，使PMOS晶体管106以及NMOS晶体管110的从导通状态向非导通状态的转移时间不同，但不限于此，例如，在过电流为第一电流值以上且小于第二电流值的情况下、过电流为第二电流值以上且小于第三电流值的情况下、过电流为第三电流值以上的情况下，也可以使PMOS晶体管106以及NMOS晶体管110的从导通状态向非导通状态的转移时间不同也可以。在该情况下，利用控制部16进行如下控制即可：例如，在过电流为第一电流值以上且小于第二电流值的情况下，使开关53、55为非导通状态，使开关68、74为导通状态，在过电流为第二电流值以上且小于第三电流值的情况下，使开关53、55为导通状态，使开关68、74为导通状态，在过电流为第三电流值以上的情况下，使开关53、55为导通状态，使开关68、74为非导通状态。 [0168] 另外，在本第四实施方式中，举出应用PMOS晶体管22以及NMOS晶体管32的情况下的方式例进行了说明，但本发明即使不采用PMOS晶体管22以及NMOS晶体管32也成立。在该情况下，在本第四实施方式的功率降低处理程序的上述步骤204的处理中，不需要对PMOS晶体管22以及NMOS晶体管32的各栅极端子施加导通电压，所以，也能够减轻控制部16的处理负荷。并且，在该情况下，即使没有开关53、55，本发明也成立，但是，在使PMOS晶体管106以及NMOS晶体管110的开关的响应速度根据电流的大小多阶段地变化的情况下，优选采用开关53、55。例如，举出如下例子：在正常时进行功率降低的情况下，使开关53为非导通状态，在产生过电流时，使开关53为导通状态。 [0169] [第五实施方式] [0170] 图8是表示本第五实施方式的放大器80的结构的一例的结构图。并且，本第五实施方式的放大器80与图7所示的放大器60相比，仅在使用输出级82来代替输出级62这一点上不同，所以，在本第五实施方式中，仅对与上述第四实施方式不同之处进行说明。另外，在本第五实施方式中，对上述第四实施方式中说明了的结构相同的结构标注相同的附图标记并省略其说明。 [0171] 输出级82与图7所示的输出级62相比，仅在以下方面不同：电容器64的一个电极不与PMOS晶体管的栅极端子直接连接；电容器70的一个电极不与NMOS晶体管110的栅极端子直接连接；还设置有作为第二可否充电切换单元的开关84；还设置有作为第四可否充电切换单元的开关86。 [0172] 开关84具有第一端子第二端子以及控制端子，通过切换导通状态(第一端子和第二端子之间为导通状态)和非导通状态(第一端子和第二端子之间为非导通状态)，由此，将电容器64切换为可充电状态和不可充电状态。开关84的第一端子与电容器64的一个电极连接、开关84的第二端子与PMOS晶体管106的栅极端子连接。开关84的控制端子经由I/O 18与控制部16连接。因此，控制部16能够经由I/O 18对开关84的导通状态和非导通状态进行切换。 [0173] 开关86具有第一端子、第二端子以及控制端子，通过切换导通状态(第一端子和第二端子之间为导通状态)和非导通状态(第一端子和第二端子之间为非导通状态)，由此，将电容器70切换为可充电状态和不可充电状态。开关86的第一端子与电容器70的一个电极连接、开关86的第二端子与NMOS晶体管110的栅极端子连接。开关86的控制端子经由I/O 18与控制部16连接。因此，控制部16能够经由I/O 18对开关86的导通状态和非导通状态进行切换。 [0174] 接着，参照图6对执行功率降低处理的放大器80的作用进行说明。并且，图6是表示放大器80的电源(省略图示)被接通时由控制部16执行的功率降低处理程序的处理的流程表的流程图。并且，在本第五实施方式的功率降低处理程序中，对与上述第三实施方式相同的步骤标注相同的步骤编号并省略说明。 [0175] 在该图的步骤300中，在成为否定判定的情况下，转移到步骤302C。在步骤302C中，进行本第五实施方式的第一异常功率降低控制后，结束本功率降低处理程序。在本步骤302C中，具体地说，对各个非导通状态的PMOS晶体管20A、22以及NMOS晶体管30B、32之中的PMOS晶体管20A以及NMOS晶体管30A的各栅极端子施加对应的导通电压，并且，对开关68、74进行控制，以使开关68、74为导通状态，并且，对开关53、55、84、86进行控制，以使开关53、 55、84、86为非导通状态。 [0176] 根据上述步骤302C的处理，PMOS晶体管20A以及NMOS晶体管30A成为导通状态。另外，开关68、74也成为导通状态，电阻元件66的两端之间以及电阻元件72的两端之间分别成为短路状态。并且，开关53、55、84、86成为非导通状态。由此，PMOS晶体管106的栅极端子经由电阻元件20B、PMOS晶体管20A以及开关68被上拉，NMOS晶体管110的栅极端子经由电阻元件30B、NMOS晶体管30A以及开关74被下拉。 [0177] 另一方面，在步骤300中，在成为肯定判定的情况下，转移到步骤304C。在步骤304C中，进行本第五实施方式的第二异常功率降低控制后，结束本功率降低处理程序。在本步骤304C中，具体地说，对各个非导通状态的PMOS晶体管20A、22以及NMOS晶体管30A、32之中的PMOS晶体管20A以及NMOS晶体管30A的各栅极端子施加对应的导通电压，并且，对开关68、74进行控制，以使开关68、74为非导通状态， 并且，对开关53、55、84、86进行控制，以使开关 53、55、84、86为导通状态。 [0178] 根据上述步骤304C的处理，PMOS晶体管20A以及NMOS晶体管30A成为导通状态。另外，开关53、55、84、86也成为导通状态。并且，开关68、74成为非导通状态，电阻元件66的两端之间以及电阻元件72的两端之间分别成为非短路状态。由此，PMOS晶体管106的栅极端子在电容器54、64被充电的同时经由电阻元件20B、PMOS晶体管20A以及电阻元件66被上拉，并且， NMOS晶体管110的栅极端子在电容器56、70被充电的同时经由电阻元件30B、NMOS晶体管30A以及电阻元件72被下拉。 [0179] 因此，与利用上述步骤302C的处理使PMOS晶体管106的栅极端子被上拉的情况相比，利用上述步骤304C的处理，PMOS晶体管106的栅极端子被缓慢地上拉。另外，与利用上述步骤302C的处理使NMOS晶体管110的栅极端子被下拉的情况相比，利用上述步骤304C的处理，NMOS晶体管110的栅极端子被缓慢地下拉。 [0180] 另外，在放大器80中，利用第一异常功率降低控制，电容器54、56、64、70成为不可充电状态，所以，与不具有开关84、86的上述第四实施方式中说明了的放大器60相比，能够缩短PMOS晶体管106以及NMOS晶体管110的上拉以及下拉所需要的时间。另一方面，利用第二异常功率降低控制，电容器64、70成为可充电状态，所以，能够在与不具有开关84、86的上述第四实施方式中所说明的放大器60中需要的PMOS晶体管106以及NMOS晶体管110的上拉以及下拉的时间相当的时间内，进行PMOS晶体管106以及NMOS晶体管110的上拉以及下拉。 [0181] 并且，在本第五实施方式中，利用第一异常功率降低控制，使电容器64、70为不可充电状态，但是，在以与上述第四实施方式相同的电路结构进行PMOS晶体管106的上拉以及NMOS晶体管110的下拉的情况下，使开关84、86始终为非导通状态即可。 [0182] 另外，在本第五实施方式中，在过电流为第一电流值以上且小于第二电流值的情况下以及过电流为第二电流值以上的情况下，使PMOS晶体管106以及NMOS晶体管110的从导通状态向非导通状态的转移时间不同，但是不限于此，例如，在过电流为第一电流值以上且小于第二电流值的情况下、过电流为第二电流值以上且小于第三电流值的情况下、过电流为第三电流值以上且小于第四电流值的情况下、以及过电流为第四电流值以上的情况下，使PMOS晶体管106以及NMOS晶体管110的从导通状态向非导通状态的转移时间不同也可以。具体地说，利用控制部16以如下方式进行控制即可：在过电流为第一电流值以上且小于第二电流值的情况下，使开关53、55、84、86为非导通状态，使开关68、74为导通状态，在过电流为第二电流值以上且小于第三电流值的情况下，使开关53、55为导通状态，使开关84、86为非导通状态并且使开关68、74为导通状态，在过电流为第三电流值以上且小于第四电流值的情况下，使开关53、55、84、86为导通状态，使开关68、74为导通状态，在过电流为第四电流值以上的情况下，使开关53、55、68、74、84、86为导通状态。在该情况下，能够以一种半导体集成电路选择适于该使用环境的充电时间或者适于过电流的大小的充电时间。这样，对各开关进行控制，使得与过电流的大小的增加对应地使可充电状态的电容增加，由此，能够使PMOS晶体管106以及NMOS晶体管110的上拉以及下拉所需要的时间多阶段地延迟。 [0183] 另外，在本第五实施方式中，举出了利用并联连接的电容器54、64将PMOS晶体管106的栅极端子与源极端子之间连接、并且利用并联连接的电容器56、70将NMOS晶体管110的栅极端子和源极端子之间连接的情况下的方式例，但是，用三个以上的并联连接的电容器将PMOS晶体管106的栅极端子和源极端子之间连接、并且用三个以上的并联连接的电容器将NMOS晶体管110的栅极端子和源极端子之间连接也可以。在该情况下，为了对电容器64设置开关84、对电容器70设置开关86，对各个电容器设置能够切换可充电状态和不可充电状态的开关，即，设置能够利用控制部16进行导通状态和非导通状态的切换的开关，由此，能够使PMOS晶体管106以及NMOS晶体管110的上拉以及下拉所需要的时间多阶段地延迟，这是优选的。 [0184] 另外，在本第五实施方式中，举出应用了PMOS晶体管22以及NMOS晶体管32的情况下的方式例进行了说明，但是，本发明不采用PMOS晶体管22以及NMOS晶体管32也成立。在该情况下，在本第五实施方式的功率降低处理程序的上述步骤204的处理中，不需要对PMOS晶体管22以及NMOS晶体管32的各栅极端子施加导通电压，所以，能够减轻控制部16的处理负荷。并且，在该情况下，即使没有开关53、55、84、86，本发明也成立，但是，在根据电流的大小来多阶段地改变PMOS晶体管106以及NMOS晶体管110的开关的响应速度的情况下，优选采用开关53、55、84、86。例如，举出了如下例子：在正常时进行功率降低的情况下，使开关53、55、84、86为非导通状态，在产生过电流时，使开关53、55、84、86为导通状态。 [0185] 并且，在上述各实施方式中，控制部16对电流计14的测量结果进行监视，基于该测量结果，判断为流过过电流时，以切换各MOS晶体管(PMOS晶体管20A、22以及NMOS晶体管30A、32)以及各开关(开关68、64、74、86)的导通状态和非导通状态的方式进行控制，但不限于此，用户也可以对电流计14的测量结果进行监视，在识别为产生了过电流时，经由控制部 16或经由其他的开关电路，对各MOS晶体管以及各开关的导通状态和非导通状态进行切换。 [0186] 另外，在上述第二～第五实施方式中，为了避免复杂的情况，对以IC以外对放大器10、50、60、80进行控制的情况进行了说明，但是本发明并不限定于此，例如，也可以应用图 11所示的放大器10A。在该情况下，放大器10A与图3所示的放大器10相比，仅在以下方面不同：控制部16以及I/O 18搭载在不同的IC上；在与I/O 18之间设置有I/O 18’。即，放大器 10A经由I/O 18’与搭载在另外的IC上的控制部16以及I/O 18连接。 [0187] 另外，作为其他例子，举出了图12所示的放大器10B。在该情况下，放大器10B由与控制部16相同的IC构成，与图3所示的放大器10相比，仅在除去I/O18这一点上不同。 [0188] 另外，在上述各实施方式中，对在输出端子114上连接了具有500nH的电感成分的线圈116的情况进行了说明，但不限于此，例如可以是具有与线圈116同等的寄生电感成分的半导体装置或扬声器所连接的电缆、或具有电感成分的电感部中的任意一种，该电感部由于放大器中流过的过电流瞬间地切断而产生的电磁感应现象引起的浪涌电流，引起PMOS晶体管106以及NMOS晶体管110的闩锁。 [0189] 另外，在上述各实施方式中，利用电阻元件进行作为被保护对象开关元件的PMOS晶体管106的上拉以及NMOS晶体管110的下拉，但是，利用MOS晶体管的导通电阻来代替电阻元件也可以。 [0190] 另外，在上述各实施方式中，举例以将本发明应用在与扬声器连接的放大器中的情况为例进行了说明，但不限于此，也可以在调节器电路中使用本发明，对于本发明来说，若是阻止由于负浪涌电流的产生所导致产生的闩锁的具有成为保护对象的开关元件的电路，则对于任何电路都能够应用。 [0191] 另外，在上述各实施方式中，举出使用了MOS晶体管的情况下的方式例进行了说明，但不限于此，也可以使用双极型晶体管。在该情况下，应用双极型晶体管来代替MOS晶体管，使得双极型晶体管的集电极端子与MOS晶体管的漏极对应、双极型晶体管的发射极端子与MOS晶体管的源极端子对应、双极型晶体管的基极端子与MOS晶体管的栅极端子对应。 [0192] 另外，在上述各实施方式中，功率降低处理程序被预先存储在ROM中，但是并不限于此，可以应用在将功率降低处理程序存储在利用CD-ROM或DVD-ROM、USB(Universal Serial Bus)存储器等的能够由计算机读取的储存介质的状态下进行提供的方式，也可以应用经由有线或者无线的通信手段进行信息配送的方式。 |
||||||
QQ群二维码
意见反馈
意见反馈