多电平幅度信号传输接收器 |
|||||||
申请号 | CN201310045106.9 | 申请日 | 2013-01-30 | 公开(公告)号 | CN103259512A | 公开(公告)日 | 2013-08-21 |
申请人 | 阿尔特拉公司; | 发明人 | 潘明德; 丁玮琦; S·舒马拉耶夫; 李鹏; M·希玛努奇; | ||||
摘要 | 一个实施方式涉及一种用于在每个符号周期至少包括三个幅度电平的多电平幅度 信号 传输的接收器 电路 。该接收器电路包括峰值检测器、参考 电压 生成器和比较器电路。该峰值检测器被布置为检测该多电平幅度信号的峰值电压,并且该参考电压生成器使用该峰值电压来生成多个参考电压。该比较器电路使用该多个参考电压来检测该多电平幅度信号的幅度电平。还公开了其他实施方式和特征。 | ||||||
权利要求 | 1.一种用于多电平幅度信号传输的接收器电路,所述接收器电路包括: |
||||||
说明书全文 | 多电平幅度信号传输接收器技术领域背景技术[0002] 高速数据链路用于在系统中的设备之间传送数据。对于这种高速链路,已经开发了日益加快的数据速率的串行接口协议。当前,用于最高速串行链路的数据信号仅使用两个电压电平(幅度)来传递信息:高电平和低电平。可以将高电平解释为逻辑1并且可以将低电平解释为逻辑0。该信号有时候被称为“不归零”(NRZ)数据信号传输。在NRZ信号传输中,一个符号在一个单位时间间隔(UI)中提供一个信息比特。 [0003] 多电平幅度信号传输使用多个(至少三个)不同的电压电平以代替仅使用两个电平。有时候被称为脉冲幅度调制(PAM)信号传输的该多电平幅度信号传输在每个符号中传送多于一个信息比特。因此,对于相同的符号速率,PAM信号传输比NRZ信号传输提供更高的有效数据速率。 [0004] 不幸的是,如果改为实现PAM信号传输来代替NRZ信号传输,则收发器复杂度一般会增加。例如,通常在接收器的前端实现高速模数转换器(ADC)电路以数字化PAM信号。但是,该高速ADC电路一般需要相对大的区域来实现并且通常消耗大量功率。 发明内容[0005] 一个实施方式涉及一种用于在每个符号周期至少包括三个幅度电平的多电平幅度信号传输的接收器电路。该接收器电路包括峰值检测器、参考电压生成器和比较器电路。该峰值检测器被布置为检测该多电平幅度信号的峰值电压,并且该参考电压生成器使用该峰值电压来生成多个参考电压。该比较器电路使用该多个参考电压来检测该多电平幅度信号的幅度电平。 [0006] 另一个实施方式涉及一种用于接收在每个符号周期至少包括三个幅度电平的多电平幅度信号的方法。检测该多电平幅度信号的峰值电压,并且生成取决于该峰值电压的多个参考电压。将该多电平幅度信号与该多个参考电压进行比较以检测幅度电平。 [0007] 另一个实施方式涉及一种包括脉冲幅度调制接收器的集成电路。该接收器至少包括峰值检测器、参考电压生成器和比较器电路。该峰值检测器被布置为检测在每个符号周期至少包括三个幅度电平的发射脉冲幅度调制信号的峰值电压。该参考电压生成器被布置为生成取决于该峰值电压的多个参考电压。该比较器电路被布置为将该脉冲幅度调制信号与该多个参考电压进行比较以检测幅度电平。 [0009] 图1是根据本发明的一个实施方式的通信链路的高级示图。 [0010] 图2是用于描绘根据本发明的一个实施方式的PAM-3信号传输接收器的框图。 [0011] 图3描绘了可以由根据本发明的一个实施方式的接收器使用的参考电压生成器电路。 [0012] 图4描绘了可以由根据本发明的一个实施方式的三电平信号传输接收器使用的两路比较器电路。 [0013] 图5显示了可以由根据本发明的一个实施方式的接收器电路生成并且使用的示例性PAM-3信号和两个参考电平。 [0014] 图6是用于描绘根据本发明的一个实施方式的PAM-4信号传输接收器的框图。 [0015] 图7描绘了可以由根据本发明的一个实施方式的PAM-4信号传输接收器使用的三路比较器电路。 [0016] 图8显示了可以由根据本发明的一个实施方式的接收器电路生成并且使用的示例性PAM-4信号和三个参考电平。 [0017] 图9显示了可以由常规接收器电路使用的示例性PAM-4信号和7个参考电平。 [0018] 图10是根据本发明的一个实施方式的多电平幅度信号传输发射器的框图。 [0019] 图11A是根据本发明的一个实施方式的用于发射多电平幅度信号的方法的流程图。 [0020] 图11B是根据本发明的一个实施方式的用于接收多电平幅度信号的方法的流程图。 [0021] 图12是根据本发明的一个实施方式的可以被布置或配置为包括本文所公开的一个或多个电路的现场可编程门阵列的简化的部分框图。 [0022] 图13是根据本发明的一个实施方式可以采用多电平信号传输数据链路的示例性数字系统的框图。 具体实施方式[0023] 本公开提供了显著降低接收器复杂度的、用于PAM信号传输的创新的接收器架构。根据本发明的一个实施方式,该接收器架构自动地校准限幅(slicing)电压电平的数目以最小化所需要的采样器的数目。 [0024] 图1是根据本发明的一个实施方式的通信链路100的高级示图。如图1中所示,通信链路100一般性地包括发射器(TX)120、接收器(RX)140和用于在发射器与接收器之间传送信号的通信信道130。通信信道130可以包括一个或多个通道。 [0025] 与本公开相关地,通信链路100可以利用多电平信号传输来增加链路100的有效数据速率。该多电平信号传输使用三个或更多电压电平来传送信息。 [0026] 在PAM信号传输中,将信息编码到一系列信号脉冲的幅度中。PAM-M信号传输是指如下PAM信号传输,在该PAM信号传输中每个信号脉冲的幅度可以处于M个电压电平中的一个。例如在PAM-3信号传输中,每个信号脉冲的幅度可以处于3个电压电平之一,例如:-3伏特、0伏特或+3伏特。作为另一个示例,在PAM-4信号传输中,每个信号脉冲的幅度可以处于4个电压电平之一,例如:-3伏特、-1伏特、+1伏特或+3伏特。NRZ信号传输本质上是PAM-2信号传输。注意到,虽然下面详细描述了涉及PAM-3和PAM-4信号传输的实施方式,但是本文公开的接收器架构可以一般性地应用于PAM-M信号传输,其中M是3或更多。 [0027] 图2是用于描绘根据本发明的一个实施方式的PAM-3信号传输接收器200的框图。如图所示,接收器200可以包括接收器缓冲器(RX缓冲器)201、均衡器和自动增益控制(EQ+AGC)电路202、峰值检测器204、参考电压生成器(Vref生成器)206、两路比较器电路208、解码器210和串并转换器212。 [0028] RX缓冲器201可以被布置为接收已经基于通信信道130发射的PAM-3信号并且输出缓冲的PAM-3信号(RXI)。可以将该RXI信号输入到EQ+AGC电路202。在均衡并且调整该信号的增益之后,EQ+AGC电路202可以输出已均衡且增益已调整的PAM-3信号(RXO信号)。 [0029] 可以向峰值检测器204和两路比较器电路208输出RXO信号。峰值检测器204可以被布置为输出与RXO信号的峰值电压相对应的峰值电压(Vp)信号。可以例如使用可以被称为EYE监视器电路的片上信号质量监视电路来实现峰值检测器204。如图所示,可以向Vref生成器206和EQ+AGC电路202二者输出Vp信号。EQ+AGC电路202可以在它对于信号增益的调整中使用Vp信号。 [0030] Vref生成器206可以被布置为利用Vp信号来生成多个参考电压电平。在该情况下,可以由Vref生成器206生成两个参考电压电平。下文参照图3描述Vref生成器206的一个实施方式。 [0031] 两路比较器电路208可以被布置为使用来自Vref生成器206的参考电压电平作为用于PAM-3信号的限幅电平。可以从两路比较器电路208输出用于指示比较结果的两比特信号。下文参照图4描述两路比较器电路208的一个实施方式。 [0032] 可以由解码器210接收来自两路比较器电路208的两比特信号。解码器210可以被布置为解码该两比特信号,以便对来自发射器的串行二进制数据信号进行再生。可以由串并转换器212接收该串行二进制数据信号。串并转换器212可以被布置为将该串行二进制数据信号转换成并行二进制数据信号(被显示为数据[N:0])。 [0033] 与常规PAM信号接收器相反,图2中的接收器200在前端处不包括ADC电路。作为替代,使用峰值检测器204和Vref生成器206自动生成两个限幅电压电平,并且两路比较器电路208和解码器210用于对该信号进行解调和解码。 [0034] 图3描绘了可以由根据本发明的一个实施方式的接收器使用的参考电压生成器电路(Vref生成器)300。图3中的Vref生成器300可以用作图2中的接收器200的Vref生成器206。如图3中所示,Vref生成器300可以包括反相放大器电路,其中使用具有端到端阻抗R1的第一电阻器梯形电路302和具有端到端阻抗R2的第二电阻器梯形电路304以及运算放大器(OPA)电路306形成该反相放大器电路。 [0035] 第一电阻器梯形电路302可以被布置在峰值电压Vp输入与OPA306的负输入端子之间。第二电阻器梯形电路304可以被布置在OPA306的负输入端子与输出端子之间。OPA306的正输入端子可以被连接到共模电压Vcm。OPA306的输出端子可以提供输出电压信号Vo=-(R2/R1)Vp+Vcm(R1+R2)/R1。如果Vcm是零伏特(接地)并且R1=R2,则Vo=-Vp。 [0036] 第一电阻器梯形电路302可以包括多个串联电阻器元件R,并且可以从该梯形电路中的两个相邻电阻器元件R之间的节点获得第一(正)参考电压(Vrefp)。在接收器的配置期间可以可编程地选择该梯形电路中输出Vrefp的节点。在该情况下,由于OPA306的负端子被有效地驱动到Vcm,所以可以可编程地选择Vrefp的电压电平为在Vp与Vcm之间的范围中的电压电平。 [0037] 类似地,第二电阻器梯形电路304也可以包括多个串联电阻器元件R,并且可以从该梯形电路中的两个相邻电阻器元件R之间的节点获得第二(负)参考电压(Vrefn)。在接收器的配置期间可以可编程地选择该梯形电路中输出Vrefn的节点。在该情况下,由于OPA306的负端子被有效地驱动到Vcm,所以可以可编程地选择Vrefn的电压电平为在Vcm与Vo之间的范围中的电压电平。 [0038] 虽然图3中显示的示例性电阻器梯形电路每个都具有5个电阻器元件,但是电阻器元件的数目可以是任意数目。例如,在电阻器梯形电路中可以包括更多数目的电阻器元件,以增加可以可编程地选择的参考电压的粒度。此外,梯形电路中的电阻器元件的阻抗可以相同或者可以根据实现而改变。 [0039] 图4描绘了可以由根据本发明的一个实施方式的三电平信号传输接收器使用的两路比较器电路400。图4中的两路比较器电路400可以用作图2中的接收器200的两路比较器电路208。 [0040] 第一比较器402可以被布置为将RXO信号(来自EQ+AGC电路202的已均衡且增益已调整的PAM-3信号)中的每个符号与Vrefn信号(来自Vref生成器206的负参考电压)进行比较。第一比较器402的输出可以是取决于该比较的结果的第一码比特信号B<0>。例如,如果进行比较时ROX高于Vrefn则B<0>可以是高的(逻辑1),并且如果进行比较时ROX低于Vrefn则B<0>可以是低的(逻辑0)。 [0041] 第二比较器404可以被布置为将RXO信号中的每个符号与Vrefp信号(来自Vref生成器206的正参考电压)进行比较。第二比较器404的输出可以是取决于该比较的结果的第二码比特信号B<1>。例如,如果进行比较时ROX高于Vrefp则B<1>可以是高的(逻辑1),并且如果进行比较时ROX低于Vrefp则B<1>可以是低的(逻辑0)。 [0042] (包括B<0>和B<1>的)两比特码信号指示用于PAM-3信号中的每个符号的幅度电平。例如,如果B<0>和B<1>都低,则可以将幅度指示为处于低电平。如果B<0>和B<1>都高,则可以将幅度指示为处于高电平。最后,如果B<0>高并且B<1>低,则可以将幅度指示为处于中间电平。 [0043] 图5显示了可以由根据本发明的一个实施方式的接收器电路生成并且使用的示例性PAM-3信号(RXO)和两个参考电平(Vrefn和Vrefp)。由图可见,RXO信号可以在三个幅度电平之间转变:低于Vrefn的低电平、高于Vrefp的高电平以及在Vrefn和Vrefp之间的中间电平。 [0044] 图6是用于描绘根据本发明的一个实施方式的PAM-4信号传输接收器的框图。如图所示,接收器600可以包括接收器缓冲器(RX缓冲器)601、均衡器和自动增益控制(EQ+AGC)电路602、峰值检测器604、参考电压生成器(Vref生成器)606、三路比较器电路 608、解码器610和串并转换器612。 [0045] RX缓冲器601可以被布置为接收已经基于通信信道130发射的PAM-3信号并且输出缓冲的PAM-3信号(RXI)。可以将该RXI信号输入到EQ+AGC电路602。在均衡并且调整该信号的增益之后,EQ+AGC电路602可以输出已均衡且增益已调整的PAM-3信号(RXO信号)。 [0046] 可以向峰值检测器604和三路比较器电路608输出RXO信号。峰值检测器604可以被布置为输出与RXO信号的峰值电压相对应的峰值电压(Vp)信号。可以例如使用EYE监视器电路来实现峰值检测器604。如图所示,可以向Vref生成器606和EQ+AGC电路602二者输出Vp信号。EQ+AGC电路602可以在它对于信号增益的调整中使用Vp信号。 [0047] Vref生成器606可以被布置为利用Vp信号来生成多个参考电压电平。在该情况下,可以由Vref生成器606生成两个参考电压电平。上文参照图3描述了Vref生成器606的一个实施方式。 [0048] 三路比较器电路608可以被布置为使用来自Vref生成器606的两个参考电压电平和共模电压电平(Vcm)作为用于PAM-4信号的限幅电平。可以从三路比较器电路608输出用于指示比较结果的三比特信号。下文参照图7描述三路比较器电路608的一个实施方式。 [0049] 可以由解码器610接收来自三路比较器电路608的三比特信号。解码器610可以被布置为解码该三比特信号,以便对来自发射器的串行二进制数据信号进行再生。可以由串并转换器612接收该串行二进制数据信号。串并转换器612可以被布置为将该串行二进制数据信号转换成并行二进制数据信号(被显示为数据[N:0])。 [0050] 与常规PAM信号接收器相反,图6中的接收器600在前端处不包括ADC电路。作为替代,使用峰值检测器604和Vref生成器606自动生成三个限幅电压电平,并且三路比较器电路608和解码器610用于对该信号进行解调和解码。 [0051] 图7描绘了可以由根据本发明的一个实施方式的PAM-4信号传输接收器使用的三路比较器电路700。图7中的三路比较器电路700可以用作图6中的接收器600的三路比较器电路608。 [0052] 第一比较器702可以被布置为将RXO信号(来自EQ+AGC电路602的已均衡且增益已调整的PAM-4信号)中的每个符号与Vrefn信号(来自Vref生成器606的负参考电压)进行比较。第一比较器702的输出可以是取决于该比较的结果的第一码比特信号B<0>。例如,如果进行比较时ROX高于Vrefn则B<0>可以是高的(逻辑1),并且如果进行比较时ROX低于Vrefn则B<0>可以是低的(逻辑0)。 [0053] 第二比较器704可以被布置为将RXO信号中的每个符号与Vcm信号(公共模式电压)进行比较。第二比较器704的输出可以是取决于该比较的结果的第二码比特信号B<1>。例如,如果进行比较时ROX高于Vcm则B<1>可以是高的(逻辑1),并且如果进行比较时ROX低于Vcm则B<1>可以是低(逻辑0)。 [0054] 第三比较器706可以被布置为将RXO信号中的每个符号与Vrefp信号(来自Vref生成器606的正参考电压)进行比较。第三比较器706的输出可以是取决于该比较的结果的第三码比特信号B<2>。例如,如果进行比较时ROX高于Vrefp则B<2>可以是高的(逻辑1),并且如果进行比较时ROX低于Vrefp则B<2>可以是低的(逻辑0)。 [0055] (包括B<0>、B<1>和B<2>的)三比特码信号指示用于PAM-4信号中的每个符号的幅度电平。例如,如果B<0>低,则可以将幅度指示为处于最低电平,而如果B<2>高,则可以将幅度指示为处于最高电平。否则,如果B<0>高并且B<2>低,则如果B<1>低则可以将幅度指示为处于次最低电平,并且如果B<1>高则可以将幅度指示为处于次最高电平。 [0056] 图8显示了可以由根据本发明的一个实施方式的接收器电路生成并且使用的示例性PAM-4信号和三个参考电平。由图可见,RXO信号可以在四个幅度电平之间转变:低于Vrefn的最低电平、高于Vrefn并且低于Vcm的次最低电平、高于Vcm并且低于Vrefp的次最高电平以及高于Vrefp的最高电平。 [0057] 相反,图9显示了可以由常规接收器电路使用的示例性PAM-4信号和7个参考电平(comp1到comp7)。对于常规接收器而言,不能自动校准参考电平以对PAM-4信号进行限幅。如此,需要更多数目的比较器来确保参考电平能够在PAM-4信号的不同电平之间进行正确地区分。 [0058] 根据本发明的一个实施方式,图10是多电平幅度信号传输发射器1000的框图,而图11A显示了用于发射多电平幅度信号的方法的流程图。如图10中所示,发射器1000可以包括串行化器1002、编码器1004和驱动器1006。串行化器1002接收将要在通信信道130上向接收器140发射的并行数据信号(数据[N:0])。串行化器1002串行化1102该并行数据信号,以生成向编码器1004输出的串行数据信号。编码器1004可以被布置为编码1104该串行数据信号以便生成多个码比特信号。驱动器1006可以被布置为基于码比特信号生成1106多电平幅度信号,并且经由通信信道130向接收器140发射1108该多电平幅度信号。 [0059] 在图11B中显示了根据本发明的一个实施方式的用于接收1150多电平幅度信号的方法。如图所示,可以接收多电平幅度信号,并且可以检测1154该信号的峰值电平。使用该多电平幅度信号的峰值电平,可以生成1156多个参考电平。 [0060] 根据本发明的实施方式,可以使得参考电平被自动校准的方式生成1156参考电平。该校准使得可以鲁棒的方式将该多电平幅度信号限幅成不同的电平。可以通过峰值电压的检测并且通过使用之前已经被编程为生成适用于正被接收的具体多电平幅度信号的限幅电压的参考电压生成器,自动实现该校准。 [0061] 然后可以使用参考电平,将多电平幅度信号转换成1158多个码比特信号,并且可以解码1160该多个码比特信号以生成串行数据信号。最后,可以对该串行数据信号进行串并转换1162,以对发射的并行数据信号进行再生。 [0062] 图12是根据本发明的一个实施方式的可以被布置或配置为包括本文所公开的一个或多个电路的现场可编程门阵列(FPGA)的简化的部分框图。应该理解,可以在包括FPGA、可编程逻辑器件(PLD)、复杂可编程逻辑器件(CPLD)、可编程逻辑阵列(PLA)、数字信号处理器(DSP)和专用集成电路(ASIC)的多种类型的集成电路中使用本发明的实施方式。 [0063] FPGA10在它的“内核”中包括可以由长度和速度不同的列和行互连导体的网络来互连的可编程逻辑阵列块(或LAB)12的二维阵列。LAB12包括多个(例如10个)逻辑元件(或LE)。LE是用于提供用户定义的逻辑功能的有效实现的可编程逻辑块。FPGA具有很多可以被配置为实现各种组合和顺序功能的逻辑元件。逻辑元件可以访问可编程互连结构。可编程互连结构可以被编程为以几乎任何希望的配置而互连逻辑元件。 [0064] FPGA10还可以包括分布式存储器结构,该分布式存储器结构包括在整个阵列上提供的大小不同的随机访问存储器(RAM)块。 [0065] RAM块包括例如块14、块16和块18。这些存储器块还可以包括移位寄存器和FIFO缓冲器。FPGA10还可以包括可以实现例如具有加法和减法特征的乘法器的数字信号处理器(DSP)块20。 [0066] 在该示例中,位于该芯片的外围周围的输入/输出元件(IOE)22支持很多单端和差分输入/输出标准。每个IOE22被耦合到FPGA10的外部端子(即引脚)。收发器(TX/RX)信道阵列可以如图所示例如被布置为每个TX/RX信道电路30被耦合到多个LAB。TX/RX信道电路30可以包括本文所述的接收器电路和其他电路。 [0067] 应该理解,本文仅为了说明的目的描述了FPGA10,并且可以用许多不同类型的PLD、FPGA和ASIC实现本发明。 [0068] 图13是根据本发明的一个实施方式可以采用多电平信号传输的示例性数字系统50的框图。如图所示,系统50可以包括FPGA作为多个组件中的一个。 [0069] 系统50可以是例如已编程的数字计算机系统、数字信号处理系统、专用数字交换网络或其他处理系统。系统50可以被设计为用于各种各样的应用,如电信系统、汽车系统、控制系统、消费电子、个人计算机、因特网通信和联网等等。此外,可以在单个板上、多个板上或者多个包装(enclosure)中提供系统50。 [0070] 如图所示,系统50包括由一个或多个总线互连在一起的处理单元52、存储器单元54和输入/输出(I/O)单元56。根据该示例性实施方式,FPGA58被嵌入到处理单元52中。 FPGA58可以用于系统50中的许多不同目的。FPGA58可以例如是处理单元52的逻辑结构块,用于支持它的内部和外部操作。FPGA58被编程为实现执行它在系统操作中的具体角色所必须的逻辑功能。可以通过连接60将FPGA58特别地耦合到存储器54并且通过连接62将FPGA58特别地耦合到I/O单元56。 [0071] 处理单元52可以将数据导向用于处理或存储的合适的系统组件,执行存储器54中存储的程序,经由I/O单元56接收并且发射数据或者其他类似的功能。处理单元52可以是中央处理单元(CPU)、微处理器、浮点协处理器、图形协处理器、硬件控制器、微控制器、被编程为用作控制器的现场可编程门阵列、网络控制器或任意类型的处理器或控制器。此外,在许多实施方式中,通常不需要CPU。 [0072] 例如,一个或多个FPGA58可以代替CPU来控制系统的逻辑操作。作为另一个示例,FPGA58作为可以根据需要而重编程以处理具体计算任务的可重配处理器。可替换地,FPGA58自身可以包括嵌入式微处理器。存储器单元54可以是随机访问存储器(RAM)、只读存储器(ROM)、硬盘或软盘介质、闪存、磁带或任意其他存储装置或这些存储装置的任意组合。 [0073] 在以上描述中,给出了很多具体细节以提供对于本发明的实施方式的透彻理解。但是,本发明的所示实施方式的以上描述并非意图是穷举的或将本发明限制为所公开的精确形式。相关领域的熟练技术人员将认识到,在没有一个或多个该具体细节的情况下或者利用其他方法、组件等等也可以实施本发明。 [0074] 在其他实例中,没有显示或详细描述公知的结构或操作,以免模糊本发明的方面。虽然在这里为了说明的目的描述了本发明的具体实施方式和示例,但是如相关领域的熟练技术人员将认识到的,在本发明的范围中各种等效的修改是可行的。可以根据以上详细描述对本发明进行这些修改。 |