変調装置、および変調方法

本発明は、変調装置、および変調方法に関する。

従来、無線信号により通信を行う無線通信装置は、送信対象の信号の入力を受けると、搬送波となるローカル信号を直交変調回路を用いて直交変調することにより、ローカル信号を入力された送信対象の信号を示す変調信号に変換して送信する。直交変調を行う場合における変調方式は、QPSK(Quadrature Phase Shift Keying)、QAM(Quadrature Amplitude Modulation)などが用いられる。しかしながら、上述した直交変調回路では、素子の不完全性によりノイズとしてDCオフセットが発生して、変調信号にDCオフセットが加算されてしまう。

このため、例えば、変調信号を直交復調回路により直交復調してフィードバックするフィードバック回路を有し、フィードバック回路への変調信号の入力および非入力を切り替えることにより、直交変調回路のDCオフセットを算出する技術がある。(例えば、下記特許文献1参照)。また、変調信号を周波数変換回路を用いてIF信号に変換し、ADCを用いてディジタル変換してフィードバックさせることにより、直交変調回路のDCオフセットを算出する技術がある(例えば、下記特許文献2参照)。

特開平10−79693号公報

特開2002−77285号公報

しかしながら、上述した従来技術では、直交変調回路で発生したDCオフセットを精度よく検出することができず、変調信号のDCオフセットを精度良く補償することができない場合がある。

1つの側面では、本発明は、変調信号のDCオフセットを精度良く補償することを目的とする。

本発明の一側面によれば、ディジタルの信号を入力する入力部と、入力部によって入力された信号をアナログ変換する第1の変換部と、第1の変換部によって変換された信号を直交変調する変調部と、変調部によって直交変調された信号を出力する出力部と、周期的に変化する位相量でローカル信号を位相回転する移相部と、移相部によって位相回転されたローカル信号を用いて、変調部によって直交変調された信号を直交復調する復調部と、復調部によって直交復調された信号をディジタル変換する第2の変換部と、入力部によって入力された信号と第2の変換部によって変換された信号とを用いて、信号が入力部に入力されてから復調部に入力されるまでの間で信号に発生した直流オフセットの量を算出する算出部と、算出部によって算出された直流オフセットの量に基づいて、入力部と出力部との間で信号を補正する補正部と、を有する変調装置、および変調方法が提案される。

また、本発明の一側面によれば、ディジタルの信号を入力する入力部と、入力部によって入力された信号をアナログ変換する第1の変換部と、第1の変換部によって変換された信号を直交変調する変調部と、変調部によって直交変調された信号を出力する出力部と、変調部によって直交変調された信号を、周期的に変化する位相量で位相回転する移相部と、移相部によって位相回転された信号を直交復調する復調部と、復調部によって直交復調された信号をディジタル変換する第2の変換部と、入力部によって入力された信号と第2の変換部によって変換された信号とを用いて、信号が入力部に入力されてから移相部に入力されるまでの間で信号に発生した直流オフセットの量を算出する算出部と、算出部によって算出された直流オフセットの量に基づいて、入力部と出力部との間で信号を補正する補正部と、を有する変調装置、および変調方法が提案される。

本発明の一態様によれば、変調信号のDCオフセットを精度良く補償することができるという効果を奏する。

図1は、実施の形態にかかる変調装置100のベースバンドモデルを示す説明図である。

図2は、変調装置100の機能的構成を示すブロック図である。

図3は、変調装置100の第1の実施例を示す説明図である。

図4は、第1の実施例における信号の補正を示す説明図である。

図5は、変調装置100の第2の実施例を示す説明図である。

図6は、変調装置100の第3の実施例を示す説明図である。

図7は、第3の実施例における信号の補正を示す説明図である。

図8は、変調装置100の第4の実施例を示す説明図である。

図9は、変調装置100の第5の実施例を示す説明図である。

図10は、第5の実施例における信号の補正を示す説明図である。

図11は、変調装置100の第6の実施例を示す説明図である。

図12は、変調装置100の第7の実施例を示す説明図である。

図13は、第7の実施例における信号の補正を示す説明図である。

図14は、変調装置100の第8の実施例を示す説明図である。

以下に添付図面を参照して、本発明にかかる変調装置、および変調方法の実施の形態を詳細に説明する。

(実施の形態にかかる変調装置100のベースバンドモデル) 図1は、実施の形態にかかる変調装置100のベースバンドモデルを示す説明図である。変調装置100は、入力されたディジタルの信号をアナログ変換して直交変調して送信する装置である。図1の例では、ディジタルの信号とは、例えば、実数部と虚数部とを有する複素数表現された信号である。また、変調装置100は、送信する信号を、直交復調してディジタル変換してフィードバックする。

図1において、変調装置100は、例えば、送信側の回路として、DACと、QMODと、を有する。また、変調装置100は、例えば、フィードバック側の回路として、第1の複素乗算器と、ADCと、QDEMと、第2の複素乗算器と、を有する。

DAC(Digital to Analog Converter)は、信号をアナログ変換する回路である。QMOD(Quadrature Modulator)は、信号を直交変調する回路である。

第1の複素乗算器は、信号を周期的に変化する移相量で位相回転する回路である。ADC(Analog to Digital Converter)は、信号をディジタル変換する回路である。QDEM(Quadrature Demodulator)は、信号を直交復調する回路である。第2の複素乗算器は、第1の複素乗算器とは逆方向に、第1の複素乗算器と同一の移相量で、信号を位相回転する回路である。

図1において、送信側の回路では、送信対象になるディジタルの信号xは、DACに入力され、DACによってアナログ変換される。次に、DACによってアナログ変換された信号xは、QMODに入力され、QMODによって直交変調される。DACおよびQMODによって処理された際に、信号xに、DACおよびQMODにおいて発生したDCオフセットbが加算される。

ここで、DCオフセットとは、例えば、直流成分のノイズであって、DAC、QMOD、QDEM、およびADCなどの回路に含まれる回路素子の製造ばらつきや経年劣化などによって実際の回路特性が理想特性からずれることにより生じるノイズである。以下の説明では、DACおよびQDEMにおいて発生したDCオフセットを合わせて「変調部オフセットb」と表記する場合がある。

換言すれば、送信側の回路では、ディジタルの信号xは、符号101に示すようにアナログ変換され、符号102に示すように変調部オフセットbが加算されて、変調信号x+bになって、送信されるとともに、フィードバック側の回路に入力される。

図1において、フィードバック側の回路では、変調信号x+bは、第1の複素乗算器に入力され、第1の複素乗算器によってθ(t)で位相回転される。ここで、θ(t)とは、例えば、角速度wと時間tとを乗算したwtで表現される。次に、第1の複素乗算器によって位相回転された信号(x+b)×exp(θ(t))は、QDEMに入力され、QDEMによって直交復調される。そして、QDEMによって直交復調された信号(x+b)×exp(θ(t))は、ADCに入力され、ADCによってディジタル変換される。

QDEMおよびADCによって処理された際に、信号(x+b)×exp(θ(t))に、QDEMおよびADCにおいて発生したDCオフセットcが加算される。以下の説明では、QMODおよびADCにおいて発生したDCオフセットを合わせて「復調部オフセットc」と表記する場合がある。次に、復調部オフセットcが加算された信号(x+b)×exp(θ(t))+cは、第2の複素乗算器に入力され、第2の複素乗算器によってθ(t)^*だけ位相回転される。^*は、コンジュゲート(複素共役)を示す記号である。

換言すれば、フィードバック側の回路では、変調信号x+bは、符号103に示すように、符号104のθ(t)で位相回転する信号を用いて、位相回転される。また、変調信号x+bは、符号105に示すように復調部オフセットcが加算され、符号106に示すようにディジタル変換される。また、変調信号x+bは、符号107に示すように、符号104のθ(t)で位相回転する信号を用いて、符号103とは逆方向に位相回転される。結果として、変調信号x+bは、フィードバック信号y={(x+b)×exp(θ(t))+c}×exp(θ(t))^*=x+b+c×exp(θ(t))^*になり、フィードバックされる。

このように、フィードバック側の回路において、送信される信号x+bを、直交復調する前後で、位相回転しながらフィードバックすることにより、フィードバック信号y=x+b+c×exp(θ(t))^*が得られる。フィードバック信号yにおいて、送信側の回路において発生した変調部オフセットbと、フィードバック側の回路において発生した復調部オフセットcと、は各々、周波数が異なる要素になる。

そのため、変調装置100は、各々の周波数が異なる要素であることに基づいて、送信側の回路において発生した変調部オフセットbと、フィードバック側の回路において発生した復調部オフセットcと、を分離して、変調部オフセットbを特定することができる。そして、変調装置100は、特定した変調部オフセットbを、変調部オフセットbの補償値b’として、送信側の回路に入力し、送信側の回路において、変調信号x+bから補償値b’を減算して、変調部オフセットbを除去する。これにより、変調装置100は、変調部オフセットが除去された、精度のよい変調信号を送信することができる。

(変調装置100の機能的構成例) 次に、図2を用いて、変調装置100の機能的構成例について説明する。

図2は、変調装置100の機能的構成を示すブロック図である。変調装置100は、入力部201と、第1の変換部202と、変調部203と、増幅部204と、出力部205と、第1の移相部206と、復調部207と、第2の変換部208と、第2の移相部209と、算出部210と、補正部211と、を含む。

<送信側の機能の一例> まずは、変調装置100の送信側の機能の一例について説明する。入力部201は、ディジタルの信号を入力する。ディジタルの信号とは、例えば、送信対象の情報を示す2つのベースバンド信号を含む。2つのベースバンド信号とは、例えば、送信対象の情報の実数部を示すI(In−phase)信号と、送信対象の情報の虚数部を示すQ(Quadrature−phase)信号と、である。以下の説明では、2つのベースバンド信号を合わせて「1つの複素数表現された信号」として表現する場合がある。これにより、第1の変換部202は、入力部201によって入力された信号をアナログ変換することができる。

第1の変換部202は、入力部201によって入力された信号をアナログ変換する。第1の変換部202は、例えば、DACにより、入力部201によって入力されたI信号とQ信号とを各々、アナログ変換する。ここで、入力部201によって入力されたI信号とQ信号とは、第1の変換部202において発生したDCオフセットが加算される。これにより、変調部203は、第1の変換部202によってアナログ変換された信号を直交変調することができる。

変調部203は、第1の変換部202によって変換された信号を直交変調する。変調部203は、例えば、QMODにより、直交する2つの搬送波を直交変調して、第1の変換部202によって変換されたI信号とQ信号とを示す1つの変調波を生成する。これにより、変調部203は、アンテナから送信する変調波を生成することができる。

増幅部204は、変調部203によって直交変調された信号を増幅する。増幅部204は、例えば、アンプリファイアにより、変調部203によって直交変調された変調波を増幅する。増幅部204は、アンテナから送信する変調波を増幅することができる。

出力部205は、変調部203によって直交変調された信号を出力する。出力部205は、例えば、アンテナにより、変調部203によって直交変調された変調波を送信する。また、出力部205は、増幅部204によって増幅された信号を出力してもよい。出力部205は、例えば、アンテナにより、増幅部204によって増幅された変調波を送信する。これにより、変調装置100は、信号を送信することができる。

<フィードバック側の機能の一例> 次に、フィードバック側の機能の第1の例について説明する。第1の移相部206は、周期的に変化する位相量でローカル信号を位相回転する。第1の移相部206は、例えば、複素乗算器により、搬送波となるローカル信号を位相回転する。これにより、復調部207は、変調波を位相回転することができる。

この場合、復調部207は、第1の移相部206によって位相回転されたローカル信号を用いて、変調部203によって直交変調された信号を直交復調する。復調部207は、例えば、QDEMにより、位相回転された搬送波を用いて、変調波を復調することにより、位相回転された直交する2つの信号を生成する。また、復調部207は、増幅部204によって増幅された信号を直交復調してもよい。これにより、第2の変換部208は、復調部207によって生成された2つの信号をディジタル変換することができる。

また、第1の移相部206は、変調部203によって直交変調された信号を、周期的に変化する位相量で位相回転してもよい。第1の移相部206は、例えば、複素乗算器により、変調波を位相回転する。また、第1の移相部206は、増幅部204によって増幅された信号を、周期的に変化する移相量で位相回転してもよい。これにより、第1の移相部206は、変調波を位相回転することができる。

この場合、復調部207は、第1の移相部206によって位相回転された信号を直交復調する。復調部207は、例えば、QDEMにより、変調波を直交復調することにより、直交する2つの信号を生成する。これにより、第2の変換部208は、復調部207によって生成された2つの信号をディジタル変換することができる。

第2の変換部208は、復調部207によって直交復調された信号をディジタル変換する。第2の変換部208は、例えば、ADCにより、復調部207によって生成された2つの信号を、各々ディジタル変換する。これにより、第2の移相部209は、第2の変換部208によってディジタル変換された信号を位相回転することができる。

第2の移相部209は、第2の変換部208によって変換された信号を、第1の移相部206による位相回転の方向とは逆方向に位相量で位相回転する。第2の移相部209は、例えば、複素乗算器により、第1の移相部206による位相回転の方向とは逆方向に、第1の移相部206による位相回転の移相量と同一の移相量で、位相回転する。これにより、第2の移相部209は、変調部オフセットbと復調部オフセットcとを、異なる周波数の要素にすることができる。

算出部210は、入力部201によって入力された信号と第2の変換部208によって変換された信号とを用いて、信号が入力部201に入力されてから復調部207に入力されるまでの間で信号に発生した直流オフセットの量を算出する。また、算出部210は、入力部201によって入力された信号と第2の移相部209によって位相回転された信号とを用いて、信号が入力部201に入力されてから復調部207に入力されるまでの間で信号に発生した直流オフセットの量を算出してもよい。

また、算出部210は、入力部201によって入力された信号と第2の変換部208によって変換された信号とを用いて、信号が入力部201に入力されてから移相部に入力されるまでの間で信号に発生した直流オフセットの量を算出してもよい。また、算出部210は、入力部201によって入力された信号と第2の移相部209によって位相回転された信号とを用いて、信号が入力部201に入力されてから第1の移相部206に入力されるまでの間で信号に発生した直流オフセットの量を算出してもよい。

算出部210は、例えば、入力部201によって入力された信号と、信号が入力部201に入力されてから復調部207に入力されるまでの間で信号に発生した直流オフセットと、信号が復調部207に入力されてから算出部210に入力されるまでの間で信号に発生した直流オフセットと、第2の変換部208によって変換された信号と、の関係を示す情報を取得する。次に、算出部210は、複数の時点で取得した入力部201によって入力された信号の値と、複数の時点で取得した第2の変換部208によって変換された信号の値と、を取得する。そして、算出部210は、取得した情報と、取得した信号の値と、を用いて、信号が入力部201に入力されてから復調部207に入力されるまでの間で信号に発生した直流オフセットの量を算出する。

また、算出部210は、例えば、位相量の変化の周期の倍数分の期間における、入力部201によって入力された信号と第2の変換部208によって変換された信号との差分の積分結果を倍数分の期間で除算して得られる値を算出してもよい。これにより、算出部210は、信号が入力部201に入力されてから復調部207に入力されるまでの間で信号に発生した直流オフセットの量を算出する。

また、算出部210は、入力部201によって入力された信号と第2の変換部208によって変換された信号とを用いて、信号が入力部201に入力されてから復調部207に入力されるまでの間で信号に発生した直流オフセットの量を算出してもよい。さらに、算出部210は、入力部201によって入力された信号と第2の変換部208によって変換された信号とを用いて、増幅部204において信号に発生する歪に応じた補正係数とを算出してもよい。算出部210は、例えば、FPGAにより、その機能を実現する。

補正部211は、算出部210によって算出された直流オフセットの量に基づいて、入力部201と出力部205との間で信号を補正する。補正部211は、例えば、減算器により、入力部201に入力される信号から、算出部210によって算出された直流オフセットの量を減算することにより、入力部201に入力される信号を補正する。

また、補正部211は、算出部210によって算出された直流オフセットの量と補正係数とに基づいて、入力部201と出力部205との間で信号を補正してもよい。補正部211は、例えば、DPDおよび減算器により、入力部201に入力される信号を補正する。これにより、補正部211は、出力部205に精度の良い信号を出力させることができる。

また、フィードバック側の機能の第2の例について説明する。第2の例において、第2の変換部208と第2の移相部209と補正部211との動作は、上述した第1の例と同様であるため、説明を省略する。

第1の移相部206は、変調部203によって直交変調された信号を、周期的に変化する位相量で位相回転してもよい。第1の移相部206は、例えば、複素乗算器により、変調波を位相回転する。また、第1の移相部206は、増幅部204によって増幅された信号を、周期的に変化する移相量で位相回転してもよい。これにより、第1の移相部206は、変調波を位相回転することができる。

復調部207は、第1の移相部206によって位相回転された信号を直交復調する。復調部207は、例えば、QDEMにより、変調波を直交復調することにより、直交する2つの信号を生成する。これにより、第2の変換部208は、復調部207によって生成された2つの信号をディジタル変換することができる。

算出部210は、入力部201によって入力された信号と、信号が入力部201に入力されてから第1の移相部206に入力されるまでの間で信号に発生した直流オフセットと、信号が第1の移相部206に入力されてから算出部210に入力されるまでの間で信号に発生した直流オフセットと、第2の変換部208によって変換された信号と、の関係を示す情報と、複数の時点で取得した入力部201によって入力された信号の値と、複数の時点で取得した第2の変換部208によって変換された信号の値とを用いて、信号が入力部201に入力されてから第1の移相部206に入力されるまでの間で信号に発生した直流オフセットの量を算出する。

また、算出部210は、位相量の変化の周期の倍数分の期間における、入力部201によって入力された信号と第2の変換部208によって変換された信号との差分の積分結果を倍数分の期間で除算して得られる値を算出することにより、信号が入力部201に入力されてから第1の移相部206に入力されるまでの間で信号に発生した直流オフセットの量を算出してもよい。

また、算出部210は、入力部201によって入力された信号と第2の変換部208によって変換された信号とを用いて、信号が入力部201に入力されてから第1の移相部206に入力されるまでの間で信号に発生した直流オフセットの量と増幅部204において信号に発生する歪に応じた補正係数とを算出してもよい。

(変調装置100の第1の実施例) 図3は、変調装置100の第1の実施例を示す説明図である。図3に示すように、変調装置100は、2つの減算器301と、DAC302と、QMOD303と、第1の発振器304と、増幅器305と、アナログEPS306と、第2の発振器307と、QDEM308と、ADC309と、ディジタルEPS310と、DCオフセット検出部311と、を有する。以下の説明では、I信号とQ信号とのうちのI信号の処理の流れについて説明する。Q信号の処理の流れは、I信号の処理の流れと同様のため説明を省略する。

2つの減算器301の各々は、2入力1出力の回路であり、一方の入力信号から他方の入力信号を減算した減算結果を、出力信号として出力する回路である。図3の例では、一方の減算器301には、送信対象となるディジタルの信号であるI信号を入力する信号線と、DCオフセット検出部311からのI信号を補正するための信号を入力する信号線と、DAC302に信号を出力する信号線と、が接続される。また、他方の減算器301には、送信対象となるディジタルの信号であるQ信号を入力する信号線と、DCオフセット検出部311からのQ信号を補正するための信号を入力する信号線と、DAC302に信号を出力する信号線と、が接続される。図3において、減算器301は、入力された送信対象となるI信号xから、DCオフセット検出部311から入力された変調部オフセットbの補償値b’を減算し、DAC302に減算結果u=x−b’を出力する。

DAC302は、2入力2出力の回路であり、入力信号である2つのディジタルの信号の各々をアナログ変換して、2つの出力信号として出力する回路である。図3の例では、DAC302には、減算器301からの2つのディジタルの信号を入力する信号線と、QMOD303に2つの信号を出力する信号線と、が接続される。図3において、DAC302は、入力されたディジタルの信号uをアナログ変換して、QMOD303に出力する。以下の説明では、アナログ変換された信号も、ディジタルの信号と同様に「u」と表記する場合がある。

QMOD303は、3入力1出力の回路であり、2つの入力信号であるアナログの信号を、残りの入力信号であるローカル信号を用いて直交変調して、出力信号として出力する回路である。図3の例では、QMOD303には、DAC302からの2つのアナログの信号の各々を入力する2つの信号線と、第1の発振器304からのローカル信号を入力する信号線と、増幅器305に信号を出力する信号線と、が接続される。図3において、QMOD303は、入力された信号uを、第1の発振器304のローカル信号を用いて直交変調して、増幅器305に出力する。信号uは、DAC302とQMOD303とを経由したことにより、変調部オフセットbが加算され、信号u+bになる。

第1の発振器304は、1出力の回路であり、ローカル信号を出力信号として出力する回路である。図3の例では、第1の発振器304には、QMOD303にローカル信号を出力する信号線と、アナログEPS306にローカル信号を出力する信号線と、が接続される。図3において、第1の発振器304は、1出力のローカル信号を分岐してQMOD303とアナログEPS306とに出力する。

増幅器305は、1入力1出力の回路であり、入力信号であるアナログの信号を増幅して、出力信号として出力する回路である。図3の例では、増幅器305には、第1の発振器304からのアナログの信号を入力する信号線と、QDEM308に信号を出力する信号線と、アンテナに信号を出力する信号線と、が接続される。図3において、増幅器305は、直交変調された信号を増幅した1出力の信号を、分岐してQDEM308に出力するとともに、アンテナに出力する。ここでは、簡単のため、増幅器305は、信号を1倍に増幅したとする。

アナログEPS306は、2入力1出力の回路であり、一方の入力信号であるローカル信号を、他方の入力信号である周期的に変化する移相量で位相回転する信号を用いて位相回転し、出力信号として出力する回路である。以下の説明では、周期的に変化する移相量で位相回転する信号を「移相信号」と表記する場合がある。図3の例では、アナログEPS306には、第1の発振器304からのローカル信号を入力する信号線と、第2の発振器307からの移相信号を入力する信号線と、QDEM308に信号を出力する信号線と、が接続される。図3において、アナログEPS306は、第1の発振器304からのローカル信号を、移相信号を用いて位相回転して、QDEM308に出力する。

第2の発振器307は、1出力の回路であって、移相信号を出力信号として出力する回路である。図3の例では、第2の発振器307には、アナログEPS306に移相信号を出力する信号線と、ディジタルEPS310に移相信号を出力する信号線と、が接続される。図3において、第2の発振器307は、1出力の移相信号を、分岐してアナログEPS306に出力するとともに、ディジタルEPS310に出力する。

QDEM308は、2入力2出力の回路であって、一方の入力信号であるアナログの信号を、他方の入力信号である移相信号により位相回転されたローカル信号を用いて直交復調して、出力信号として出力する回路である。図3の例では、QDEM308には、増幅器305からの信号を入力する信号線と、アナログEPS306からの信号を入力する信号線と、ADC309に信号を出力する信号線と、が接続される。図3において、QDEM308は、増幅器305からのアナログの信号を、アナログEPS306からの信号を用いて直交復調して、ADC309に信号(u+b)*EXP(jwt)を出力する。

ADC309は、2入力2出力の回路であって、入力信号である2つのアナログの信号の各々をディジタル変換して、2つの出力信号として出力する回路である。図3の例では、ADC309には、QDEM308からの2つの信号を入力する信号線と、ディジタルEPS310に信号を出力する信号線と、が接続される。図3において、ADC309は、入力されたQDEM308からの信号(u+b)*EXP(jwt)をディジタル変換して、ディジタルEPS310に出力する。信号(u+b)*EXP(jwt)は、QDEM308とADC309とを経由したことにより、復調部オフセットcが加算され、信号(u+b)*EXP(jwt)+cになる。

ディジタルEPS310は、3入力2出力の回路であって、入力信号である2つの信号を、残りの入力信号である移相信号を用いて位相回転して、出力信号として出力する回路である。図3の例では、ディジタルEPS310には、ADC309からの2つの信号を入力する信号線と、第2の発振器307からの移相信号を入力する信号線と、DCオフセット検出部311に信号を出力する信号線と、が接続される。図3において、ディジタルEPS310は、入力された2つの信号の各々を、第2の発振器307からの移相信号を用いて、アナログEPS306による位相回転と同一の移相量で、アナログEPS306による位相回転と逆方向に位相回転する。そして、ディジタルEPS310は、位相回転した信号(u+b)+c*EXP(jwt)^*を、フィードバック信号yとしてDCオフセット検出部311に出力する。

DCオフセット検出部311は、4入力2出力の回路であって、入力信号である2つのフィードバック信号と、入力信号である送信対象となるディジタルの2つの信号と、を用いて、変調部オフセットbの補償値b’の信号を出力する回路である。図3の例では、DCオフセット検出部311には、ディジタルEPS310からの2つのフィードバック信号を入力する信号線と、送信対象となるディジタルの2つの信号を入力する信号線と、信号を減算器301に出力する信号線と、が接続される。図3において、DCオフセット検出部311は、図4を用いて後述するように、送信対象となるディジタルの2つの信号の各々を補正するための変調部オフセットbの補償値b’の信号を生成して、2つの減算器301の各々に出力する。

これにより、DCオフセット検出部311が変調部オフセットbと同一の値になる補償値b’を減算器301に入力することにより、増幅器305に入力される信号は、信号u+b=u−b’+b≒uとなる。したがって、変調装置100は、増幅器305によって増幅されて送信される信号から変調部オフセットbを除去して、精度の良い信号を送信することができる。

(第1の実施例における信号の補正) 図4は、第1の実施例における信号の補正を示す説明図である。図4は、図3の回路において、信号x_iがフィードバック信号y_iになるまでの流れを示す。

図3の回路では、信号x_iは、符号401に示すように変調部オフセットbの補償値b’が減算され、符号402に示すように変調部オフセットbが加算される。また、信号x_iは、符号403に示すように符号404に示す移相信号を用いて位相回転され、符号405に示すように復調部オフセットcが加算される。また、信号x_iは、符号406に示すように符号404に示す移相信号を用いて符号403に示した場合とは逆方向に位相回転される。

結果として、信号x_iは、フィードバック信号y_iとしてフィードバックされる。ここで、信号u_i=x_i−b’とする。したがって、図3の回路において、信号u_iから理論的に算出されるフィードバック信号y_iと、実際に計測されたフィードバック信号y_iと、の誤差ε_iは、下記式(1)により表現される。ここで、iは、1〜nの自然数である。aは、増幅器305による信号u_iの増幅度合いを示す係数である。bは、変調部オフセットを示す。cは、復調部オフセットを示す。e^-jwtは、位相回転を示す。

DCオフセット検出部311は、e^-jwtの1周期分の期間lにおける信号x_iとフィードバック信号y_iとを用いて、上記式(1)に最小二乗法を適用することにより、変調部オフセットbの補償値b’の信号を生成する。ここで、DCオフセット検出部311は、上記式(1)に最小二乗法を適用して、下記式(2)の誤差ε_iが最も小さくなる場合の係数「a」、係数「b」、および係数「c」を算出する。

上記式(2)の誤差ε_iが最も小さくなる場合とは、上記式(2)を微分した数式である下記式(3)〜(5)が0になる場合である。

上記式(3)〜(5)を行列表記すると、下記式(6)になる。

上記式(6)を変形すると、下記式(7)になる。

ここで、DCオフセット検出部311は、1周期分の期間lにおける送信対象であるディジタルの信号x_iから算出される信号u_iと、1周期分の期間lにおけるフィードバック信号y_iと、を上記式(7)に代入することにより、変調部オフセットbを算出する。そして、DCオフセット検出部311は、算出した変調部オフセットbを、変調部オフセットbの補償値b’として、減算器301に出力する。

DCオフセット検出部311は、算出した変調部オフセットbが増幅器305によって増幅された値である場合には、変調部オフセットbを増幅器305の増幅度合いaで除算した値を、補償値b’として出力してもよい。

また、図3の回路において、信号u_iから理論的に算出されるフィードバック信号y_iと、実際に計測されたフィードバック信号y_iと、の誤差ε_iは、下記式(8)により表現される。したがって、DCオフセット検出部311は、e^-jwtの1周期分の期間lにおける信号x_iから算出される信号u_iと、1周期分の期間lにおけるフィードバック信号y_iとを用いて、積分演算によって変調部オフセットbを算出してもよい。

上記式(8)を積分すると、下記式(9)になる。

上記式(9)を展開すると、下記式(10)になる。

上記式(10)を、下記式(11)〜(13)を用いて置き換えると、下記式(14)になる。

ここで、DCオフセット検出部311は、上記式(14)に最小二乗法を適用して、下記式(15)の誤差E_iが最も小さくなる場合の係数「a」、および係数「b」を算出する。

上記式(15)の誤差が最も小さくなる場合とは、上記式(15)を微分した数式である下記式(16),(17)が0になる場合である。

上記式(16),(17)を、行列表記すると下記式(18)になる。

上記式(18)を変形すると下記式(19)になる。

ここで、DCオフセット検出部311は、送信対象であるディジタルの信号u_iと、入力されたフィードバック信号y_iと、を上記式(19)に代入することにより、変調部オフセットbを算出する。そして、DCオフセット検出部311は、算出した変調部オフセットbを、変調部オフセットbの補償値b’として、減算器301に出力する。

(変調装置100の第2の実施例) 図5は、変調装置100の第2の実施例を示す説明図である。図5に示すように、変調装置100は、図3と同様に、2つの減算器501と、DAC502と、QMOD503と、第1の発振器504と、増幅器505と、アナログEPS506と、第2の発振器507と、QDEM508と、ADC509と、ディジタルEPS510と、DCオフセット検出部511と、を有する。以下の説明では、I信号とQ信号とのうちI信号の処理の流れについて説明する。Q信号の処理の流れは、I信号の処理の流れと同様のため説明を省略する。

2つの減算器501の各々は、図3に示した2つの減算器301の各々と同様の回路であるため、説明を省略する。DAC502は、図3に示したDAC302と同様の回路であるため、説明を省略する。QMOD503は、図3に示したQMOD303と同様の回路であるため、説明を省略する。信号uは、DAC302とQMOD303とを経由したことにより、変調部オフセットbが加算され、信号u+bになる。

第1の発振器504は、1出力の回路であり、ローカル信号を出力信号として出力する回路である。図5の例では、第1の発振器504には、QMOD503にローカル信号を出力する信号線と、QDEM508にローカル信号を出力する信号線と、が接続される。図5において、第1の発振器504は、1出力のローカル信号を分岐してQMOD503とQDEM508とに出力する。

増幅器505は、1入力1出力の回路であり、入力信号であるアナログの信号を増幅して、出力信号として出力する回路である。図5の例では、増幅器505には、第1の発信器504からのアナログの信号を入力する信号線と、アナログEPS506に信号を出力する信号線と、アンテナに信号を出力する信号線と、が接続される。図5において、増幅器505は、直交変調された信号を増幅した1出力の信号を分岐して、アナログEPS506に出力するとともに、アンテナに出力する。

アナログEPS506は、2入力1出力の回路であり、一方の入力信号である増幅器505からの信号を、他方の入力信号である第2の発振器507からの移相信号を用いて位相回転し、出力信号として出力する回路である。図5の例では、アナログEPS506には、増幅器505からの信号を入力する信号線と、第2の発振器507からの移相信号を入力する信号線と、QDEM508に信号を出力する信号線と、が接続される。図5において、アナログEPS306は、増幅器505からの信号を、移相信号を用いて位相回転して、QDEM308に出力する。第2の発振器507は、図3に示した第2の発振器307と同様の回路であるため、説明を省略する。

QDEM508は、2入力2出力の回路であって、一方の入力信号であるアナログの信号を、他方の入力信号であるローカル信号を用いて直交復調して、出力信号として出力する回路である。図5の例では、QDEM508には、アナログEPS506からの信号を入力する信号線と、第1の発振器504からのローカル信号を入力する信号線と、ADC509に信号を出力する信号線と、が接続される。図5において、QDEM508は、アナログEPS506からのアナログの信号を、第1の発信器504からのローカル信号を用いて直交復調して、ADC509に信号(u+b)*EXP(jwt)を出力する。

ADC509は、図3に示したADC309と同様の回路であるため、説明を省略する。信号(u+b)*EXP(jwt)は、QDEM308とADC309とを経由したことにより、復調部オフセットcが加算され、信号(u+b)*EXP(jwt)+cになる。ディジタルEPS510は、図3に示したディジタルEPS310と同様の回路であるため、説明を省略する。DCオフセット検出部511は、図3に示したDCオフセット検出部311と同様の回路であるため、説明を省略する。

これにより、DCオフセット検出部511が変調部オフセットbと同一の値になる補償値b’を減算器501に入力することにより、増幅器505に入力される信号は、信号u+b=u−b’+b≒uとなる。したがって、変調装置100は、増幅器505によって増幅されて送信される信号から変調部オフセットbを除去して、精度の良い信号を送信することができる。

(第2の実施例における信号の補正) 図5の回路では、信号x_iは、図4と同様に、変調部オフセットbの補償値b’が減算され、変調部オフセットbが加算され、位相回転され、復調部オフセットcが加算され、逆方向に位相回転され、フィードバック信号y_iとしてフィードバックされる。したがって、図5の回路において、DCオフセット検出部511は、図4と同様に、変調部オフセットbを算出して、変調部オフセットbの補償値b’として、減算器501に出力する。

(変調装置100の第3の実施例) 図6は、変調装置100の第3の実施例を示す説明図である。第3の実施例は、第1の実施例の変形例である。

図6に示すように、変調装置100は、2つの減算器601と、DAC602と、QMOD603と、第1の発振器604と、増幅器605と、アナログEPS606と、第2の発振器607と、QDEM608と、ADC609と、ディジタルEPS610と、DCオフセット検出部611と、を有する。以下の説明では、I信号とQ信号とのうちI信号の処理の流れについて説明する。Q信号の処理の流れは、I信号の処理の流れと同様のため説明を省略する。

2つの減算器601の各々は、2入力1出力の回路であり、一方の入力信号から他方の入力信号を減算した減算結果を、出力信号として出力する回路である。図6の例では、一方の減算器601には、送信対象となるディジタルの信号であるI信号を入力する信号線と、DCオフセット検出部611からのI信号を補正するための信号を入力する信号線と、が接続される。また、一方の減算器601には、DAC602とDCオフセット検出部611とに信号を出力する信号線が接続される。

他方の減算器601には、送信対象となるディジタルの信号であるQ信号を入力する信号線と、DCオフセット検出部611からのQ信号を補正するための信号を入力する信号線と、が接続される。また、他方の減算器601には、DAC602とDCオフセット検出部611とに信号を出力する信号線が接続される。図6において、減算器601は、入力された送信対象となるI信号xから、DCオフセット検出部611から入力された変調部オフセットbの補償値b’を減算し、DAC602とDCオフセット検出部611とに1出力の減算結果u=x−b’を分岐して出力する。

DAC602は、図3に示したDAC302と同様の回路であるため、説明を省略する。QMOD603は、図3に示したQMOD303と同様の回路であるため、説明を省略する。第1の発振器604は、図3に示した第1の発振器304と同様の回路であるため、説明を省略する。増幅器605は、図3に示した増幅器305と同様の回路であるため、説明を省略する。アナログEPS606は、図3に示したアナログEPS306と同様の回路であるため、説明を省略する。

第2の発振器607は、図3に示した第2の発振器307と同様の回路であるため、説明を省略する。QDEM608は、図3に示したQDEM308と同様の回路であるため、説明を省略する。ADC609は、図3に示したADC309と同様の回路であるため、説明を省略する。ディジタルEPS610は、図3に示したディジタルEPS310と同様の回路であるため、説明を省略する。

DCオフセット検出部611は、4入力2出力の回路であって、入力信号であるディジタルEPS610からの2つのフィードバック信号と入力信号である減算器601からの2つの信号とを用いて、変調部オフセットbの補償値b’の信号を出力する回路である。図6の例では、DCオフセット検出部611には、ディジタルEPS610からの2つのフィードバック信号を入力する信号線と、減算器601からのディジタルの2つの信号を入力する信号線と、信号を減算器601に出力する信号線と、が接続される。図6において、DCオフセット検出部611は、図7を用いて後述するように、送信対象となるディジタルの2つの信号の各々を補正するため、変調部オフセットbの補償値b’の信号を生成して、2つの減算器601の各々に出力する。

これにより、DCオフセット検出部611が変調部オフセットbと同一の値になる補償値b’を減算器601に入力することにより、増幅器605に入力される信号は、信号u+b=u−b’+b≒uとなる。したがって、変調装置100は、増幅器605によって増幅されて送信される信号から変調部オフセットbを除去して、精度の良い信号を送信することができる。

(第3の実施例における信号の補正) 図7は、第3の実施例における信号の補正を示す説明図である。図7は、図6の回路において、信号の流れを逆に辿って、フィードバック信号y_iが信号x_iに戻るまでの流れを示す。

図6の回路では、フィードバック信号y_iは、符号701に示すように符号702に示す移相信号を用いて位相回転され、符号703に示すように復調部オフセットcが減算される。また、フィードバック信号y_iは、符号704に示すように符号702に示す移相信号を用いて符号701に示した場合とは逆方向に位相回転され、符号705に示すように変調部オフセットbが減算される。結果として、フィードバック信号y_iは、信号u_iに戻る。したがって、図6の回路において、フィードバック信号y_iから理論的に算出される信号u_iと、実際に計測された信号u_iと、の誤差ε_iは、下記式(20)により表現される。

DCオフセット検出部611は、e^-jwtの1周期分の期間lにおける信号x_iとフィードバック信号y_iとを用いて、上記式(20)に最小二乗法を適用することにより、変調部オフセットbの補償値b’の信号を生成する。ここで、DCオフセット検出部611は、上記式(20)に最小二乗法を適用して、下記式(21)の誤差ε_iが最も小さくなる場合の係数「a」、係数「b」、および係数「c」を算出する。

上記式(21)の誤差ε_iが最も小さくなる場合とは、上記式(21)を微分した数式である下記式(22)〜(24)が0になる場合である。

上記式(22)〜(24)を行列表記すると、下記式(25)になる。

上記式(25)を変形すると、下記式(26)になる。

ここで、DCオフセット検出部611は、1周期分の期間lにおけるディジタルの信号u_iと、1周期分の期間lにおけるフィードバック信号y_iと、を上記式(26)に代入することにより、変調部オフセットbを算出する。そして、DCオフセット検出部611は、算出した変調部オフセットbを、変調部オフセットbの補償値b’として、減算器601に出力する。

(変調装置100の第4の実施例) 図8は、変調装置100の第4の実施例を示す説明図である。第4の実施例は、第2の実施例の変形例である。

図8に示すように、変調装置100は、図5と同様に、2つの減算器801と、DAC802と、QMOD803と、第1の発振器804と、増幅器805と、アナログEPS806と、第2の発振器807と、QDEM808と、ADC809と、ディジタルEPS810と、DCオフセット検出部811と、を有する。以下の説明では、I信号とQ信号とのうちI信号の処理の流れについて説明する。Q信号の処理の流れは、I信号の処理の流れと同様のため説明を省略する。

2つの減算器801の各々は、2入力1出力の回路であり、一方の入力信号から他方の入力信号を減算した減算結果を、出力信号として出力する回路である。図8の例では、一方の減算器801には、送信対象となるディジタルの信号であるI信号を入力する信号線と、DCオフセット検出部811からのI信号を補正するための信号を入力する信号線と、が接続される。また、一方の減算器801には、DAC802とDCオフセット検出部811とに信号を出力する信号線が接続される。

他方の減算器801には、送信対象となるディジタルの信号であるQ信号を入力する信号線と、DCオフセット検出部811からのQ信号を補正するための信号を入力する信号線と、が接続される。また、他方の減算器801には、DAC802とDCオフセット検出部811とに信号を出力する信号線が接続される。図8において、減算器801は、入力された送信対象となるI信号xから、DCオフセット検出部811から入力された変調部オフセットbの補償値b’を減算し、DAC802とDCオフセット検出部811とに1出力の減算結果u=x−b’を分岐して出力する。

DAC802は、図5に示したDAC502と同様の回路であるため、説明を省略する。QMOD803は、図5に示したQMOD503と同様の回路であるため、説明を省略する。第1の発振器804は、図5に示した第1の発振器504と同様の回路であるため、説明を省略する。増幅器805は、図5に示した増幅器505と同様の回路であるため、説明を省略する。アナログEPS806は、図5に示したアナログEPS506と同様の回路であるため、説明を省略する。

第2の発振器807は、図5に示した第2の発振器507と同様の回路であるため、説明を省略する。QDEM808は、図5に示したQDEM508と同様の回路であるため、説明を省略する。ADC809は、図5に示したADC509と同様の回路であるため、説明を省略する。ディジタルEPS810は、図5に示したディジタルEPS510と同様の回路であるため、説明を省略する。DCオフセット検出部811は、図6に示したDCオフセット検出部611と同様の回路であるため、説明を省略する。

これにより、DCオフセット検出部811が変調部オフセットbと同一の値になる補償値b’を減算器801に入力することにより、増幅器805に入力される信号は、信号u+b=u−b’+b≒uとなる。したがって、変調装置100は、増幅器805によって増幅されて送信される信号から変調部オフセットbを除去して、精度の良い信号を送信することができる。

(第4の実施例における信号の補正) 図8の回路では、図7と同様に、フィードバック信号y_iは、位相回転され、復調部オフセットcが加算され、逆方向に位相回転され、変調部オフセットbが加算されると、信号u_iに戻る。したがって、図8の回路において、DCオフセット検出部811は、図7と同様に、変調部オフセットbを算出して、変調部オフセットbの補償値b’として、減算器801に出力する。

(変調装置100の第5の実施例) 図9は、変調装置100の第5の実施例を示す説明図である。第5の実施例は、第1の実施例の変形例である。

図9に示すように、変調装置100は、2つの減算器901と、DAC902と、QMOD903と、第1の発振器904と、増幅器905と、アナログEPS906と、第2の発振器907と、QDEM908と、ADC909と、ディジタルEPS910と、DCオフセット検出部911と、を有する。以下の説明では、I信号とQ信号とのうちI信号の処理の流れについて説明する。Q信号の処理の流れは、I信号の処理の流れと同様のため説明を省略する。

2つの減算器901の各々は、図3に示した2つの減算器301の各々と同様の回路であるため、説明を省略する。DAC902は、図3に示したDAC302と同様の回路であるため、説明を省略する。QMOD903は、図3に示したQMOD303と同様の回路であるため、説明を省略する。第1の発振器904は、図3に示した第1の発振器304と同様の回路であるため、説明を省略する。増幅器905は、図3に示した増幅器305と同様の回路であるため、説明を省略する。アナログEPS906は、図3に示したアナログEPS306と同様の回路であるため、説明を省略する。

第2の発振器907は、図3に示した第2の発振器307と同様の回路であるため、説明を省略する。QDEM908は、図3に示したQDEM308と同様の回路であるため、説明を省略する。ADC909は、図3に示したADC309と同様の回路であるため、説明を省略する。

DCオフセット検出部911は、4入力2出力の回路であって、入力信号であるADC909からの2つの信号と、入力信号であるディジタルEPS910からの2つの信号と、を用いて、変調部オフセットbの補償値b’の信号を出力する回路である。図9の例では、DCオフセット検出部911には、ADC909からのディジタルの2つの信号を入力する信号線と、ディジタルEPS910からの2つの信号を入力する信号線と、信号を減算器901に出力する信号線と、が接続される。図9において、DCオフセット検出部911は、図10を用いて後述するように、送信対象となるディジタルの2つの信号の各々を補正するための変調部オフセットbの補償値b’の信号を生成して、2つの減算器901の各々に出力する。

ディジタルEPS910は、3入力2出力の回路であって、入力信号である2つの信号を、残りの入力信号である移相信号を用いて位相回転して、出力信号として出力する回路である。図9の例では、ディジタルEPS910には、送信対象となるディジタルの2つの信号を入力する信号線と、第2の発振器907からの移相信号を入力する信号線と、DCオフセット検出部911に信号を出力する信号線と、が接続される。図9において、ディジタルEPS910は、入力された2つの信号の各々を、アナログEPS906による位相回転と同一の移相量で逆方向に位相回転して、DCオフセット検出部911に出力する。

これにより、DCオフセット検出部911が変調部オフセットbと同一の値になる補償値b’を減算器901に入力することにより、増幅器905に入力される信号は、信号u+b=u−b’+b≒uとなる。したがって、変調装置100は、増幅器905によって増幅されて送信される信号から変調部オフセットbを除去して、精度の良い信号を送信することができる。

(第5の実施例における信号の補正) 図10は、第5の実施例における信号の補正を示す説明図である。図10は、図9の回路において、信号x_iがフィードバック信号y_iになるまでの流れを示す。

図9の回路では、信号x_iは、符号1001に示すように変調部オフセットbの補償値b’が減算され、符号1002に示すように変調部オフセットbが加算される。また、信号x_iは、符号1003に示すように符号1004の移相信号を用いて位相回転され、符号1005に示すように復調部オフセットcが加算される。結果として、信号x_iは、信号y_iとしてフィードバックされる。したがって、図9の回路において、信号u_iから理論的に算出される信号y_iと、実際に計測された信号y_iと、の誤差ε_iは、下記式(27)により表現される。

上記式(27)を展開すると、下記式(28)になる。

上記式(28)を変形すると、下記式(29)になる。

DCオフセット検出部911は、e^-jwtの1周期分の期間lにおける信号x_iとフィードバック信号y_iとを用いて、上記式(29)に最小二乗法を適用することにより、変調部オフセットbの補償値b’の信号を生成する。ここで、DCオフセット検出部911は、上記式(29)に最小二乗法を適用して、下記式(30)の誤差ε_iが最も小さくなる場合の係数「a」、係数「b」、および係数「c」を算出する。

以降の処理は、図4を用いて説明した処理と同様のため、説明を省略する。

(変調装置100の第6の実施例) 図11は、変調装置100の第6の実施例を示す説明図である。第6の実施例は、第2の実施例の変形例である。

図11に示すように、変調装置100は、2つの減算器1101と、DAC1102と、QMOD1103と、第1の発振器1104と、増幅器1105と、アナログEPS1106と、第2の発信器1107と、QDEM1108と、ADC1109と、ディジタルEPS1110と、DCオフセット検出部1111と、を有する。以下の説明では、I信号とQ信号とのうちI信号の処理の流れについて説明する。Q信号の処理の流れは、I信号の処理の流れと同様のため説明を省略する。

2つの減算器1101の各々は、図5に示した2つの減算器501の各々と同様の回路であるため、説明を省略する。DAC1102は、図5に示したDAC502と同様の回路であるため、説明を省略する。QMOD1103は、図5に示したQMOD503と同様の回路であるため、説明を省略する。第1の発振器1104は、図5に示した第1の発振器504と同様の回路であるため、説明を省略する。増幅器1105は、図5に示した増幅器505と同様の回路であるため、説明を省略する。アナログEPS1106は、図5に示したアナログEPS506と同様の回路であるため、説明を省略する。

第2の発振器1107は、図5に示した第2の発振器507と同様の回路であるため、説明を省略する。QDEM1108は、図5に示したQDEM508と同様の回路であるため、説明を省略する。ADC1109は、図5に示したADC509と同様の回路であるため、説明を省略する。ディジタルEPS1110は、図9に示したディジタルEPS910と同様の回路であるため、説明を省略する。DCオフセット検出部1111は、図9に示したDCオフセット検出部911と同様の回路であるため、説明を省略する。

これにより、DCオフセット検出部1111が変調部オフセットbと同一の値になる補償値b’を減算器1101に入力することにより、増幅器1105に入力される信号は、信号u+b=u−b’+b≒uとなる。したがって、変調装置100は、増幅器1105によって増幅されて送信される信号から変調部オフセットbを除去して、精度の良い信号を送信することができる。

(第6の実施例における信号の補正) 図11の回路では、図10と同様に、信号x_iは、変調部オフセットbの補償値b’が減算され、変調部オフセットbが加算され、位相回転され、復調部オフセットcが加算され、信号y_iとしてフィードバックされる。したがって、図11の回路において、DCオフセット検出部1111は、図10と同様に、変調部オフセットbを算出して、変調部オフセットbの補償値b’として、減算器1101に出力する。

(変調装置100の第7の実施例) 図12は、変調装置100の第7の実施例を示す説明図である。第7の実施例は、第1の実施例にかかる変調装置100に、さらに、増幅器においてアナログ信号に発生する歪みを補償する機能を加えた場合の実施例である。

図12に示すように、変調装置100は、DPD(Digital Pre Distortion)1201と、加算器1202と、DAC1203と、QMOD1204と、第1の発振器1205と、増幅器1206と、アナログEPS1207と、第2の発振器1208と、QDEM1209と、ADC1210と、ディジタルEPS1211と、同定部1212と、減算器1213と、を有する。以下の説明では、信号xは、I信号とQ信号とを合わせた複素数表現された信号として説明する。

DPD1201は、2入力1出力の回路であり、一方の入力信号である送信対象の信号を、他方の入力信号である増幅器1206においてアナログ信号に発生する歪みを補償するための信号を用いて補償して、出力信号として出力する回路である。図12の例では、DPD1201には、送信対象となるディジタルの信号を入力する信号線と、同定部1212からの増幅器1206においてアナログ信号に発生する歪みを補償するための信号を入力する信号線と、が接続される。また、DPD1201には、加算器1202に信号を出力する信号線が接続される。図12において、DPD1201は、入力された送信対象となる信号xを、増幅器1206においてアナログ信号に発生する歪みを補償するための信号となる同定部1212から入力された非線形逆特性の値a1,a3を用いて補償する。そして、DPD1201は、補償結果x’を加算器1202に出力する。

加算器1202は、2入力1出力の回路であり、一方の入力信号に他方の入力信号を加算した加算結果を、出力信号として出力する回路である。図12の例では、加算器1202には、DPD1201からの信号を入力する信号線と、同定部1212からのDCオフセットを補正するための変調部オフセットbの補償値−b’の信号を入力する信号線と、が接続される。また、加算器1202には、DAC1203と減算器1213とに信号を出力する信号線が接続される。図12において、加算器1202は、信号x’から、同定部1212から入力された変調部オフセットbの補償値b’を加算し、DAC1203と減算器1213とに、1出力の加算結果u=x’+b’を分岐して出力する。

DAC1203は、1入力1出力の回路であり、入力信号であるディジタルの信号をアナログ変換して、出力信号として出力する回路である。図12の例では、DAC1203には、加算器1202からのディジタルの信号を入力する信号線と、QMOD1204に信号を出力する信号線と、が接続される。図12において、DAC1203は、入力されたディジタルの信号uをアナログ変換してQMOD1204に出力する。以下の説明では、アナログ変換された信号も、ディジタルの信号と同様に「u」と表記する場合がある。

QMOD1204は、2入力1出力の回路であり、入力信号であるアナログの信号を、残りの入力信号であるローカル信号を用いて直交変調して、出力信号として出力する回路である。図12の例では、QMOD1204には、DAC1203からのアナログの信号を入力する信号線と、第1の発振器1205からのローカル信号を入力する信号線と、増幅器1206に信号を出力する信号線と、が接続される。図12において、QMOD1204は、入力された信号uを、第1の発信器1205のローカル信号を用いて直交変調して、増幅器1206に出力する。信号uは、DAC302とQMOD303とを経由したことにより、変調部オフセットbが加算され、信号u+bになる。

第1の発振器1205は、図3に示した第1の発振器304と同様の回路であるため、説明を省略する。増幅器1206は、図3に示した増幅器305と同様の回路であるため、説明を省略する。アナログEPS1207は、図3に示したアナログEPS306と同様の回路であるため、説明を省略する。第2の発振器1208は、図3に示した第2の発振器307と同様の回路であるため、説明を省略する。

QDEM1209は、2入力1出力の回路であって、一方の入力信号であるアナログの信号を、他方の入力信号である移相信号により位相回転されたローカル信号を用いて直交復調して、出力信号として出力する回路である。図12の例では、QDEM1209には、増幅器1206からの信号を入力する信号線と、アナログEPS1207からの信号を入力する信号線と、ADC1210に信号を出力する信号線と、が接続される。図12において、QDEM1209は、増幅器1206からのアナログの信号を、アナログEPS1207からの信号を用いて直交復調して、ADC1210に信号(u+b)*EXP(jwt)を出力する。

ADC1210は、1入力1出力の回路であって、入力信号であるアナログの信号をディジタル変換して、出力信号として出力する回路である。図12の例では、ADC1210には、QDEM1209からの信号を入力する信号線と、ディジタルEPS1211に信号を出力する信号線と、が接続される。図12において、ADC1210は、入力されたQDEM1209からの信号(u+b)*EXP(jwt)をディジタル変換して、ディジタルEPS1211に出力する。信号(u+b)*EXP(jwt)は、QDEM308とADC309とを経由したことにより、復調部オフセットcが加算され、信号(u+b)*EXP(jwt)+cになる。

ディジタルEPS1211は、2入力1出力の回路であって、一方の入力信号である信号を、残りの入力信号である移相信号を用いて位相回転して、出力信号として出力する回路である。図12の例では、ディジタルEPS1211には、ADC1210からの信号を入力する信号線と、第2の発振器1208からの移相信号を入力する信号線と、同定部1212に信号を出力する信号線と、が接続される。図12において、ディジタルEPS1211は、入力された信号を、第2の発振器1208からの移相信号を用いて、アナログEPS1207による位相回転と同一の移相量で逆方向に位相回転して、同定部1212に出力する。

同定部1212は、2入力3出力の回路であって、入力信号であるディジタルEPS1211からの信号と、入力信号である減算器1213からの信号と、を用いて、非線形逆特性の値a1,a3と変調部オフセットbの補償値b’の信号を出力する回路である。図12の例では、同定部1212には、ディジタルEPS1211からの信号を入力する信号線と、減算器1213からの信号を入力する信号線と、信号をDPD1201と加算器1202と減算器1213に出力する信号線と、が接続される。図12において、同定部1212は、図13を用いて後述するように、増幅器1206においてアナログ信号に発生する歪みを補償するための非線形逆特性の値a1,a3の信号を生成して、DPD1201に出力する。また、同定部1212は、図13を用いて後述するように、送信対象となるディジタルの信号を補正するための変調部オフセットbの補償値b’の信号を生成して、加算器1202と減算器1213とに出力する。

減算器1213は、2入力1出力の回路であり、一方の入力信号から他方の入力信号を減算した減算結果を、出力信号として出力する回路である。図12の例では、減算器には、加算器1202からの信号を入力する信号線と、同定部1212からの信号を入力する信号線と、同定部1212に信号を出力する信号線と、が接続される。図12において、減算器は、入力された加算器1202からの信号uから、同定部1212から入力された信号を減算し、同定部1212に減算結果を出力する。これにより、変調装置100は、増幅器1206における信号の歪みと、変調部オフセットbと、を補償して、精度の良い信号を送信することができる。

(第7の実施例における信号の補正) 図13は、第7の実施例における信号の補正を示す説明図である。

図12の回路では、フィードバック信号y_iは、符号1301に示すように符号1302に示す移相信号を用いて位相回転され、符号1303に示すように復調部オフセットcが減算される。また、フィードバック信号y_iは、符号1304に示すように符号1302の移相信号を用いて符号1301に示した場合とは逆方向に位相回転され、符号1305に示すように負方向に増幅され、符号1306に示すように変調部オフセットbが減算される。結果として、フィードバック信号y_iは、信号u_iに戻る。したがって、図12の回路において、フィードバック信号y_iから理論的に算出される信号u_iと、実際に計測された信号u_iと、の誤差ε_iは、下記式(31)により表現される。

オフセットは信号に対して小さい値であるため、上記式(31)を下記式(32)に近似する。

同定部1212は、上記式(32)に最小二乗法を適用することにより、送信対象となるディジタルの2つの信号の各々を補正するための信号を生成する。ここで、同定部1212は、上記式(32)に最小二乗法を適用して、下記式(33)の誤差ε_iが最も小さくなる場合の係数「a₁」、係数「a₃」、係数「b」、および係数「c」を算出する。

上記式(33)の誤差ε_iが最も小さくなる場合とは、上記式(33)を微分した数式である下記式(34)〜(37)が0になる場合である。

上記式(34)〜(37)を行列表記すると、下記式(38)になる。

上記式(38)を変形すると、下記式(39)になる。

ここで、係数cは、下記式(40)によって導出することができる。

ここで、同定部1212は、1周期分の期間lにおける送信対象であるディジタルの信号u_iと、1周期分の期間lにおけるフィードバック信号y_iと、を上記式(39)に代入することにより、係数a₁、a₃、変調部オフセットbの補償値b’を算出する。そして、同定部1212は、算出した係数a₁、a₃をDPD1201に出力するとともに、算出した変調部オフセットbの補償値b’を加算器1202に出力する。また、図12と同様にして、第3の実施例および第5の実施例にかかる変調装置100に、さらに、増幅器1206においてアナログ信号に発生する歪みを補償する機能を加えてもよい。

(変調装置100の第8の実施例) 図14は、変調装置100の第8の実施例を示す説明図である。第8の実施例は、第2の実施例にかかる変調装置100に、さらに、増幅器においてアナログ信号に発生する歪みを補償する機能を加えた場合の実施例である。

図14に示すように、変調装置100は、DPD1401と、加算器1402と、DAC1403と、QMOD1404と、第1の発振器1405と、増幅器1406と、アナログEPS1407と、第2の発振器1408と、QDEM1409と、ADC1410と、ディジタルEPS1411と、同定部1412と、減算器1413と、を有する。以下の説明では、信号xは、I信号とQ信号とを合わせた複素数表現された信号として説明する。

DPD1401は、図12に示したDPD1201と同様の回路であるため、説明を省略する。加算器1402は、図12に示した加算器1202と同様の回路であるため、説明を省略する。DAC1403は、図12に示したDAC1203と同様の回路であるため、説明を省略する。QMOD1404は、図12に示したQMOD1204と同様の回路であるため、説明を省略する。

第1の発振器1405は、図5に示した第1の発振器504と同様の回路であるため、説明を省略する。増幅器1406は、図5に示した増幅器505と同様の回路であるため、説明を省略する。アナログEPS1407は、図5に示したアナログEPS506と同様の回路であるため、説明を省略する。第2の発振器1408は、図5に示した第2の発振器507と同様の回路であるため、説明を省略する。

QDEM1409は、2入力1出力の回路であって、一方の入力信号であるアナログの信号を、他方の入力信号であるローカル信号を用いて直交復調して、出力信号として出力する回路である。図14の例では、QDEM1409には、アナログEPS1407からの信号を入力する信号線と、第1の発振器1405からのローカル信号を入力する信号線と、ADC1410に信号を出力する信号線と、が接続される。図14において、QDEM1409は、アナログEPS1407からのアナログの信号を、第1の発振器1405からのローカル信号を用いて直交復調して、ADC1410に信号(u+b)*EXP(jwt)を出力する。

ADC1410は、図12に示したADC1210と同様の回路であるため、説明を省略する。ディジタルEPS1411は、図12に示したディジタルEPS1211と同様の回路であるため、説明を省略する。同定部1412は、図12に示した同定部1212と同様の回路であるため、説明を省略する。減算器1413は、図12に示した減算器1213と同様の回路であるため、説明を省略する。これにより、変調装置100は、増幅器1406における信号の歪みと、変調部オフセットbと、を補償して、精度の良い信号を送信することができる。

(第8の実施例における信号の補正) 図14の回路では、フィードバック信号y_iは、図13と同様に、位相回転され、復調部オフセットcが減算され、逆方向に位相回転され、負方向に増幅され、変調部オフセットbが減算されると、信号u_iに戻る。したがって、図14の回路において、同定部1412は、図13と同様に、係数a₁、a₃を算出してDPD1401に出力するとともに、変調部オフセットbの補償値b’を算出して加算器1402に出力する。

以上説明したように、本発明にかかる変調装置100によれば、変調信号を位相回転させながらフィードバックして、送信対象の信号とフィードバックした信号とに基づいて、直交変調回路で発生したDCオフセットを算出することができる。これにより、本発明にかかる変調装置100は、算出したDCオフセットを、変調信号から除外して、精度の良い変調信号を送信することができる。

また、本発明にかかる変調装置100によれば、変調信号を位相回転させて、復調して、逆方向に位相回転させて、フィードバックして、送信対象の信号とフィードバックした信号とに基づいて、直交変調回路で発生したDCオフセットを算出することができる。これにより、本発明にかかる変調装置100によれば、変調部オフセットを直流の要素にして、復調部オフセットを周期変化する要素にして、変調部オフセットの算出処理にかかる時間を低減することができる。また、本発明にかかる変調装置100によれば、増幅器において変調信号に発生した歪みを補償する係数を算出することができる。これにより、本発明にかかる変調装置100は、算出した係数を用いて、変調信号を補償して、精度の良い変調信号を送信することができる。

また、例えば、従来の変調装置が、変調信号を直交復調回路により直交復調してフィードバックするフィードバック回路を有する場合が考えられる。この場合、従来の変調装置は、フィードバック回路へ変調信号を入力して、入力の時間内の変調部オフセットと復調部オフセットとの和の平均値を算出する。また、従来の変調装置は、フィードバック回路へ変調信号を非入力にして、非入力の時間内の復調部オフセットの平均値を算出する。そして、従来の変調装置は、変調部オフセットと復調部オフセットとの和の平均値から復調部オフセットの平均値を減算して、変調部オフセットを算出する。しかしながら、変調信号を補償する時点において、実際の変調部オフセットと、算出した変調部オフセットと、が異なり、算出した変調部オフセットの精度が悪い場合がある。一方で、本発明にかかる圧縮装置100によれば、連続的に変調部オフセットを算出することができ、変調部オフセットの精度を向上させることができる。

また、従来の変調装置が、変調信号を周波数変換回路を用いてIF信号に変換し、ADCを用いてディジタル変換してフィードバックさせることにより、変調部オフセットを算出する場合が考えられる。しかしながら、この場合、従来の変調装置は、高速なADCとディジタル信号処理で実現した直交復調回路を使用することになり、コストが増大してしまい、消費電力が増大してしまう。一方で、本発明にかかる圧縮装置100によれば、高速なADCとディジタル信号処理で実現した直交復調回路を使用する場合に比べて、コストを低減し、消費電力を低減することができる。

上述した実施の形態に関し、さらに以下の付記を開示する。

(付記1)ディジタルの信号を入力する入力部と、 前記入力部によって入力された信号をアナログ変換する第1の変換部と、 前記第1の変換部によって変換された信号を直交変調する変調部と、 前記変調部によって直交変調された信号を出力する出力部と、 周期的に変化する位相量でローカル信号を位相回転する移相部と、 前記移相部によって位相回転されたローカル信号を用いて、前記変調部によって直交変調された信号を直交復調する復調部と、 前記復調部によって直交復調された信号をディジタル変換する第2の変換部と、 前記入力部によって入力された信号と前記第2の変換部によって変換された信号とを用いて、前記信号が前記入力部に入力されてから前記復調部に入力されるまでの間で前記信号に発生した直流オフセットの量を算出する算出部と、 前記算出部によって算出された直流オフセットの量に基づいて、前記入力部と前記出力部との間で前記信号を補正する補正部と、 を有することを特徴とする変調装置。

(付記2)前記移相部(以下、「第1の移相部」と称する。)と、 前記第2の変換部によって変換された信号を、前記第1の移相部による位相回転の方向とは逆方向に前記位相量で位相回転する第2の移相部と、を有し、 前記算出部は、前記入力部によって入力された信号と前記第2の移相部によって位相回転された信号とを用いて、前記信号が前記入力部に入力されてから前記復調部に入力されるまでの間で前記信号に発生した直流オフセットの量を算出することを特徴とする付記1に記載の変調装置。

(付記3)前記算出部は、 前記入力部によって入力された信号と、前記信号が前記入力部に入力されてから前記復調部に入力されるまでの間で前記信号に発生した直流オフセットと、前記信号が前記復調部に入力されてから前記算出部に入力されるまでの間で前記信号に発生した直流オフセットと、前記第2の変換部によって変換された信号と、の関係を示す情報と、 複数の時点で取得した前記入力部によって入力された信号の値と、 前記複数の時点で取得した前記第2の変換部によって変換された信号の値とを用いて、 前記信号が前記入力部に入力されてから前記復調部に入力されるまでの間で前記信号に発生した直流オフセットの量を算出することを特徴とする付記1または2に記載の変調装置。

(付記4)前記算出部は、前記位相量の変化の周期の倍数分の期間における、前記入力部によって入力された信号と前記第2の変換部によって変換された信号との差分の積分結果を前記倍数分の期間で除算して得られる値を算出することにより、前記信号が前記入力部に入力されてから前記復調部に入力されるまでの間で前記信号に発生した直流オフセットの量を算出することを特徴とする付記1または2に記載の変調装置。

(付記5)前記変調部によって直交変調された信号を増幅する増幅部を有し、 前記出力部は、前記増幅部によって増幅された信号を出力し、 前記復調部は、前記増幅部によって増幅された信号を直交復調し、 前記算出部は、前記入力部によって入力された信号と前記第2の変換部によって変換された信号とを用いて、前記信号が前記入力部に入力されてから前記復調部に入力されるまでの間で前記信号に発生した直流オフセットの量と前記増幅部において前記信号に発生する歪に応じた補正係数とを算出し、 前記補正部は、前記算出部によって算出された直流オフセットの量と補正係数とに基づいて、前記入力部と前記出力部との間で前記信号を補正することを特徴とする付記1〜4のいずれか一つに記載の変調装置。

(付記6)ディジタルの信号を入力する入力部と、 前記入力部によって入力された信号をアナログ変換する第1の変換部と、 前記第1の変換部によって変換された信号を直交変調する変調部と、 前記変調部によって直交変調された信号を出力する出力部と、 前記変調部によって直交変調された信号を、周期的に変化する位相量で位相回転する移相部と、 前記移相部によって位相回転された信号を直交復調する復調部と、 前記復調部によって直交復調された信号をディジタル変換する第2の変換部と、 前記入力部によって入力された信号と前記第2の変換部によって変換された信号とを用いて、前記信号が前記入力部に入力されてから前記移相部に入力されるまでの間で前記信号に発生した直流オフセットの量を算出する算出部と、 前記算出部によって算出された直流オフセットの量に基づいて、前記入力部と前記出力部との間で前記信号を補正する補正部と、 を有することを特徴とする変調装置。

(付記7)前記移相部(以下、「第1の移相部」と称する。)と、 前記第2の変換部によって変換された信号を、前記第1の移相部による位相回転の方向とは逆方向に前記位相量で位相回転する第2の移相部と、を有し、 前記算出部は、前記入力部によって入力された信号と前記第2の移相部によって位相回転された信号とを用いて、前記信号が前記入力部に入力されてから前記第1の移相部に入力されるまでの間で前記信号に発生した直流オフセットの量を算出することを特徴とする付記6に記載の変調装置。

(付記8)前記算出部は、 前記入力部によって入力された信号と、前記信号が前記入力部に入力されてから前記第1の移相部に入力されるまでの間で前記信号に発生した直流オフセットと、前記信号が前記第1の移相部に入力されてから前記算出部に入力されるまでの間で前記信号に発生した直流オフセットと、前記第2の変換部によって変換された信号と、の関係を示す情報と、 複数の時点で取得した前記入力部によって入力された信号の値と、 前記複数の時点で取得した前記第2の変換部によって変換された信号の値とを用いて、 前記信号が前記入力部に入力されてから前記第1の移相部に入力されるまでの間で前記信号に発生した直流オフセットの量を算出することを特徴とする付記6または7に記載の変調装置。

(付記9)前記算出部は、前記位相量の変化の周期の倍数分の期間における、前記入力部によって入力された信号と前記第2の変換部によって変換された信号との差分の積分結果を前記倍数分の期間で除算して得られる値を算出することにより、前記信号が前記入力部に入力されてから前記第1の移相部に入力されるまでの間で前記信号に発生した直流オフセットの量を算出することを特徴とする付記6または7に記載の変調装置。

(付記10)前記変調部によって直交変調された信号を増幅する増幅部を有し、 前記出力部は、前記増幅部によって増幅された信号を出力し、 前記復調部は、前記増幅部によって増幅された信号を直交復調し、 前記算出部は、前記入力部によって入力された信号と前記第2の変換部によって変換された信号とを用いて、前記信号が前記入力部に入力されてから前記第1の移相部に入力されるまでの間で前記信号に発生した直流オフセットの量と前記増幅部において前記信号に発生する歪に応じた補正係数とを算出し、 前記補正部は、前記算出部によって算出された直流オフセットの量と補正係数とに基づいて、前記入力部と前記出力部との間で前記信号を補正することを特徴とする付記6〜9のいずれか一つに記載の変調装置。

(付記11)コンピュータが、 ディジタルの信号を入力し、 入力した信号をアナログ変換し、 変換した信号を直交変調し、 直交変調した信号を出力し、 周期的に変化する位相量でローカル信号を位相回転し、 位相回転したローカル信号を用いて、直交変調した信号を直交復調し、 直交復調した信号をディジタル変換し、 入力した信号と変換した信号とを用いて、前記信号が入力されてから直交復調されるまでの間で前記信号に発生した直流オフセットの量を算出し、 算出した直流オフセットの量に基づいて、前記信号が入力されてから出力されるまでの間で前記信号を補正する、 処理を実行することを特徴とする変調方法。

(付記12)コンピュータが、 ディジタルの信号を入力し、 入力した信号をアナログ変換し、 変換した信号を直交変調し、 直交変調した信号を出力し、 直交変調した信号を、周期的に変化する位相量で位相回転し、 位相回転した信号を直交復調し、 直交復調した信号をディジタル変換し、 入力した信号と変換した信号とを用いて、前記信号が入力されてから位相回転されるまでの間で前記信号に発生した直流オフセットの量を算出し、 算出した直流オフセットの量に基づいて、前記信号が入力されてから出力されるまでの間で前記信号を補正する、 処理を実行することを特徴とする変調方法。

100 変調装置 201 入力部 202 第1の変換部 203 変調部 204 増幅部 205 出力部 206 第1の移相部 207 復調部 208 第2の変換部 209 第2の移相部 210 算出部 211 補正部