System and method for vector power amplification

本発明は一般に、変調およびオン・フレクエンシ電力増幅（on-frequency power amplification）に関する。 より詳細には、本発明は、ベクトル合成電力増幅（vector combining power amplification）のための方法およびシステムに関する。

電力増幅器では、線形性と電力効率の間に、複雑なトレードオフが一般に存在する。

線形性は、電力増幅器の入力を出力変化に関係付ける特性曲線上での電力増幅器の動作範囲によって決定され―動作範囲が線形であればあるほど、電力増幅器はより線形であると言われる。 線形性は、電力増幅器の望ましい特性である。 一態様では、例えば、振幅および／または位相および／または周波数が変動する信号を、電力増幅器が一様に増幅することが望まれる。 したがって、線形性は、電力増幅器の出力信号品質の重要な決定要因である。

電力効率は、負荷に供給される全電力を増幅器に供給される全電力によって除算した関係を使用して、算出されることができる。 理想的な増幅器の場合、電力効率は１００％である。 一般に、電力増幅器は、増幅器の最大理論電力効率を決定するクラスに分類される。 電力効率は、明らかに電力増幅器の望ましい特性であり、特に、電力消費が電力増幅器によって著しく支配される無線通信システムにおいて、そうである。

残念ながら、電力増幅器における線形性と効率の間の従来のトレードオフは、電力増幅器が線形になればなるほど、電力効率は低下するというものである。 例えば、最も線形な増幅器は、クラスＡ動作用にバイアスがかけられるが、クラスＡは、増幅器の最も低効率なクラスである。 他方、クラスＢ、Ｃ、Ｄ、Ｅなどのより高いクラスの増幅器は、より電力効率が大きいが、かなり非線形であり、スペクトル的に歪んだ出力信号をもたらす可能性がある。

上述されたトレードオフは、典型的な無線通信信号に対して、さらに強調される。 例えば、ＯＦＤＭ、ＣＤＭＡ、およびＷ−ＣＤＭＡなどの無線通信信号は一般に、ピーク対平均電力比（peak-to-average power ratio）によって特徴付けられる。 非線形増幅器が利用される場合、信号のピーク対平均比が大きくなればなるほど、より大きな非線形歪みが生み出される。

ＲＦ増幅器設計に対して、アウトフェージング（outphasing）増幅技法が提案された。 しかし、いくつかの態様では、既存のアウトフェージング技法は、複雑な信号増幅要件、特に、例えば無線通信規格によって定義されるような要件を満たすのに不十分である。

一態様では、既存のアウトフェージング技法は、所望する出力信号についての定包絡線構成要素を合成する場合、アイソレーション要素（isolating element）および／または合成要素（combining element）を利用する。 例えば、通常の場合には、電力合成器（power combiner）が、複数の構成要素信号を合成するために使用される。 しかし、この合成手法は一般に、挿入損失および制限された帯域幅に起因する出力信号電力の減損、およびそれに対応して電力効率の低下をもたらす。

別の態様では、一般に大きな合成素子のサイズが、それらをモノリシック増幅器として設計すること妨げる。

したがって、必要とされるのは、電力効率を最大化し、非線形歪みを最小化しながら、既存の電力増幅技法の不具合を解決する、電力増幅方法およびシステムである。 さらに、従来の電力合成回路および技法についての制限なしに、実装することができる、電力増幅方法およびシステムが必要とされている。

ベクトル合成電力増幅の実施形態が、本明細書で開示される。

一実施形態では、複数の実質的に一定の包絡線信号が個別に増幅され、その後、合成され、所望する時間変化する複素包絡線信号（time-varying complex envelope signal）が形成される。 １つまたは複数の信号の位相および／または周波数特性が制御され、所望する時間変化する複素包絡線信号についての所望する位相、周波数、および／または振幅特性が提供される。

別の実施形態では、時間変化複素包絡線信号は、複数の実質的に一定の包絡線構成要素信号に分解される。 この複数の構成要素信号は増幅され、その後再合成され、元の時間変化包絡線信号の増幅されたバージョンが構成される。

本発明の実施形態は、変調された搬送波信号を用いて、またベースバンド情報およびクロック信号を用いて実施されることができる。 本発明の実施形態は、周波数アップ・コンバージョンも達成する。 したがって、本発明の実施形態は、周波数アップ・コンバージョン、増幅、および変調のための統合された解決策を提示する。

本発明の実施形態は、アナログおよび／またはデジタル制御を用いて実装されることができる。 本発明は、アナログ構成要素を用いて、またはアナログ構成要素とデジタル構成要素の組合せを用いて実装されることができる。 後者の実施形態では、デジタル信号処理は、追加コスト節約のため、既存のベースバンド・プロセッサ内に実装されることができる。

本発明のさらなる特徴および利点が、以下の記述において説明される。 さらに他の特徴および利点は、本明細書で行われる説明に基づいて当業者には明らかであり、または本発明の実施によって学ばれることもあろう。 本発明の利点は、本発明の書き表された説明および特許請求の範囲、ならびに添付の図面において特に指摘される構造および方法によって実現および達成される。

上記の要約および以下の詳細な説明はともに、例示的かつ説明的なものであり、特許請求される本発明の実施形態のさらなる説明を提供することが意図されていることが理解されよう。

本発明の実施形態は、添付の図面を参照して説明され、添付の図面では一般に、同様の参照番号は同一または機能的に類似の要素を指示する。 また一般に、参照番号の最も左側の数字は、関連要素が最初に紹介される図面を特定する。

本発明は、添付の図面を参照して説明される。 要素が最初に出現した図面は一般に、対応する参照番号の最も左側の数字によって指示される。

目次
１． 序論
１．１． 時間変化複素包絡線入力信号の生成例
１．２． 一定の包絡線信号からの時間変化複素包絡線信号の生成例
１．３． ベクトル電力増幅の概要
２． 一般的な数学的概要
２．１． フェーザー（Phasor）信号表現
２．２． 時間変化複素包絡線信号
２．３． 時間変化包絡線信号の一定包絡線分解
３． ベクトル電力増幅（ＶＰＡ）方法およびシステム
３．１． カルテシアン４ブランチ・ベクトル電力増幅器
３．２． カルテシアン極カーテシアン極（ＣＰＣＰ）２ブランチ・ベクトル電力増幅器
３．３． 直接カルテシアン２ブランチ・ベクトル電力増幅器
３．４． ベクトル変調器へのＩおよびＱのデータの伝達機能（Transfer Function）
３．４．１． カルテシアン４ブランチＶＰＡ伝達機能
３．４．２． ＣＰＣＰ２ブランチＶＰＡ伝達機能
３．４．３． 直接カルテシアン２ブランチＶＰＡ伝達機能
３．４．４． 振幅から位相シフトへの変換
３．４．４．１． 正弦信号に関する振幅から位相シフトへの変換
３．４．４．２． 方形波信号に関する振幅から位相シフトへの変換
３．４．５． 波形歪み補償
３．５． 出力ステージ
３．５．１． 出力ステージ実施形態
３．５．２． 出力ステージ電流整形
３．５．３． 出力ステージ保護
３．６． 高調波制御
３．７． 電力制御
３．８． 例示的なベクトル電力増幅器実施形態
４． 要約
５． 結論

１． 序論 ベクトル合成電力増幅のための方法、装置、およびシステムが、本明細書で開示される。

ベクトル合成電力増幅は、線形性および電力効率を同時に最適化するための手法である。 一般的に言えば、図５０のフローチャート５０２を参照すると、ステップ５０４で、変化する振幅および位相を有する時間変化複素包絡線入力信号が、一定包絡線構成要素信号に分解される。 ステップ５０６で、一定包絡線構成要素信号は増幅され、その後、ステップ５０８で、合算されて、入力複素包絡線信号の増幅されたバージョンを生成する。 実質的に一定の包絡線信号は、非線形歪みをあまり気にせずに増幅することができるので、一定包絡線信号を合算した結果は、最適な効率を提供しながら、最小の非線形歪みしか受けない。

したがって、ベクトル合成電力増幅は、非線形電力増幅器が、最小の非線形歪みレベルを維持しながら、複素信号を効率的に増幅するために使用されることを可能にする。

限定のためではなく便宜的に、本発明の方法およびシステムは、時に、本明細書において、ベクトル電力増幅（ＶＰＡ：vector power amplification）方法およびシステムと呼ばれる。

本発明の実施形態によるＶＰＡ方法およびシステムの高水準の説明が、今から提供される。 明確さのため、いくつかの用語が、最初に以下で定義される。 このセクションで説明される定義は、便宜的な目的で提供されるに過ぎず、限定的なものではない。 これらの用語の意味は、本明細書で提供される教示の全体に基づいて、当業者には明らかであろう。 これらの用語は、本明細書のいたるところで、さらに詳細に説明されることもある。

信号包絡線（signal envelope）という用語は、本明細書で使用される場合、信号が時間領域（time domain）で変動するときに信号が含まれる振幅境界を指す。 直交変調信号は、ｉ（ｔ）およびｑ（ｔ）が、信号包絡線ｅ（ｔ）の同相および直交信号を表している場合で、

に等しく、ｒ（ｔ）に関連する位相角（phase angle）が、ａｒｃｔａｎ（ｑ（ｔ）／ｉ（ｔ））に関係付けられている場合に、ｒ（ｔ）＝ｉ（ｔ）・ｃｏｓ（ωｃ・ｔ）＋ｑ（ｔ）・ｓｉｎ（ωｃ・ｔ）と記述されることができる。

一定包絡線信号（constant envelope signal）という用語は、本明細書で使用される場合、

であるｅ（ｔ）が、相対的または実質的に一定の値をもつ、同相および直交信号を指す。

時間変化包絡線信号（time-varying envelope signal）という用語は、本明細書で使用される場合、時間変化する信号包絡線を有する信号を指す。 時間変化包絡線信号は、時間変化する値を有するｅ（ｔ）が

である、同相および直交信号によって記述される。

位相シフト（phase shifting）という用語は、本明細書で使用される場合、基準位相に対して、相対的に、時間変化する、または一定包絡線信号の位相成分を遅らせること、または進めることを指す。

１．１）複素包絡線時間変化入力信号の生成例 図１Ａおよび図１Ｂは、時間変化包絡線および位相複素入力信号の生成を説明する例である。 図１Ａでは、時間変化包絡線搬送波信号１０４、１０６が、位相コントローラ１１０に入力される。 位相コントローラ１１０は、信号１０４、１０６の位相成分を操作する。 言い換えると、位相コントローラ１１０は、信号１０４、１０６を位相シフトすることができる。 したがって、結果の信号１０８、１１２は、信号１０４、１０６に対して位相シフトされていることになる。 図１Ａの例では、信号１０８、１１２から分かるように、位相コントローラ１１０は、時刻刻ｔ ₀に、信号１０４、１０６において位相反転（１８０度位相シフト）を引き起こす。 信号１０８、１１２は、時間変化複素搬送波信号を表す。 信号１０８、１１２は、時間変化包絡線および位相成分の両方を有する。 信号１０８、１１２は、合算されると、信号１１４をもたらす。 信号１１４も、時間変化複素信号を表す。 信号１１４は、本発明のＶＰＡ実施形態への入力信号例（例えば、図５０のステップ５０４への入力例）とすることができる。

時間変化複素信号は、図１Ｂに示されるように、生成されることもできる。 図１Ｂでは、信号１１６、１１８は、ベースバンド信号を表す。 例えば、信号１１６、１１８は、信号の同相（Ｉ）および直交（Ｑ）ベースバンド成分とすることができる。 図１Ｂの例では、信号１１６、１１８は、＋１から−１に移行する際にゼロ交差を受ける。 信号１１６、１１８は、信号１２０によって、または９０度位相シフトされた信号１２０によって乗算される。 信号１１６は、信号１２０の０度シフト・バージョン（0 degree shifted version）によって乗算される。 信号１１８は、信号１２０の９０度シフト・バージョン（90 degree shifted version）によって乗算される。 結果の信号１２２、１２４は、時間変化複素搬送波信号を表す。 信号１２２、１２４が、信号１１６、１１８の時間変化振幅に従って変化する包絡線を有することに留意されたい。 さらに、信号１２２、１２４はともに、信号１１６、１１８のゼロ交差のところで、位相反転を受ける。 信号１２２、１２４は、合算されて、信号１２６をもたらす。 信号１２６は、時間変化複素信号を表す。 信号１２６は、本発明のＶＰＡ実施形態への入力信号例を表すことができる。 加えて、信号１１６、１１８も、本発明のＶＰＡ実施形態への入力信号例を表すことができる。

１．２）時間変化複素包絡線信号の一定包絡線信号からの生成例 このセクションの説明は、一般に、図５０のステップ５０８の動作に関する。 図１Ｃは、時間変化複素信号の、２つ以上の実質的に一定の包絡線信号の和からの生成についての３つの例を説明する。 しかし、本明細書で提供される教示に基づいて、図１Ｃの例で説明される概念が、２つ以上の一定包絡線信号の場合にも同様に拡張され得ることは、当業者であれば理解されよう。

図１Ｃの例１では、一定包絡線信号１３２、１３４が、位相コントローラ１３０に入力される。 位相コントローラ１３０は、信号１３２、１３４の位相成分を操作して、それぞれ信号１３６、１３８を生成する。 信号１３６、１３８は、実質的に一定の包絡線信号を表し、信号１４０を生成するために合算される。 例１に関連する図１Ｃのフェーザー（phasor）表現は、信号１３６、１３８をそれぞれフェーザーＰ ₁₃₆ 、Ｐ ₁₃₈として示す。 信号１４０は、フェーザーＰ ₁₄₀として示される。 例１では、Ｐ ₁₃₆ 、Ｐ ₁₃₈は、フェーザー表現の実軸に揃えられると仮定される基準信号に対して、角度φ ₁だけ対称的に位相シフトされている。 それに対応して、時間領域信号１３６、１３８は、等しい量だけ、しかし基準信号に対して互いに逆方向に位相シフトされる。 したがって、Ｐ ₁₃₆とＰ ₁₃₈の和であるＰ ₁₄₀は、基準信号と同相である。

図１Ｃの例２では、実質的に一定の包絡線信号１３２、１３４は、位相コントローラ１３０に入力される。 位相コントローラ１３０は、信号１３２、１３４の位相成分を操作して、それぞれ信号１４２、１４４を生成する。 信号１４２、１４４は、実質的に一定の包絡線信号を表し、信号１５０を生成するために合算される。 例２に関連するフェーザー表現は、信号１４２、１４４をそれぞれフェーザーＰ ₁₄₂ 、Ｐ ₁₄₄として示す。 信号１５０は、フェーザーＰ ₁₅₀として示される。 例２では、Ｐ ₁₄₂ 、Ｐ ₁₄₄は、基準信号に対して対称的に位相シフトされている。 したがって、Ｐ ₁₄₀と同様に、Ｐ ₁₅₀も基準信号と同相である。 しかし、Ｐ ₁₄₂ 、Ｐ ₁₄₄は、基準信号に対してφ ₂ ≠φ ₁である角度だけ位相シフトされている。 その結果、Ｐ ₁₅₀は、例１のＰ ₁₄₀とは異なる大きさを有する。 時間領域表現では、信号１４０、１５０は、同相であるが、互いに対して異なる振幅を有することに留意されたい。

図１Ｃの例３では、実質的に一定の包絡線信号１３２、１３４は、位相コントローラ１３０に入力される。 位相コントローラ１３０は、信号１３２、１３４の位相成分を操作して、それぞれ信号１４６、１４８を生成する。 信号１４６、１４８は、実質的に一定の包絡線信号を表し、信号１６０を生成するために合算される。 例３に関連するフェーザー表現は、信号１４６、１４８をそれぞれフェーザーＰ ₁₄₆ 、Ｐ ₁₄₈として示す。 信号１６０は、フェーザーＰ ₁₆₀として示される。 例３では、Ｐ ₁₄₆は、基準信号に対して角度φ ₃だけ位相シフトされている。 Ｐ ₁₄₈は、基準信号に対して角度φ ₄だけ位相シフトされており、φ ₃とφ ₄は、等しくても、または等しくなくてもよい。 したがって、Ｐ ₁₄₆とＰ ₁₄₈の和であるＰ ₁₆₀は、もはや基準信号と同相ではない。 Ｐ ₁₆₀は、基準信号に対して角度Θだけ位相シフトされている。 同様に、Ｐ ₁₆₀は、例１および例２のＰ ₁₄₀およびＰ ₁₅₀に対してΘだけ位相シフトされている。 Ｐ ₁₆₀は、図３に示されるように、Ｐ ₁₄₀に対して振幅が変化することもできる。

要約すると、図１Ｃの例は、時間変化振幅信号が、２つ以上の実質的に一定の包絡線信号の和によって獲得され得ることを示している（例１）。 さらに、時間変化信号は、２つ以上の実質的に一定の包絡線信号を逆方向に等しくシフトすることによっては、振幅変化をもつことができるが、それに与えられる位相変化をもつことはできない（例２）。 信号の２つ以上の一定の包絡線構成要素を同じ方向に等しくシフトすると、時間変化信号に対して、振幅変化なしで位相変化を与えることができる。 任意の時間変化振幅および位相信号が、２つ以上の実質的に一定の包絡線信号を使用して、生成されることができる（例３）。

図１Ｃの例の信号は、説明の目的でのみ正弦波形として示されていることに留意されたい。 本明細書の教示に基づいて、その他のタイプの波形も使用され得ることは、当業者であれば理解されよう。 図１Ｃの例は、説明の目的でのみ本明細書で提供され、本発明の特定の実施形態に対応してもよく、または対応しなくてもよいことも留意されるべきである。

１．３）ベクトル電力増幅の概要 ベクトル電力増幅の高水準の概要が、今から提供される。 図１Ｄは、例示的な時間変化複素入力信号１７２の電力増幅を示している。 図１Ａおよび図１Ｂで説明されたような信号１１４および１２６は、信号１７２の例とすることができる。 さらに、信号１７２は、１０４および１０６（図１Ａ）、１０８および１１２（図１Ａ）、１１６および１１８（図１Ｂ）、ならびに１２２および１２４（図１Ｂ）など、２つ以上の構成要素信号によって生成されることができ、または２つ以上の成分信号から構成されることができる。

図１Ｄの例では、ＶＰＡ１７０は、本発明によるＶＰＡシステム実施形態を表す。 ＶＰＡ１７０は、信号１７２を増幅して、増幅出力信号１７８を生成する。 出力信号１７８は、最小歪みしかをもたないように効率的に増幅される。

図１Ｄの例では、信号１７２および１７８は、それぞれ電圧信号Ｖ _in （ｔ）およびＶ _olt （ｔ）を表す。 任意の時刻刻において、図１Ｄの例では、Ｖ _in （ｔ）およびＶ _olt （ｔ）は、Ｋがスケール係数（scale factor）であり、ｔ'がＶＰＡシステムに存在する可能性のある時間遅延を表すとした場合に、Ｖ _olt （ｔ）＝Ｋｅｖ _in （ｔａｔ'）となるように関係付けられる。 電力の意味合いでは、

であり、出力信号１７８は、入力信号１７２の電力増幅されたバージョンである。

図１Ｄに示されるような、時間変化複素信号の線形（または実質的に線形）な電力増幅は、図１Ｅに示されるような本発明の実施形態によって達成される。

図１Ｅは、本発明の実施形態によるベクトル電力増幅実施形態を概念的に説明するブロック図例である。 図１Ｅでは、入力信号１７２は、時間変化複素信号を表す。 例えば、入力信号１７２は、図１Ａおよび図１Ｂで説明されたように生成されることができる。 実施形態では、信号１７２は、デジタルまたはアナログ信号とすることができる。 さらに、信号１７２は、ベースバンドまたは搬送波ベース信号（carrier-based signal）とすることができる。

図１Ｅを参照すると、本発明の実施形態によれば、入力信号１７２またはその同等物が、ＶＰＡ１８２に入力される。 図１Ｅの実施形態では、ＶＰＡ１８２は、状態機械（state machine）１８４およびアナログ回路１８６を含む。 状態機械１８４は、デジタルおよび／またはアナログ構成要素を含むことができる。 アナログ回路１８６は、アナログ構成要素を含むことができる。 ＶＰＡ１８２は、図１Ｅに示されるように、入力信号１７２を処理して、２つ以上の信号１８８−｛１，． ． ． ，ｎ｝を生成する。 図１Ｃで信号１３６、１３８、１４２、１４４、および１４６、１４８に関して説明されたように、信号１８８−｛１，． ． ． ，ｎ｝は、異なる期間にわたって、互いに対して位相シフトされても、または位相シフトされなくてもよい。 さらに、ＶＰＡ１８２は、信号１８８−｛１，． ． ． ，ｎ｝の和が、ある種の実施形態で信号１７２の増幅されたバージョン（amplified version）とすることができる信号１９４を生じさせるように、信号１８８−｛１，． ． ． ，ｎ｝を生成する。

図１Ｅを続けて参照すると、信号１８８−｛１，． ． ． ，ｎ｝は、実質的に一定の包絡線信号である。 したがって、先の段落の説明は、図５０のステップ５０４に対応する。

図１Ｅの例では、一般に図５０のステップ５０６に対応して、一定包絡線信号１８８−｛１，． ． ． ，ｎ｝は各々、対応する電力増幅器（ＰＡ）１９０−｛１，． ． ． ，ｎ｝によって独立に増幅されて、増幅された信号１９２−｛１，． ． ． ，ｎ｝を生成する。 実施形態では、ＰＡ１９０−｛１，． ． ． ，ｎ｝は、実質的に等しいそれぞれの一定包絡線信号１８８−｛１，． ． ． ，ｎ｝を増幅する。 増幅された信号１９２−｛１，． ． ． ，ｎ｝は、実質的に一定の包絡線信号であり、ステップ５０８で、合算されて、出力信号１９４を生成する。 出力信号１９４が、入力信号１７２の線形（または実質的に線形）に増幅されたバージョンであることができることに留意されたい。 出力信号１９４は、本明細書で説明されるように、入力信号１７２の周波数アップコンバート・バージョン（frequency-upconverted version）であることもできる。

２． 一般的な数学的概要 ２．１）フェーザー信号表現 図１は、信号ｒ（ｔ）のフェーザー表現

１０２を示している。 信号のフェーザー表現は、信号の包絡線の振幅（magnitude）および基準信号に対する信号の位相シフトを明示的に表現する。 本文書では、限定のためではなく便宜的に、基準信号は、フェーザー表現の直交空間の実（Ｒｅ）軸に揃えられるものとして定義される。 しかし、本発明は、この実施形態に限定されない。 信号の周波数情報は、この表現では暗黙に決まっており、基準信号の周波数によって与えられる。 例えば、図１を参照し、実軸がｃｏｓ（ωｔ）基準信号に対応すると仮定すると、フェーザー

は、関数ｒ（ｔ）＝Ｒ（ｔ）ｃｏｓ（ωｔ＋φ（ｔ））に変換され、ここでＲは

の大きさ（magnitude）である。

図１を続けて参照すると、フェーザー

は、実部フェーザー

および虚部フェーザー

に分解されることができる。

および

は、基準信号に関する

の同相および直交フェーザー成分であると言われる。 さらに、

および

に対応する信号は、それぞれＩ（ｔ）＝Ｒ（ｔ）・ｃｏｓ（φ（ｔ））およびＱ（ｔ）＝Ｒ（ｔ）・ｓｉｎ（φ（ｔ））として、ｒ（ｔ）に関係付けられることに留意されたい。 時間領域では、信号ｒ（ｔ）は、同相および直交成分によって以下のように書き表されることもできる。
ｒ（ｔ）＝Ｉ（ｔ）・ｃｏｓ（ωｔ）＋Ｑ（ｔ）・ｓｉｎ（ωｔ）＝
Ｒ（ｔ）・ｃｏｓ（φ（ｔ））・ｃｏｓ（ωｔ）＋Ｒ（ｔ）・ｓｉｎ（φ（ｔ））・ｓｉｎ（ωｔ） （１）
図１の例では、Ｒ（ｔ）は、特定の時刻において示されていることに留意されたい。

２．２）時間変化複素包絡線信号 図２は、２つの異なる時刻ｔ１およびｔ２における、信号ｒ（ｔ）のフェーザー表現を示している。 信号の包絡線の振幅で表されるフェーザーの大きさおよびその相対位相シフトはともに、時間ｔ１から時間ｔ２にかけて変化する。 図２では、これは、フェーザー

および

の変化する大きさ、ならびに対応する位相シフト角（phase shift angle）φ ₁およびφ ₂によって示されている。 したがって、信号ｒ（ｔ）は、時間変化複素包絡線信号である。

さらに、図２から、信号ｒ（ｔ）の実数部および虚数部のフェーザー成分も、振幅について時間変化することに留意されたい。 したがって、それらの対応する時間領域信号（time domain signals）も、時間変化包絡線を有する。

図３Ａ〜図３Ｃは、時間変化複素包絡線信号を生成するための変調例を示している。 図３Ａは、信号ｍ（ｔ）の図である。 図３Ｂは、搬送波信号ｃ（ｔ）の部分の図である。 図３Ｃは、信号ｍ（ｔ）およびｃ（ｔ）の乗算から得られる信号ｒ（ｔ）を示している。

図３Ａの例では、信号ｍ（ｔ）は、大きさが時間変化する信号である。 ｍ（ｔ）はさらに、ゼロ交差を受ける。 搬送波信号ｃ（ｔ）は、図３Ｂの例では、一般に信号ｍ（ｔ）の周波数より高いある搬送波周波数で振動している。

図３Ｃから、結果の信号ｒ（ｔ）が時間変化包絡線を有することが認められ得る。 さらに図３Ｃから、変調信号ｍ（ｔ）がゼロ交差する瞬間に、ｒ（ｔ）が位相反転を受けることにも留意されたい。 一定でない包絡線および位相をともにもつ場合、ｒ（ｔ）は、時間変化複素包絡線信号であると言われる。

２．３）時間変化包絡線信号の一定包絡線分解 大きさおよび位相が時間変化する任意のフェーザーは、基準フェーザーに対して適切に指定された位相シフトを有する、２つ以上の一定の大きさのフェーザーの合算によって、獲得されることができる。

図３Ｄは、時間変化包絡線および位相信号Ｓ（ｔ）の例の図を示している。 説明を簡単にするため、信号Ｓ（ｔ）は、最大包絡線振幅Ａを有する正弦信号であると仮定する。 図３Ｄはさらに、２つの一定包絡線信号Ｓ ₁ （ｔ）およびＳ ₂ （ｔ）の和によって、任意の時刻において、信号Ｓ（ｔ）がどのように獲得され得るかの例を示している。 一般に、Ｓ ₁ （ｔ）＝Ａ ₁ ｓｉｎ（ωｔ＋φ ₁ （ｔ））であり、Ｓ ₁ （ｔ）＝Ａ ₂ ｓｉｎ（ωｔ＋φ ₂ （ｔ））である。

説明の目的で、信号Ｓ ₁ （ｔ）およびＳ ₂ （ｔ）をＳ（ｔ）に対して適切に位相調整（ｐｈａｓｅ）することによって、Ｓ（ｔ）＝Ｋ（Ｓ ₁ （ｔ）＋Ｓ ₂ （ｔ））（Ｋは定数）となるように、Ｓ ₁ （ｔ）およびＳ ₂ （ｔ）がどのように合算され得るかを説明する３つの図が、図３Ｄに提供されている。 言い換えると、信号Ｓ（ｔ）は、任意の時刻に、２つ以上の信号に分解されることができる。 図３Ｄから、期間Ｔ ₁の間、Ｓ ₁ （ｔ）およびＳ ₂ （ｔ）はともに、信号Ｓ（ｔ）に対して同相であり、したがって、合算すると信号Ｓ（ｔ）の最大包絡線振幅Ａになる。 しかし、期間Ｔ ₃の間、Ｓ ₁ （ｔ）およびＳ ₂ （ｔ）は、互いに対して１８０度位相がずれており、したがって、合算すると信号Ｓ（ｔ）の最小包絡線振幅になる。

図３Ｄの例は、正弦波信号の場合を説明している。 しかし、フーリエ級数またはフーリエ変換によって表すことができる搬送波信号を変調する任意の時間変化包絡線も同様に、２つ以上の実質的に一定の包絡線信号に分解することができることは、当業者であれば理解されよう。 したがって、複数の実質的に一定の包絡線信号の位相を制御することによって、任意の時間変化複素包絡線信号を生成することができる。

３． ベクトル電力増幅方法およびシステム 本発明の実施形態によるベクトル電力増幅方法およびシステムは、任意の時間変化包絡線信号を２つ以上の実質的に一定の包絡線構成要素信号に分解する能力、またはそのような構成要素信号を受け取りもしくは生成し、構成要素信号を増幅し、その後、増幅された信号を合算して、時間変化複素包絡線信号の増幅バージョン（amplified version）を生成する能力に依存する。

セクション３．１〜３．３で、４ブランチ（４−ｂｒａｎｃｈ）および２ブランチ（２−ｂｒａｎｃｈ）実施形態を含む、本発明のベクトル電力増幅（ＶＰＡ）実施形態が提供される。 この説明において、各ＶＰＡ実施形態は、先ず、実施形態の基礎をなす概念の数学的誘導を使用して、概念的に提示される。 次に、ＶＰＡ実施形態の動作方法の実施形態が提示され、続いて、ＶＰＡ実施形態の様々なシステム・レベルの実施形態が提示される。

セクション３．４は、本発明の実施形態による制御モジュールの様々な実施形態を提示する。 本発明の実施形態による制御モジュールは、本発明のある種のＶＰＡ実施形態を可能にするために使用されることができる。 いくつかの実施形態では、制御モジュールは、ＶＰＡ実施形態の入力ステージと、ＶＰＡ実施形態の後続のベクトル変調ステージとの間にある中間モジュールである。

セクション３．５は、本発明の実施形態によるＶＰＡ出力ステージ実施形態を説明する。 出力ステージ実施形態は、ＶＰＡ実施形態の出力信号を生成することに関する。

セクション３．６は、本発明の実施形態による高調波制御に関する。 高調波制御は、本発明のある種の実施形態において実装して、ＶＰＡ実施形態の高調波における実数部および虚数部の電力を操作し、その結果、出力において基本周波数に存在する電力を増大させることができる。

セクション３．７は、本発明の実施形態による電力制御に関する。 電力制御は、本発明のＶＰＡ実施形態を利用することができる応用例の電力レベル要件を満たすために、本発明のある種の実施形態に実装することができる。

３．１）カルテシアン４ブランチ・ベクトル電力増幅器 限定のためではなく説明を容易にするために本明細書でカルテシアン４ブランチ（Cartesian 4-Branch）ＶＰＡ実施形態と呼ばれる、本発明の一実施形態によれば、時間変化複素包絡線信号は、４つの実質的に一定の包絡線構成要素信号に分解される。 構成要素信号は、等しくまたは実質的に等しく個別に増幅され、その後、元の時間変化複素包絡線信号の増幅バージョンを構成するために合算される。

この実施形態では、限定のためではなく説明の目的で、４ブランチが利用されることに留意されたい。 本発明の範囲は、その他の数のブランチの使用を包含し、そのような変形の実装は、本明細書に含まれる教示に基づいて、当業者には明らかであろう。

一実施形態では、時間変化複素包絡線信号は、最初にその同相および直交ベクトル成分に分解される。 フェーザー表現では、同相および直交ベクトル成分は、それぞれ信号の実数部および虚数部の各フェーザーに対応する。

上で説明されたように、信号の同相および直交ベクトル成分の大きさは、信号の振幅に比例して変化し、したがって、信号が時間変化包絡線信号である場合、一定包絡線ではない。 したがって、４ブランチＶＰＡ実施形態はさらに、信号の同相および直交ベクトル成分の各々を、２つは同相信号成分用、２つは直交信号成分用の、４つの実質的に一定の包絡線成分に分解する。 この概念は、フェーザー信号表現を使用して、図４で説明される。

図４の例では、フェーザー

および

は、それぞれ２つの時刻ｔ１およびｔ２における、例示的な時間変化複素包絡線信号の実数部フェーザーに対応する。 フェーザー

および

が異なる大きさをもつことに留意されたい。

図４を続けて参照すると、瞬間ｔ１において、フェーザー

は、上側および下側フェーザー

および

の合算によって、獲得されることができる。 同様に、瞬間ｔ２において、フェーザー

は、上側および下側フェーザー

および

の合算によって、獲得されることができる。 フェーザー

および

が、等しいまたは実質的に等しい大きさをもつことに留意されたい。 同様に、フェーザー

および

も、実質的に等しい大きさをもつ。 したがって、時間変化包絡線信号の実数部フェーザーは、少なくとも２つの実質的に一定の包絡線成分の合算によって、任意の時刻に獲得されることができる。

に対するフェーザー

および

の位相シフト、ならびに

に対するフェーザー

および

の位相シフトは、それぞれフェーザー

および

の所望する大きさに従って設定される。 １つのケースでは、上側および下側フェーザーが等しい大きさをもつように選択される場合、上側および下側フェーザーは、フェーザーに対して対称的に位相シフトされる。 これは、図４の例に示されており、すべてが等しい大きさをもつ

および

に対応する。 第２のケースでは、上側および下側フェーザーの位相シフトは、フェーザーに対して実質的に対称的に位相シフトされる。 本明細書の説明に基づいて、上側および下側フェーザーの大きさおよび位相シフトが正確に等しい値である必要はないことは、当業者であれば理解されよう。

一例として、図４に示されたケースについて、図４で、

および

として示される相対位相シフトは、正規化されたフェーザー

および

の大きさに関係付けられ得ることが、さらに確認されることができる。

ここで、Ｉ ₁およびＩ ₂は、それぞれフェーザー

および

の正規化された大きさを表し、Ｉ ₁およびＩ ₂の定義域は、式（２）および（３）が有効である定義域に従って適切に制限される。 式（２）および（３）は、相対位相シフトを正規化された大きさに関係付けるための１つの表現であることに留意されたい。 式（２）および（３）のその他の解法、等価表現、および／または簡略化表現も、利用されることができる。 相対位相シフトを正規化された大きさに関係付ける検索表が、使用されることもできる。

上で説明された概念は同様に、図４に示されるように、信号ｒ（ｔ）の虚数部のフェーザーまたは直交成分部分にも適用されることができる。 したがって、任意の時刻ｔにおいて、信号ｒ（ｔ）の虚フェーザー部分

は、実質的に等しいまたは一定の大きさの上側および下側フェーザー成分

および

を合算することによって、獲得されることができる。 この例では、

および

は、時間ｔにおける

の大きさに従って設定される角度だけ、

に対して対称的に位相シフトされる。

および

の所望するフェーザー

に対する関係は、Ｉ ₁およびＩ ₂をそれぞれＱ ₁およびＱ ₂で置き換えることによって、式２および３で定義されるように関係付けられる。

上の説明から、フェーザー表現では、大きさおよび位相が可変の任意のフェーザー

は、以下のように、４つの実質的に大きさが一定のフェーザー成分の合算によって構成され得ることが導かれ、

ここで、Ｉ _U 、Ｉ _L 、Ｑ _U 、およびＱ _Lは、それぞれフェーザー

および

の大きさを表す。

それに対応して、時間領域では、時間変化複素包絡線正弦信号ｒ（ｔ）＝Ｒ（ｔ）ｃｏｓ（ωｔ＋φ）は、以下のように、４つの一定の包絡線信号の和によって構成される。

ここで、

は、

が正の実軸と同相か、それとも１８０°位相がずれているかに依存する。 同様に、

は、

が虚軸と同相か、それとも１８０°位相がずれているかに依存する。

は、実軸に対する

および

の位相シフトに対応する。 同様に、

は、虚軸に対する

および

の位相シフトに対応する。

および

は、（２）および（３）で与えられる式を使用して、算出されることができる。

式（５）は、以下のように、さらに簡略化されることができる。

ここで、

および

である。

式（５）および式（６）の時間領域表現は正弦波形の場合について提供されたが、非正弦波形についても、適切な基底関数（basis function）を使用して、等価表現が展開できることは、当業者であれば理解できよう。 さらに、当業者であれば本明細書の教示に基づいて理解されるように、上で説明された実質的に一定の包絡線信号への２次元分解は、多次元分解に適切に拡張されることができる。

図５は、カルテシアン４ブランチＶＰＡ実施形態のブロック図例である。 所望する電力レベルおよび周波数特性の出力信号ｒ（ｔ）５７８が、カルテシアン４ブランチＶＰＡ実施形態によるベースバンド同相および直交成分から生成される。

図５の例では、シンセサイザ５１０などの周波数ジェネレータが、出力信号ｒ（ｔ）５７８のものと同じ周波数をもつ基準信号Ａ＊ｃｏｓ（ωｔ）５１１を生成する。 基準信号の選択が所望する出力信号に従って行われることは、当業者であれば理解できよう。 例えば、所望する出力信号の所望する周波数が２．４ＧＨｚである場合、基準信号の周波数は、２．４ＧＨｚに設定される。 このようにして、本発明の実施形態は、周波数アップ・コンバージョンを達成する。

図５を参照すると、１つまたは複数の位相スプリッタが使用されて、基準信号５１１に基づいて信号５２１、５３１、５４１および５５１を生成する。 図５の例では、これは、位相スプリッタ５１２、５１４、５１６を使用し、各位相スプリッタにおいて０°の位相シフトが適用されることによって、行われる。 しかし、基準信号５１１から信号５２１、５３１、５４１、５５１を生成するために様々な技法が使用され得ることは、当業者であれば理解されよう。 例えば、単一ステップで４つの複製信号（replica）５２１、５３１、５４１、５５１を生成するために、１：４位相スプリッタが使用されることができ、あるいは、図５の実施形態例では、信号５１１は、信号５２１、５３１、５４１、５５１に直接結合されることができる。 実施形態に応じて、所望する信号５２１、５３１、５４１、５５１をもたらすために、様々な位相スプリッタが適用されることもできる。

図５を続けて参照すると、信号５２１、５３１、５４１、５５１の各々は、それぞれ対応するベクトル変調器５２０、５３０、５４０、５５０に提供される。 ベクトル変調器５２０、５３０、５４０、５５０は、適切な入力信号を用いて、式（６）で提供される式に従って、信号ｒ（ｔ）の４つの一定包絡線構成要素を生成する。 図５の実施形態例では、ベクトル変調器５２０および５３０は、それぞれ信号ｒ（ｔ）のＩ _U （ｔ）およびＩ _L （ｔ）成分を生成する。 同様に、ベクトル変調器５４０および５５０は、それぞれ信号ｒ（ｔ）のＱ _U （ｔ）およびＱ _L （ｔ）成分を生成する。

各ベクトル変調器５２０、５３０、５４０、５５０の実際の実装は、様々であることができる。 例えば、（６）の式による一定包絡線構成要素を生成するために様々な技法が存在することは、当業者であれば理解されよう。

図５の実施形態例では、各ベクトル変調器５２０、５３０、５４０、５５０は、信号５２２、５３１、５４１、５５１を位相調整するための入力位相スプリッタ５２２、５３２、５４２、５５２を含む。 したがって、同相および直交成分、またはそれぞれの入力信号を生成するために、入力位相スプリッタ５２２、５３２、５４２、５５２が使用される。

各ベクトル変調器５２０、５３０、５４０、５５０では、同相および直交成分が、振幅情報と乗算される。 図５では、例えば、乗算器５２４は、信号５２１の直交成分を、Ｉ _U （ｔ）の直交振幅情報Ｉ _UYと乗算する。 並列して、乗算器５２６は、同相複製信号を、Ｉ _U （ｔ）の同相振幅情報ｓｇｎ（Ｉ）×Ｉ _UXと乗算する。

Ｉ _U （ｔ）の一定包絡線構成要素を生成するため、信号５２５および５２７が、位相スプリッタ５２８または代替合算技法を使用して合算される。 結果の信号５２９は、信号ｒ（ｔ）のＩＵ（ｔ）成分に対応する。

上で説明されたのと同様の方法で、ベクトル変調器５３０、５４０、５５０は、それぞれ信号ｒ（ｔ）のＩ _L （ｔ）、Ｑ _U （ｔ）、およびＱ _L （ｔ）成分を生成する。 Ｉ _L （ｔ）、Ｑ _U （ｔ）、およびＱ _L （ｔ）は、それぞれ図５の信号５３９、５４９、５５９に対応する。

さらに、上で説明されたように、信号５２９、５３９、５４９、５５９は、実質的に等しくかつ一定の振幅の包絡線を有することによって特徴付けられる。 したがって、信号５２９、５３９、５４９、５５９が対応する電力増幅器（ＰＡ）５６２、５６４、５６６、５６８に入力されるとき、対応する増幅された信号５６３、５６５、５６７、５６９は、実質的に一定の包絡線信号である。

電力増幅器５６２、５６４、５６６、５６８は、それぞれ各信号５２９、５３９、５４９、５５９を増幅する。 一実施形態では、実質的に等しい電力増幅が、各信号５２９、５３９、５４９、５５９に適用される。 一実施形態では、ＰＡ５６２、５６４、５６６、５６８の電力増幅レベルは、出力信号ｒ（ｔ）の所望する電力レベルに従って設定される。

図５を続けて参照すると、増幅された信号５６３および５６５は、加算器５７２を使用して合算されて、信号ｒ（ｔ）の同相成分

の増幅されたバージョン５７３を生成する。 同様に、増幅された信号５６７および５６９は、加算器５７４を使用して合算されて、信号ｒ（ｔ）の直交成分

の増幅されたバージョン５７５を生成する。

信号５７３および５７５は、図５に示されるように、所望する出力信号ｒ（ｔ）に対応する結果の信号をもたらすように、加算器５７６を使用して合算される。

図５の例では、説明の目的でのみ加算器５７２、５７４、５７６が使用されているに過ぎないことが留意されなければならない。 増幅された信号５６３、５６５、５６７、５６９を合算するために、様々な技法が使用されることができる。 例えば、増幅された信号５６３、５６５、５６７、５６９はすべて、１つのステップで合算されて、信号５７８をもたらすことができる。 実際、本発明の様々なＶＰＡ実施形態によれば、増幅後に合算が行われれば十分である。 本発明のある種のＶＰＡ実施形態は、以下でさらに説明されるように、導線（wire）を介した直接結合などの最小損失合算技法を使用する。 代替として、ある種のＶＰＡ実施形態は、従来の電力合成技法を使用する。 その他の実施形態では、以下でさらに説明されるように、電力増幅器５６２、５６４、５６６、５６８は、複数入力単一出力（multiple-input single-output）電力増幅器として実装されることができる。

カルテシアン４ブランチＶＰＡ実施形態の動作が、図６のプロセス・フローチャートを参照して、今からさらに説明される。 プロセスは、所望する出力信号のベースバンド表現を受け取ることを含むステップ６１０で開始する。 一実施形態では、これは、所望する出力信号の同相（Ｉ）および直交（Ｑ）成分を受け取ることを含む。 別の実施形態では、これは、所望する出力信号の振幅および位相を受け取ることを含む。 カルテシアン４ブランチＶＰＡ実施形態の一実施形態では、ＩおよびＱはベースバンド成分である。 別の実施形態では、ＩおよびＱはＲＦ成分であり、ベースバンドにダウン・コンバートされる。

ステップ６２０は、所望する出力信号の所望する出力信号周波数に従って設定されたクロック信号を受け取ることを含む。 図５の例では、ステップ６２０は、基準信号５１１を受け取ることによって達成される。

ステップ６３０は、出力信号周波数をもつ第１および第２の信号を生成するためにＩ成分を処理することを含む。 第１および第２の信号は、実質的に一定でかつ等しい振幅の包絡線を有し、和（sum：合算した結果）はＩ成分に等しい。 第１および第２の信号は、上で説明されたＩ _U （ｔ）およびＩ _L （ｔ）一定包絡線構成要素に対応する。 図５の例では、ステップ６３０は、適切な入力信号を用いて、ベクトル変調器５２０および５３０によって達成される。

ステップ６４０は、出力信号周波数をもつ第３および第４の信号を生成するためにＱ成分を処理することを含む。 第３および第４の信号は、実質的に一定でかつ等しい振幅の包絡線を有し、和はＱ成分に等しい。 第３および第４の信号は、上で説明されたＱ _U （ｔ）およびＱ _L （ｔ）一定包絡線構成要素に対応する。 図５の例では、ステップ６３０は、適切な入力信号を用いて、ベクトル変調器５４０および５５０によって達成される。

ステップ６５０は、第１、第２、第３、および第４の信号の各々を個別に増幅し、所望する出力信号を生成するために増幅された信号を合算することを含む。 一実施形態では、第１、第２、第３、および第４の信号の増幅は、実質的に等しく、所望する出力信号の所望する電力レベルに従う。 図５の例では、ステップ６５０は、それぞれの信号５２９、５３９、５４９、５５９を増幅する電力増幅器５６２、５６４、５６６、５６８によって、また出力信号５７８を生成するために増幅された信号５６３、５６５、５６７、５６９を合算する加算器５７２、５７４、５７６によって達成される。

図７Ａは、図６のプロセス・フローチャート６００を実装するベクトル電力増幅器７００の例示的な一実施形態を示すブロック図である。 図７Ａの例では、オプションの構成要素は、破線を用いて示されている。 その他の実施形態では、さらなる構成要素を、オプションとすることができる。

ベクトル電力増幅器７００は、同相（Ｉ）ブランチ７０３および直交（Ｑ）ブランチ７０５を含む。 ＩブランチおよびＱブランチの各々はさらに、第１のブランチおよび第２のブランチを備える。

同相（Ｉ）情報信号７０２は、Ｉデータ伝達機能モジュール（Transfer Function module）７１０によって受け取られる。 一実施形態では、Ｉ情報信号７０２は、デジタル・ベースバンド信号を含む。 一実施形態では、Ｉデータ伝達機能モジュール７１０は、サンプル・クロック７０６に従ってＩ情報信号７０２をサンプリングする。 別の実施形態では、Ｉ情報信号７０２は、アナログ・ベースバンド信号を含み、アナログ・ベースバンド信号は、Ｉデータ伝達機能モジュール７１０に入力される前に、アナログ−デジタル変換器（ＡＤＣ）（図７Ａには図示されず）を使用して、デジタルに変換される。 別の実施形態では、Ｉ情報信号７０２は、アナログ・ベースバンド信号を含み、アナログ・ベースバンド信号は、アナログ形式で、アナログ回路も含むＩデータ伝達機能モジュール７１０に入力される。 別の実施形態では、Ｉ情報信号７０２は、ＲＦ信号を含み、ＲＦ信号は、Ｉデータ伝達機能モジュール７１０に入力される前に、上で説明された実施形態のいずれかを使用して、ベースバンドにダウン・コンバートされる。

Ｉデータ伝達機能モジュール７１０は、Ｉ情報信号７０２を処理し、Ｉ情報信号７０２の少なくとも２つの一定包絡線構成要素信号についての同相および直交振幅情報を決定する。 図５を参照して上で説明されたように、同相および直交ベクトル変調器は、それぞれｓｇｎ（Ｉ）×Ｉ _UXおよびＩ _UYに対応する振幅情報を入力する。 Ｉデータ伝達機能モジュール７１０の動作は、以下のセクション３．４でさらに説明される。

Ｉデータ伝達機能モジュール７１０は、ベクトル変調器７６０および７６２の同相および直交振幅成分を制御するために使用される情報信号７２２および７２４を出力する。 一実施形態では、信号７２２、７２４は、デジタル信号である。 したがって、各信号７２２、７２４は、それぞれ対応するデジタル−アナログ変換器（ＤＡＣ）７３０、７３２に供給される。 ＤＡＣ７３０、７３２の分解能（resolution）およびサンプル・レートは、出力信号７８２の所望するＩ成分を得るように選択される。 ＤＡＣ７３０、７３２は、それぞれＤＡＣクロック信号７２３、７２５によって制御される。 ＤＡＣクロック信号７２３、７２５は、同じクロック信号から取り出されることもでき、または独立であることもできる。

別の実施形態では、信号７２２、７２４は、アナログ信号であり、ＤＡＣ７３０、７３２は必要とされない。

図７Ａの例示的な実施形態では、ＤＡＣ７３０、７３２は、デジタル情報信号７２２、７２４を対応するアナログ信号に変換し、これらのアナログ信号をそれぞれオプションの補間フィルタ７３１、７３３に入力する。 アンチ・エイリアス・フィルタとしても働く補間フィルタ７３１、７３３は、所望する出力波形を生成するためにＤＡＣ出力を整形する。 補間フィルタ７３１、７３３は、それぞれ信号７４０、７４２を生成する。 信号７４１は、信号７４０の反転を表す。 信号７４０〜７４２は、ベクトル変調器７６０、７６２に入力される。

ベクトル変調器７６０、７６２は、Ｉ情報信号７０２の一定包絡線構成要素を生成するために、信号７４０〜７４２を適切に位相調整されたクロック信号と乗算する。 クロック信号は、所望する出力信号周波数に従ったレートを有するチャネル・クロック信号７０８から取り出される。 例えば７５０、７５２などの複数の位相スプリッタ、およびベクトル変調器乗算器（vector modulator multipliers）に関連付けられたフェーザーが、適切に位相調整されたクロック信号を生成するために使用されることができる。

図７Ａの実施形態では、例えば、ベクトル変調器７６０は、直交振幅情報信号７４０を用いて、９０°シフトされたチャネル・クロック信号を変調する。 並行して、ベクトル変調器７６０は、同相振幅情報信号７４２を用いて、同相チャネル・クロック信号を変調する。 ベクトル変調器７６０は、２つの変調信号を合成して、Ｉ情報信号７０２の第１の変調された一定包絡線構成要素７６１を生成する。 同様に、ベクトル変調器７６２は、信号７４１および７４２を使用して、Ｉ情報信号７０２の第２の変調された一定包絡線構成要素７６３を生成する。 信号７６１および７６３は、それぞれ、図５を参照して説明されたＩ _U （ｔ）およびＩ _L （ｔ）一定包絡線構成要素に対応する。

並行して同様の方法で、ベクトル電力増幅器７００のＱブランチは、直交（Ｑ）情報信号７０４の少なくとも２つの一定包絡線構成要素信号を生成する。

図７Ａの実施形態では、例えば、ベクトル変調器７６４は、信号７４４および７４６を使用して、Ｑ情報信号７０４の第１の一定包絡線構成要素７６５を生成する。 同様に、ベクトル変調器７６６は、信号７４５および７４６を使用して、Ｑ情報信号７０４の第２の一定包絡線構成要素７６７を生成する。

図５に関係して上で説明されたように、構成要素信号７６１、７６３、７６５、７６７は、実質的に等しくかつ一定の振幅の包絡線を有する。 図７Ａの例示的な実施形態では、信号７６１、７６３、７６５、７６７は、それぞれ対応する電力増幅器（ＰＡ）７７０、７７２、７７４、７７６に入力される。 ＰＡ７７０、７７２、７７４、７７６は、線形または非線形電力増幅器とすることができる。 一実施形態では、ＰＡ７７０、７７２、７７４、７７６は、スイッチング電力増幅器を含む。

回路７１４および７１６（限定のためではなく参照を容易にするために、本明細書では「オートバイアス回路（autobias circuitry）」と呼ばれる）は、この実施形態では、Ｉ情報信号７０２およびＱ情報信号７０４に従って、ＰＡ７７０、７７２、７７４、７７６のバイアスを制御する。 図７Ａの実施形態では、オートバイアス回路７１４および７１６は、それぞれバイアス信号７１５および７１７を、ＰＡ７７０、７７２およびＰＡ７７４、７７６に提供する。 オートバイアス回路７１４、７１６は、以下のセクション３．５でさらに説明される。 ＰＡ７７０、７７２、７７４、７７６の実施形態も、以下のセクション３．５で説明される。

一実施形態では、ＰＡ７７０、７７２、７７４、７７６は、実質的に等しい電力増幅を、それぞれの実質的に一定の包絡線信号７６１、７６３、７６５、７６７に適用する。 その他の実施形態では、追加の電力増幅を提供するために、ＰＡドライバが追加的に利用される。 図７Ａの実施形態では、ＰＡドライバ７９４、７９５、７９６、７９７は、ベクトル電力増幅器７００の各ブランチの、それぞれのベクトル変調器７６０、７６２、７６４、７６６とそれぞれのＰＡ７７０、７７２、７７４、７７６の間に任意選択で追加される。

ＰＡ７７０、７７２、７７４、７７６の出力は、ベクトル電力増幅器７００の出力信号７８２を生成するために、一緒に結合される。 一実施形態では、ＰＡ７７０、７７２、７７４、７７６の出力は、導線（wire）を使用して直接的に一緒に結合される。 このような直接結合は、ＰＡ７７０、７７２、７７４、７７６の出力の間に、抵抗性、誘導性、もしくは容量性のアイソレーション（isolation）が、ごくわずか存在するだけか、または全く存在しないことを意味する。 言い換えると、ＰＡ７７０、７７２、７７４、７７６の出力は、介在構成要素なしに一緒に結合される。 代替として、一実施形態では、ＰＡ７７０、７７２、７７４、７７６の出力は、低いもしくは最低インピーダンス接続をもたらすインダクタンスおよび／もしくはキャパシタンスを介して、ならびに／または最小アイソレーションおよび最低電力損失をもたらす接続を介して、間接的に一緒に結合される。 代替として、ＰＡ７７０、７７２、７７４、７７６の出力は、ウィルキンソン（Wilkinson）、ハイブリッド、変圧器、または知られた能動合成器など、よく知られた合成技法を使用して結合される。 一実施形態では、ＰＡ７７０、７７２、７７４、７７６は、統合された増幅および電力合成を単一動作で提供する。 一実施形態では、本明細書で説明される１つまたは複数の電力増幅器および／またはドライバは、複数入力、単一出力電力増幅技法を使用して実装され、その例が図７Ｂおよび図５１Ａ〜Ｈに示されている。

出力信号７８２は、Ｉ情報信号７０２およびＱ情報信号７０４のＩの特性およびＱの特性を含む。 さらに、出力信号７８２は、その各構成要素の周波数と同じ周波数を有し、その結果、所望するアップ・コンバートされた出力周波数を有する。 ベクトル電力増幅器７００の実施形態では、プルアップ・インピーダンス（pull-up impedance）７８０が、ベクトル増幅器７００の出力と電源の間に結合される。 本発明の電力増幅方法およびシステムによる出力ステージ実施形態は、以下のセクション３．５でさらに説明される。

ベクトル電力増幅器７００のその他の実施形態では、増幅器の回路内のプロセス変動を補償するために、プロセス検出器が利用される。 図７Ａの実施形態では、例えば、プロセス検出器７９１〜７９３が、ＰＡドライバ７９４〜７９７および位相スプリッタ７５０における変動を監視するために、任意選択で追加される。 さらなる実施形態では、周波数変動を補償するために、周波数補償回路７９９が利用されることができる。

図７Ｂは、ベクトル電力増幅器７００の別の例示的な実施形態を示すブロック図である。 オプションの構成要素は、破線を用いて示されているが、その他の実施形態では、オプションの構成要素を多くしたり少なくしたりすることができる。

この実施形態は、図７Ａの増幅器の複数入力単一出力（ＭＩＳＯ）実装を示している。 図７Ｂの実施形態では、ベクトル変調器７６０、７６２、７６４、７６６から出力される一定包絡線信号７６１、７６３、７６５、７６７が、ＭＩＳＯ ＰＡ７８４、７８６に入力される。 ＭＩＳＯ ＰＡ７８４、７８６は、２入力単一出力電力増幅器である。 一実施形態では、ＭＩＳＯ ＰＡ７８４、７８６は、図７Ａの実施形態に示されたような要素７７０、７７２、７７４、７７６、７９４〜７９７、またはそれらの機能的同等物を含む。 別の実施形態では、ＭＩＳＯ ＰＡ７８４、７８６は、オプションのプレ・ドライバ（pre-driver）およびオプションのプロセス検出回路など、その他の要素を含むことができる。 さらに、ＭＩＳＯ ＰＡ７８４、７８６は、図７Ｂに示されるような２入力ＰＡには限定されない。 図５１Ａ〜Ｈを参照して以下でさらに説明されるその他の実施形態では、ＰＡ７８４、７８６は、任意の数の入力および出力を有することができる。

図８Ａは、図６に示されたカルテシアン４ブランチＶＰＡ方法によるベクトル電力増幅器の別の例示的な実施形態８００Ａを示すブロック図である。 オプションの構成要素は、破線を用いて示されているが、その他の実施形態は、より多いまたはより少ないオプションの構成要素を有してもよい。

図８Ａの実施形態では、十分な分解能およびサンプル・レートのＤＡＣ８３０が、図７Ａの実施形態のＤＡＣ７３０、７３２、７３４、７３６に取って代わる。 ＤＡＣ８３０のサンプル・レートは、ＤＡＣクロック信号８２６によって制御される。

ＤＡＣ８３０は、上で説明されたように、Ｉデータ伝達機能モジュール７１０およびＱデータ伝達機能モジュール７１２から、それぞれ同相および直交情報信号８１０および８２０を受け取る。 一実施形態では、入力セレクタ８２２が、ＤＡＣ８３０に入力される信号８１０および８２０の順序を選択する。

ＤＡＣ８３０は、一度に単一のアナログ信号を出力することができる。 一実施形態では、図８Ａに示されるように、増幅器の４つのブランチへの適切な信号タイミングを保証するために、サンプル・アンド・ホールド構成が使用されることになる。

ＤＡＣ８３０は、アナログ信号８３２、８３４、８３６、８３８を、第１の組のサンプル・アンド・ホールド回路（sample-and-hold circuit）８４２、８４４、８４６、８４８に順次出力する。 一実施形態では、ＤＡＣ８３０は、図７Ａの実施形態のＤＡＣ７３０、７３２、７３４、７３６の動作をエミュレートするために、十分なレートでクロックされる。 出力セレクタ８２４は、出力信号８３２、８３４、８３６、８３８のどれが出力として選択されるべきかを決定する。

ＤＡＣ８３０のＤＡＣクロック信号８２６、出力セレクタ信号８２４、入力セレクタ８２２、およびサンプル・アンド・ホールド・クロック８４０Ａ〜Ｄ、８５０は、制御モジュールによって制御され、制御モジュールは、独立とすることができ、または伝達機能モジュール７１０および／もしくは７１２に統合することができる。

一実施形態では、サンプル・アンド・ホールド回路（Ｓ／Ｈ）８４２、８４４、８４６、８４８は、クロック信号８４０Ａ〜Ｄに従って、ＤＡＣ８３０から受け取られたアナログ値をサンプルし、ホールドする。 サンプル・アンド・ホールド回路８５２、８５４、８５６、８５８は、それぞれサンプル・アンド・ホールド回路８４２、８４４、８４６、８４８からのアナログ値をサンプルし、ホールドする。 次に、サンプル・アンド・ホールド回路８５２、８５４、８５６、８５８は、受け取られたアナログ値をホールドし、共通クロック信号８５０に従って、その値をベクトル変調器７６０、７６２、７６４、７６６に同時にリリースする。 別の実施形態では、サンプル・アンド・ホールド回路８５２、８５４、８５６、８５８は、アンチ・エイリアス・フィルタでもあるオプションの補間フィルタ７３１、７３３、７３５、７３７に値をリリースする。 一実施形態では、Ｓ／Ｈ８５２、８５４、８５６、８５８の出力が時間的に揃えられることを保証するために、共通クロック信号８５０が使用される。

ベクトル電力増幅器８００Ａのその他の態様は、ベクトル電力増幅器７００に関係して上で説明された態様に実質的に対応する。

図８Ｂは、図６に示されたカルテシアン４ブランチＶＰＡ方法によるベクトル電力増幅器の別の例示的な実施形態８００Ｂを示すブロック図である。 オプションの構成要素は、破線を用いて示されているが、その他の実施形態は、オプションの構成要素を多くしたり少なくしたりすることができる。

実施形態８００Ｂは、ベクトル電力増幅器の別の単一ＤＡＣ実装を示している。 しかし、図８Ａの実施形態と対照すると、サンプル・アンド・ホールド構成は、サンプル・アンド・ホールド回路（Ｓ／Ｈ）の単一の組を含む。 図８Ｂに示されるように、Ｓ／Ｈ８４２、８４４、８４６、８４８は、ＤＡＣ８３０から、信号８３２、８３４、８３６、８３８として示されるアナログ値を受け取る。 Ｓ／Ｈ回路８４２、８４４、８４６、８４８の各々は、示されるように異なるクロック８４０Ａ〜Ｄに従って、受け取られた値をリリースする。 信号７４０、７４１、７４２、７４４、７４５、７４６を生成するために使用されるアナログ・サンプルの間の時間差は、伝達機能７１０および７１２において補償されることができる。 図８Ｂの実施形態によれば、図８Ａの実施形態と比べて、Ｓ／Ｈ回路の１つのレベルが除去されることができ、それによって、増幅器のサイズおよび複雑さを減らすことができる。

ベクトル電力増幅器８００Ｂのその他の態様は、ベクトル電力増幅器７００および８００Ａに関係して上で説明された態様に実質的に対応する。

図８Ｃは、ベクトル電力増幅器７００の別の例示的な実施形態８００Ｃを示すブロック図である。 オプションの構成要素は、破線を用いて示されているが、その他の実施形態は、オプションの構成要素を多くしたり少なくしたりすることができる。 図８Ｃの実施形態は、図８Ａの増幅器の複数入力単一出力（ＭＩＳＯ）実装を示している。 図８Ｃの実施形態では、ベクトル変調器７６０、７６２、７６４、７６６からの出力される一定包絡線信号７６１、７６３、７６５、７６７が、ＭＩＳＯ ＰＡ８６０、８６２に入力される。 ＭＩＳＯ ＰＡ８６０、８６２は、２入力単一出力電力増幅器である。 一実施形態では、ＭＩＳＯ ＰＡ８６０、８６２は、図７Ａの実施形態に示されたような要素７７０、７７２、７７４、７７６、７９４〜７９７、またはそれらの機能的同等物を含む。 別の実施形態では、ＭＩＳＯ ＰＡ８６０、８６２は、オプションのプレ・ドライバおよびオプションのプロセス検出回路など、その他の要素を含むことができる。 別の実施形態では、ＭＩＳＯ ＰＡ８６０、８６２は、プレ・ドライバなど、図７Ａの実施形態に示されていないその他の要素を含むことができる。 さらに、ＭＩＳＯ ＰＡ８６０、８６２は、図８Ｃに示されるような２入力ＰＡには限定されない。 図５１Ａ〜Ｈを参照して以下でさらに説明されるその他の実施形態では、ＰＡ８６０、８６２は、任意の数の入力および出力を有することができる。

ベクトル電力増幅器８００Ｃのその他の態様は、ベクトル電力増幅器７００および８００Ａに関係して上で説明された態様に実質的に対応する。

図８Ｄは、ベクトル電力増幅器７００の別の例示的な実施形態８００Ｄを示すブロック図である。 オプションの構成要素は、破線を用いて示されているが、その他の実施形態は、オプションの構成要素を多くしたり少なくしたりすることができる。 図８Ｄの実施形態は、図８Ｂの増幅器の複数入力単一出力（ＭＩＳＯ）実装を示している。 図８Ｄの実施形態では、ベクトル変調器７６０、７６２、７６４、７６６からの出力される一定包絡線信号７６１、７６３、７６５、７６７が、ＭＩＳＯ ＰＡ８７０、８７２に入力される。 ＭＩＳＯ ＰＡ８７０、８７２は、２入力単一出力電力増幅器である。 一実施形態では、ＭＩＳＯ ＰＡ８７０、８７２は、図７Ａの実施形態に示されたような要素７７０、７７２、７７４、７７６、７９４〜７９７、またはそれらの機能的同等物を含む。 別の実施形態では、ＭＩＳＯ ＰＡ８７０、８７２は、オプションのプレ・ドライバおよびオプションのプロセス検出回路など、その他の要素を含むことができる。 別の実施形態では、ＭＩＳＯ ＰＡ８７０、８７２は、プレ・ドライバなど、図７Ａの実施形態に示されていないその他の要素を含むことができる。 さらに、ＭＩＳＯ ＰＡ８７０、８７２は、図８Ｄに示されるような２入力ＰＡには限定されない。 図５１Ａ〜Ｈを参照して以下でさらに説明されるその他の実施形態では、ＰＡ８７０および８７２は、任意の数の入力および出力を有することができる。

ベクトル電力増幅器８００Ｄのその他の態様は、ベクトル電力増幅器７００および８００Ｂに関係して上で説明された態様に実質的に対応する。

３．２）カルテシアン極カルテシアン極２ブランチ・ベクトル電力増幅器 カルテシアン極カルテシアン極（ＣＰＣＰ：Cartesian-Polar-Cartesian-Polar）２ブランチＶＰＡ実施形態が、今から説明される（この実施形態の名称は、限定のためではなく説明を容易にするために提供される）。

カルテシアン極カルテシアン極（ＣＰＣＰ）２ブランチＶＰＡ方法によれば、時間変化複素包絡線信号は、２つの実質的に一定の包絡線構成要素信号に分解される。 構成要素信号は、個別に増幅され、その後、元の時間変化複素包絡線信号の増幅バージョンを構成するために合算される。 加えて、時間変化複素包絡線信号の位相角が決定され、複数の構成要素信号の結果の和は、適切な角度だけシフトされた位相を有する。

ＣＰＣＰ２ブランチＶＰＡ方法の一実施形態では、時間変化複素包絡線信号の振幅および位相角は、信号の同相および直交成分から算出される。 振幅情報を与えられると、２つの実質的に一定の包絡線構成要素が、所望する時間変化包絡線信号の正規化バージョンから算出され、正規化は、位相および／または振幅の実装固有の操作を含む。 その後、２つの実質的に一定の包絡線構成要素は、所望する時間変化包絡線信号の位相シフトに関係する適切な角度だけ位相シフトされる。 その後、実質的に一定の包絡線構成要素は、個別に実質的に等しく増幅され、元の所望する時間変化包絡線信号の増幅バージョンを生成するために合算される。

図９Ａおよび図９Ｂは、フェーザー信号表現を使用して、ＣＰＣＰ２ブランチＶＰＡ実施形態を概念的に説明する。 図９Ａでは、フェーザー

は、時間変化複素包絡線入力信号ｒ（ｔ）を表す。 任意の時刻において、

は、信号ｒ（ｔ）の振幅および位相シフト角を反映する。 図９Ａに示される例では、

は、大きさＲおよび位相シフト角θによって特徴付けられる。 上で説明されたように、位相シフト角は、基準信号に対して測定される。

図９Ａを参照すると、

は、

および

によって生成される

の相対振幅成分を表す。

図９Ａを続けて参照すると、任意の時刻において、

は、上側フェーザー

および下側フェーザー

の合算によって獲得され得ることに留意されたい。 さらに、

および

は、実質的に一定の大きさを有するように維持されることができる。 したがって、フェーザー

および

は、２つの実質的に一定の包絡線信号を表す。 したがって、ｒ'（ｔ）は、任意の時刻において、フェーザー

および

に対応する２つの実質的に一定の包絡線信号の合算によって獲得されることができる。

に対するフェーザー

および

の位相シフトは、

の所望する大きさＲに従って設定される。 最も簡単なケースでは、上側および下側フェーザー

および

が等しい大きさをもつように選択される場合、上側および下側フェーザー

および

は、

に対して実質的に対称的に位相シフトされる。 これは、図９Ａの例に示されている。 「上側」および「下側」などの、ただしこれらに限定されない、向きを指示または暗示する語および句は、本明細書では参照を容易にするために使用され、機能的または構造的に限定するものではないことに留意されたい。

図９Ａに示されるケースについて、図９Ａで角

として示される

に対する

および

の位相シフトは、以下のように、

の大きさに関係付けられることが確認されることができ、

ここで、Ｒはフェーザー

の正規化された大きさを表す。

式（７）はさらに、

に変形されることができ、ここで、Ｒはフェーザー

の正規化された大きさを表す。

代替として、任意の実質的に等価な数学的式、またはルックアップテーブルなどその他の実質的に等価な数学的技法が、使用されることができる。

上の説明から、フェーザー表現では、可変の大きさおよび位相の任意のフェーザー

は、２つの一定の大きさのフェーザー成分によって構成され得ることが導かれる。

それに対応して、時間領域では、時間変化包絡線正弦信号ｒ'（ｔ）＝Ｒ（ｔ）×ｃｏｓ（ω）は、以下のように、２つの一定の包絡線信号によって構成され、

ここで、Ａは一定であり、

は、式（７）で示されるものである。

図９Ａから、式（９）は、
ｒ'（ｔ）＝Ｕ'（ｔ）＋Ｌ'（ｔ）；
Ｕ'（ｔ）＝Ｃｃｏｓ（ωｔ）＋αｓｉｎ（ωｔ）； （１０）
Ｌ'（ｔ）＝Ｃｃｏｓ（ωｔ）−βｓｉｎ（ωｔ）；
と書き直され得ることがさらに確認されることができ、ここで、Ｃはフェーザー

および

の実部成分を示し、

に等しい。 Ｃが

および

の共通成分であることに留意されたい。 αおよびβは、それぞれフェーザー

および

の虚部成分を示し、

である。 したがって、式（１２）から、

である。 当業者であれば本明細書の教示に基づいて理解されるように、例えば、ルックアップテーブルを含む、量Ａ、Ｂ、およびＣの上記表現のその他の等価および／または簡略化された表現が使用されることができる。

は

に対してθ度だけシフトされていることに留意されたい。 したがって、式（８）を使用して、

であることが、演繹されることができる。

式（１１）は、

の表現が、θ度だけシフトされた、上で説明されたフェーザー

および

を合算することによって獲得され得ることを含意している。 さらに、

の増幅された出力バージョン

は、フェーザー

および

のθ度シフト・バージョンの各々を実質的に等しく、別々に増幅し、それらを合算することによって獲得されることができる。 図９Ｂは、この概念を示している。 図９Ｂでは、フェーザー

および

は、フェーザー

および

のθ度シフトかつ増幅バージョンを表す。

および

は、一定の大きさのフェーザーであるので、

および

も、一定の大きさのフェーザーであることに留意されたい。 フェーザー

および

は合算されて、図９Ｂに示されるように、入力信号

の電力増幅されたバージョンであるフェーザー

になる。

等価的に、時間領域では、
ｒ _out （ｔ）＝Ｕ（ｔ）＋Ｌ（ｔ）；
Ｕ（ｔ）＝Ｋ［Ｃｃｏｓ（ωｔ＋θ）＋αｓｉｎ（ωｔ＋θ）］； （１２）
Ｌ（ｔ）＝Ｋ［Ｃｃｏｓ（ωｔ＋θ）−βｓｉｎ（ωｔ＋θ）］
と示されることができ、ここで、ｒ _out （ｔ）は、フェーザー

によって表される時間領域信号に対応し、Ｕ（ｔ）およびＬ（ｔ）は、フェーザー

および

によって表される時間領域信号に対応し、Ｋは電力増幅係数である。

式（９）および（１０）の時間領域表現は正弦波形の場合について提供されたが、非正弦波形についても、適切な基底関数を使用して、等価表現が展開開発されることができることは、当業者であれば理解できよう。

図１０は、ＣＰＣＰ２ブランチＶＰＡ実施形態の例示的な一実施形態１０００を概念的に示すブロック図である。 所望する電力レベルおよび周波数特性の出力信号ｒ（ｔ）が、ＣＰＣＰ２ブランチＶＰＡ実施形態に従って、同相および直交成分から生成される。

図１０の例では、クロック信号１０１０は、出力信号ｒ（ｔ）を生成するための基準信号を表す。 クロック信号１０１０は、所望する出力信号ｒ（ｔ）の周波数と同じ周波数を有する。

図１０を参照すると、Ｉｃｌｋ＿ｐｈａｓｅ信号１０１２およびＱｃｌｋ＿ｐｈａｓｅ信号１０１４は、Ｃｌｋ信号１０１０の同相および直交成分によって乗算され、ベースバンドのＩおよびＱ信号化から算出された、振幅アナログ値を表す。

図１０を続けて参照すると、クロック信号１０１０は、Ｉｃｌｋ＿ｐｈａｓｅ信号１０１２と乗算される。 並行して、クロック信号１０１０の９０°シフト・バージョンは、Ｑｃｌｋ＿ｐｈａｓｅ信号１０１４と乗算される。 ２つの乗算された信号は、合成されて、Ｒｃｌｋ信号１０１６を生成する。 Ｒｃｌｋ信号１０１６は、クロック信号１０１０と同じ周波数を有する。 さらに、Ｒｃｌｋ信号１０１６は、Ｑ（ｔ）とＩ（ｔ）の比に従う位相シフト角によって特徴付けられる。 Ｒｃｌｋ信号１０１６の大きさは、Ｒ ² ｃｌｋ＝Ｉ ² ｃｌｋ＿ｐｈａｓｅ＋Ｑ ² ｃｌｋ＿ｐｈａｓｅのようになる。 したがって、Ｒｃｌｋ信号１０１６は、所望する出力信号ｒ（ｔ）の位相特性を有する実質的に一定の包絡線信号を表す。

図１０を続けて参照すると、Ｒｃｌｋ信号１０１６は、並列して、２つのベクトル変調器１０６０および１０６２に入力される。 ベクトル変調器１０６０および１０６２は、それぞれ、（１２）に記述されるような、所望する出力信号ｒ（ｔ）の実質的に一定の包絡線構成要素Ｕ（ｔ）およびＬ（ｔ）を生成する。 ベクトル変調器１０６０では、共通信号１０２８と乗算された同相Ｒｃｌｋ信号１０２０が、第１の信号１０２６と乗算された、Ｒｃｌｋ信号の９０°シフト・バージョン１０１８と合成される。 並行して、ベクトル変調器１０６２では、共通信号１０２８と乗算された同相Ｒｃｌｋ信号１０２２が、第２の信号１０３０と乗算された、Ｒｃｌｋ信号の９０°シフト・バージョン１０２４と合成される。 共通信号１０２８、第１の信号１０２６、および第２の信号１０３０は、それぞれ、式（１２）に記述されるような、実部Ｃ、ならびに虚部αおよびβに対応する。

それぞれのベクトル変調器１０６０および１０６２の出力信号１０４０および１０４２は、それぞれ、入力信号ｒ（ｔ）の実質的に一定の包絡線構成要素Ｕ（ｔ）およびＬ（ｔ）に対応する。

上で説明されたように、信号１０４０および１０４２は、実質的に等しくかつ一定の振幅の包絡線を有することによって特徴付けられる。 したがって、信号１０４０および１０４２が、対応する電力増幅器（ＰＡ）１０４４および１０４６に入力される場合、対応する増幅された信号１０４８および１０５０は、実質的に一定の包絡線信号である。

電力増幅器１０４４および１０４６は、実質的に等しい電力増幅を、それぞれ信号１０４０および１０４２に適用する。 一実施形態では、ＰＡ１０４４および１０４６の電力増幅レベルは、出力信号ｒ（ｔ）の所望する出力レベルに従って設定される。 さらに、増幅された信号１０４８および１０５０は、互いに対して同相である。 したがって、図１０に示されるように、一緒に合算されるとき、結果の信号１０５２は、所望する出力信号ｒ（ｔ）に対応する。

図１０Ａは、ＣＰＣＰ２ブランチＶＰＡ実施形態の別の例示的な実施形態１０００Ａである。 実施形態１０００Ａは、図１０の実施形態１０００の複数入力単一出力（ＭＩＳＯ）実装を表す。

実施形態１０００Ａでは、ベクトル変調器１０６０および１０６２から出力される一定包絡線信号１０４０および１０４２は、ＭＩＳＯ ＰＡ１０５４に入力される。 ＭＩＳＯ ＰＡ１０５４は、２入力単一出力増幅器である。 一実施形態では、ＭＩＳＯ ＰＡ１０５４は、例えば、プレ・ドライバ、ドライバ、電力増幅器、およびプロセス検出器など（図１０Ａには図示されず）、様々な要素を含むことができる。 さらに、ＭＩＳＯ ＰＡ１０５４は、図１０Ａに示されるような、２入力ＰＡに限定されない。 図５１Ａ〜Ｈを参照して以下でさらに説明されるその他の実施形態では、ＰＡ１０５４は、任意の数の入力を有することができる。

ＣＰＣＰ２ブランチＶＰＡ実施形態の動作が、図１１のプロセス・フローチャート１１００に示されている。

プロセスは、所望する出力信号のベースバンド表現を受け取ることを含むステップ１１１０で開始する。 一実施形態では、これは、所望する出力信号の同相（Ｉ）および直交（Ｑ）成分を受け取ることを含む。 別の実施形態では、これは、所望する出力信号の振幅および位相を受け取ることを含む。

ステップ１１２０は、所望する出力信号の所望する出力信号周波数に従って設定されるクロック信号を受け取ることを含む。 図１０の例では、ステップ１１２０は、クロック信号１０１０を受け取ることによって達成される。

ステップ１１３０は、クロック信号を処理して、受け取られたＩ成分およびＱ成分に従う位相シフト角度を有する正規化クロック信号を生成することを含む。 一実施形態では、正規化クロック信号は、Ｉ成分およびＱ成分の比に従う位相シフト角度を有する一定包絡線信号である。 正規化信号の位相シフト角度は、元のクロック信号に対するものである。 図１０の例では、ステップ１１３０は、クロック信号１０１０の同相および直交成分を、Ｉｃｌｋ＿ｐｈａｓｅ信号１０１２およびＱｃｌｋ＿ｐｈａｓｅ信号１０１４で乗算し、その後、Ｒｃｌｋ信号１０１６を生成するために乗算された信号を合算することによって達成される。

ステップ１１４０は、Ｉ成分およびＱ成分の処理を含み、第１および第２の実質的に一定の包絡線構成要素信号を生成するのに必要な振幅情報を生成する。

ステップ１１５０は、ステップ１１４０の振幅情報および正規化クロック信号Ｒｃｌｋを処理して、所望する出力信号の第１および第２の一定包絡線構成要素信号を生成することを含む。 一実施形態では、ステップ１１５０は、所望する出力信号の第１および第２の一定包絡線構成要素を、正規化クロック信号の位相シフト角だけ位相シフトすることを含む。 図１０の例では、ステップ１１５０は、Ｒｃｌｋ信号１０１６を第１の信号１０２６、第２の信号１０３０、および共通信号１０２８で変調して、信号１０４０および１０４２を生成する、ベクトル変調器１０６０および１０６２によって達成される。

ステップ１１６０は、第１および第２の一定包絡線構成要素を個別に増幅し、増幅された信号を合算し、所望する出力信号を生成することを含む。 一実施形態では、第１および第２の一定包絡線構成要素の増幅は、実質的に等しく、所望する出力信号の所望する電力レベルに基づいている。 図１０の例では、ステップ１１６０は、信号１０４０および１０４２を増幅して、増幅された信号１０４８および１０５０を生成する、ＰＡ１０４４および１０４６によって達成される。

図１２は、プロセス・フローチャート１１００を実装するベクトル電力増幅器１２００の例示的な一実施形態を示すブロック図である。 オプションの構成要素は、破線を用いて示されているが、その他の実施形態では、より多いまたはより少ない構成要素を、オプションとすることができる。

図１２を参照すると、同相（Ｉ）および直交（Ｑ）情報信号１２１０が、ＩおよびＱのデータ伝達機能モジュール１２１６によって受け取られる。 一実施形態では、ＩおよびＱのデータ伝達機能モジュール１２１６は、サンプル・クロック１２１２に従って信号１２１０をサンプリングする。 ＩおよびＱの情報信号１２１０は、所望する出力信号ｒ（ｔ）のベースバンドＩおよびＱの情報を含む。

一実施形態では、ＩおよびＱのデータ伝達機能モジュール１２１６は、信号１２１０を処理して、情報信号１２２０、１２２２、１２２４、１２２６を生成する。 ＩおよびＱのデータ伝達機能モジュール１２１６の動作は、以下のセクション３．４でさらに説明される。

図１２を参照すると、情報信号１２２０は、所望する出力信号ｒ（ｔ）のベースバンド・バージョンの第１および第２の一定包絡線構成要素の直交振幅情報を含む。 例えば、図９Ａを参照すると、情報信号１２２０は、αおよびβ直交成分を含む。 図１２を参照すると、情報信号１２２６は、信号ｒ（ｔ）のベースバンド・バージョンの第１および第２の一定包絡線構成要素の同相振幅情報を含む。 例えば、図９Ａを参照すると、情報信号１２２６は、共通Ｃ同相成分を含む。

図１２を続けて参照すると、情報信号１２２２および１２２４は、それぞれ正規化された同相Ｉｃｌｋ＿ｐｈａｓｅおよび直交Ｑｃｌｋ＿ｐｈａｓｅ信号を含む。 Ｉｃｌｋ＿ｐｈａｓｅおよびＱｃｌｋ＿ｐｈａｓｅは、信号１２１０に含まれるＩおよびＱの情報信号の正規化バージョンである。 一実施形態では、Ｉｃｌｋ＿ｐｈａｓｅおよびＱｃｌｋ＿ｐｈａｓｅは、（Ｉ ² ｃｌｋ＿ｐｈａｓｅ＋Ｑ ² ｃｌｋ＿ｐｈａｓｅ＝定数）となるように正規化される。 信号１２５０の位相は、所望する出力信号の位相に対応し、Ｉｃｌｋ＿ｐｈａｓｅおよびＱｃｌｋ＿ｐｈａｓｅから生成されることに留意されたい。 図９Ｂを参照すると、Ｉｃｌｋ＿ｐｈａｓｅおよびＱｃｌｋ＿ｐｈａｓｅは、以下のように、ＩおよびＱに関係付けられ、

ここで、θは、図９Ｂでフェーザー

によって表される、所望する出力信号の位相を表す。 ベースバンドＩおよびＱの情報の符号情報は、４つの象限すべてについてθを算出するために考慮されなければならない。

図１２の例示的な実施形態では、情報信号１２２０、１２２２、１２２４、１２２６は、デジタル信号である。 したがって、情報信号１２２０、１２２２、１２２４、１２２６の各々は、対応するデジタル−アナログ変換器（ＤＡＣ）１２３０、１２３２、１２３４、１２３６に供給される。 ＤＡＣ１２３０、１２３２、１２３４、１２３６の分解能およびサンプル・レートは、特定の信号方式（specific signaling schemes）に従って選択される。 ＤＡＣ１２３０、１２３２、１２３４、１２３６は、それぞれＤＡＣクロック信号１２２１、１２２３、１２２５、１２２７によって制御される。 ＤＡＣクロック信号１２２１、１２２３、１２２５、１２２７は、同じクロック信号から取り出されることもでき、または独立であることもできる。

他の実施形態では、情報信号１２２０、１２２２、１２２４、１２２６は、アナログ形式で生成され、ＤＡＣは必要とされない。

図１２を参照すると、ＤＡＣ１２３０、１２３２、１２３４、１２３６は、デジタル情報信号１２２０、１２２２、１２２４、１２２６を対応するアナログ信号に変換し、これらのアナログ信号をそれぞれオプションの補間フィルタ１２３１、１２３３、１２３５、１２３７に入力する。 アンチ・エイリアス・フィルタとしても働く補間フィルタ１２３１、１２３３、１２３５、１２３７は、所望する出力波形を生成するためにＤＡＣ出力信号を整形する。 補間フィルタ１２３１、１２３３、１２３５、１２３７は、それぞれ信号１２４０、１２４４、１２４６、１２４８を生成する。 信号１２４２は、信号１２４０の反転を表す。

図１２を続けて参照すると、Ｉｃｌｋ＿ｐｈａｓｅおよびＱｃｌｋ＿ｐｈａｓｅ情報を含む信号１２４４および１２４６が、ベクトル変調器１２３８に入力される。 ベクトル変調器１２３８は、信号１２４４をチャネル・クロック信号１２１４で乗算する。 チャネル・クロック信号１２１４は、所望する出力信号周波数に従って選択される。 並行して、ベクトル変調器１２３８は、信号１２４６をチャネル・クロック信号１２１４の９０°シフト・バージョンで乗算する。 言い換えると、ベクトル変調器１２３８は、Ｉｃｌｋ＿ｐｈａｓｅの振幅を有する同相成分およびＱｃｌｋ＿ｐｈａｓｅの振幅を有する直交成分を生成する。

ベクトル変調器１２３８は、２つの変調信号を合成して、Ｒｃｌｋ信号１２５０を生成する。 Ｒｃｌｋ信号１２５０は、所望する出力周波数、および信号１２１０に含まれるＩおよびＱのデータに従う位相シフト角、を有する実質的に一定の包絡線信号である。

図１２を続けて参照すると、信号１２４０、１２４２、１２４８は、それぞれ信号ｒ（ｔ）の複素包絡線のＵ、Ｌ、および共通Ｃ振幅成分を含む。 信号１２４０、１２４２、１２４８は、Ｒｃｌｋ信号１２５０とともに、ベクトル変調器１２６０および１２６２に入力される。

ベクトル変調器１２６０は、Ｒｃｌｋ信号１２５０の９０°シフト・バージョンと乗算された信号１２４０と、Ｒｃｌｋ信号１２５０の０°シフト・バージョンと乗算された信号１２４８とを合算して、出力信号１２６４を生成する。 並行して、ベクトル変調器１２６２は、Ｒｃｌｋ信号１２５０の９０°シフト・バージョンと乗算された信号１２４２と、Ｒｃｌｋ信号１２５０の０°シフト・バージョンと乗算された信号１２４８とを合算して、出力信号１２６６を生成する。

出力信号１２６４および１２６６は、実質的に一定の包絡線信号を表す。 さらに、Ｒｃｌｋ信号１２５０に対する出力信号１２６４および１２６６の位相シフトは、それぞれ比α／Ｃおよびβ／Ｃに関連付けられた角度関係によって決定される。 一実施形態では、α＝−βであり、したがって、出力信号１２６４および１２６６は、Ｒｃｌｋ信号１２５０に対して対称的に位相調整されている。 例えば、図９Ｂを参照すると、出力信号１２６４および１２６６は、それぞれ一定の大きさのフェーザー

および

に対応する。

出力信号１２６４および１２６６の和が、ベースバンド信号ｒ（ｔ）のＩおよびＱの特性を有するチャネル・クロック変調信号（channel-clock-modulated signal）をもたらす。 しかし、ベクトル変調器１２００の出力で所望する電力レベルを達成するため、信号１２６４および１２６６は、増幅されて、増幅された出力信号を生成する。 図１２の実施形態では、信号１２６４および１２６６は、それぞれ電力増幅器（ＰＡ）１２７０および１２７２に入力され、増幅される。 一実施形態では、ＰＡ１２７０および１２７２は、スイッチング電力増幅器を含む。 オートバイアス回路１２１８は、以下のセクション３．５．２でさらに説明されるように、ＰＡ１２７０および１２７２のバイアスを制御する。 図１２の実施形態では、例えば、オートバイアス回路１２１８は、ＰＡ１２７０および１２７２にバイアス電圧１２２８を提供する。

一実施形態では、ＰＡ１２７０および１２７２は、それぞれの一定包絡線信号１２６４〜１２６６に、実質的に等しい電力増幅を適用する。 一実施形態では、電力増幅は、所望する出力電力レベルに従って設定される。 ベクトル電力変調器１２００のその他の実施形態では、追加の電力増幅能力を増幅器に提供するために、ＰＡドライバおよび／またはプレ・ドライバが追加的に利用される。 図１２の実施形態では、例えば、ＰＡドライバ１２８４および１２８６が、それぞれベクトル変調器１２６０および１２６２と後続のＰＡ１２７０および１２７２の間に任意選択で追加される。

ＰＡ１２７０および１２７２のそれぞれ出力信号１２７４および１２７６は、実質的に一定の包絡線信号である。 さらに、出力信号１２７４および１２７６が合算されるとき、結果として得られる信号は、最小の非線形歪みを有する。 図１２の実施形態では、出力信号１２７４および１２７６は、ベクトル電力増幅器１２００の出力信号１２８０を生成するために一緒に結合される。 一実施形態では、ＰＡ１２７０および１２７２の出力を結合する際にアイソレーションは使用されない。 したがって、結合によって受けるのは最小電力損失に過ぎない。 一実施形態では、ＰＡ１２７０および１２７２の出力は、導線を使用して直接的に一緒に結合される。 このような直接結合は、ＰＡ１２７０および１２７２の出力の間に、抵抗性、誘導性、もしくは容量性のアイソレーションがごくわずか存在するだけか、またはまったく存在しないことを意味する。 言い換えると、ＰＡ１２７０および１２７２の出力は、介在構成要素なしに一緒に結合される。 代替として、一実施形態では、ＰＡ１２７０および１２７２の出力は、低いもしくは最低インピーダンス接続をもたらすインダクタンスおよび／もしくはキャパシタンスを介して、ならびに／または最小アイソレーションおよび最低電力損失をもたらす接続を介して、間接的に一緒に結合される。 代替として、ＰＡ１２７０および１２７２の出力は、ウィルキンソン、ハイブリッド合成器、変圧器、または知られた能動合成器など、よく知られた合成技法を使用して結合される。 一実施形態では、ＰＡ１２７０および１２７２は、統合された増幅および電力合成を単一動作で提供する。 一実施形態では、本明細書で説明される１つまたは複数の電力増幅器および／またはドライバは、複数入力単一出力電力増幅技法を使用して実装され、その例が、図１２Ａ、図１２Ｂおよび図５１Ａ〜Ｈに示されている。

出力信号１２８０は、ベースバンド信号ｒ（ｔ）のＩおよびＱの特性、ならびに所望する出力電力レベルおよび周波数、を有する信号を表す。 ベクトル電力増幅器１２００の実施形態では、プルアップ・インピーダンス１２８８が、ベクトル電力増幅器１２００の出力と電源の間に結合される。 その他の実施形態では、インピーダンス整合ネットワーク１２９０が、ベクトル電力増幅器１２００の出力において結合される。 本発明の電力増幅方法およびシステムによる出力ステージ実施形態は、以下のセクション３．５でさらに説明される。

ベクトル電力増幅器１２００のその他の実施形態では、増幅器の回路内のプロセス変動を補償するために、プロセス検出器が利用される。 図１２の例示的な実施形態では、例えば、プロセス検出器１２８２が、ＰＡドライバ１２８４および１２８６における変動を監視するために、任意選択で追加される。

図１２Ａは、プロセス・フローチャート１１００を実装するベクトル電力増幅器１２００Ａの別の例示的な実施形態を示すブロック図である。 オプションの構成要素は、破線を用いて示されているが、その他の実施形態では、より多いまたはより少ない構成要素を、オプションとすることができる。

実施形態１２００Ａは、実施形態１２００の複数入力単一出力（ＭＩＳＯ）実装を示している。 実施形態１２００Ａでは、ベクトル変調器１２６０および１２６２から出力される一定包絡線信号１２６１および１２６３は、ＭＩＳＯ ＰＡ１２９２に入力される。 ＭＩＳＯ ＰＡ１２９２は、２入力単一出力電力増幅器である。 一実施形態では、ＭＩＳＯ ＰＡ１２９２は、図１２の実施形態に示されるような要素１２７０、１２７２、１２８２、１２８４、１２８６を含む。 別の実施形態では、ＭＩＳＯ ＰＡ１２９２は、プレ・ドライバなど、図１２の実施形態に示されていないその他の要素を含むことができる。 さらに、ＭＩＳＯ ＰＡ１２９２は、図１２Ａに示されるような２入力ＰＡには限定されない。 図５１Ａ〜Ｈを参照して以下でさらに説明されるその他の実施形態では、ＰＡ１２９２は、任意の数の入力および出力を有することができる。

図１２Ａを続けて参照すると、実施形態１２００Ａは、オートバイアス信号をＭＩＳＯ ＰＡ１２９２に送るための一実装を示している。 図１２Ａの実施形態では、オートバイアス回路１２１８によって生成されるオートバイアス信号１２８８は、ＭＩＳＯ ＰＡ１２９２の異なるステージにバイアスをかけるために、それから１つまたは複数の信号を引き出される。 図１２Ａの例に示されるように、３つのバイアス制御信号Ｂｉａｓ Ａ、Ｂｉａｓ Ｂ、Ｂｉａｓ Ｃが、オートバイアス信号１２８８から引き出され、その後、ＭＩＳＯ ＰＡ１２９２の異なるステージに入力される。 例えば、Ｂｉａｓ Ｃは、ＭＩＳＯ ＰＡ１２９２のプレ・ドライバ・ステージへのバイアス信号とすることができる。 同様に、Ｂｉａｓ ＢおよびＢｉａｓ Ａは、ＭＩＳＯ ＰＡ１２９２のドライバおよびＰＡステージへのバイアス信号とすることができる。

図１２Ｂの実施形態１２００Ｂに示される別の実装では、オートバイアス回路１２１８は、それぞれＢｉａｓ Ａ、Ｂｉａｓ Ｂ、Ｂｉａｓ Ｃに対応する別々のオートバイアス信号１２９５、１２９６、１２９５を生成する。 信号１２９５、１２９６、１２９７は、オートバイアス回路１２１８内で別々に生成されてもよく、または別々に生成されなくてもよいが、示されるように別々に出力される。 さらに、信号１２９５、１２９６、１２９７は、ＭＩＳＯ ＰＡ１２９４の異なるステージのバイアシングによって決定されるように関係付けられてもよく、または関係付けられなくてもよい。

ベクトル電力増幅器１２００Ａおよび１２００Ｂのその他の態様は、ベクトル電力増幅器１２００に関係して上で説明された態様に実質的に対応する。

図１３は、ＣＰＣＰ２ブランチＶＰＡ実施形態によるベクトル電力増幅器の別の例示的な実施形態１３００を示すブロック図である。 オプションの構成要素は、破線を用いて示されているが、その他の実施形態では、より多いまたはより少ない構成要素を、オプションとすることができる。

図１３の例示的な実施形態では、十分な分解能およびサンプル・レートのＤＡＣ１３２０が、図１２の実施形態のＤＡＣ１２３０、１２３２、１２３４、１２３６に取って代わる。 ＤＡＣ１３２０は、ＤＡＣクロック信号１３２４によって制御される。

ＤＡＣ１３２０は、ＩおよびＱのデータ伝達機能モジュール１２１６から、情報信号１３１０を受け取る。 情報信号１３１０は、図１２の実施形態の信号１２２０、１２２２、１２２４、１２２６と同一の情報内容を含む。

ＤＡＣ１３２０は、一度に単一のアナログ信号を出力することができる。 したがって、図１３に示されるように、サンプル・アンド・ホールド構成が使用されることになる。

ＤＡＣ１３２０は、アナログ信号１３３２、１３３４、１３３６、１３３６を、第１の組のサンプル・アンド・ホールド回路１３４２、１３４４、１３４６、１３４８に順次出力する。 一実施形態では、ＤＡＣ１３２０は、図１２の実施形態のＤＡＣ１２３０、１２３２、１２３４、１２３６に取って代わるために、十分なレートでクロックされる。 出力セレクタ１３２２は、出力信号１３３２、１３３４、１３３６、１３３８のどれが出力として選択されるべきかを決定する。

ＤＡＣ１３２０のＤＡＣクロック信号１３２４、出力セレクタ信号１３２２、およびサンプル・アンド・ホールド・クロック１３４０Ａ〜Ｄ、１３５０は、制御モジュールによって制御され、制御モジュールは、独立とすることができ、または伝達機能モジュール１２１６に統合することができる。

一実施形態では、サンプル・アンド・ホールド回路（Ｓ／Ｈ）１３４２、１３４４、１３４６、１３４８は、受け取られたアナログ値をホールドし、クロック信号１３４０Ａ〜Ｄに従って、その値を第２の組のサンプル・アンド・ホールド回路１３５２、１３５４、１３５６、１３５８にリリースする。 例えば、Ｓ／Ｈ１３４２は、受け取られたクロック信号１３４０Ａに従って、その値をＳ／Ｈ１３５２にリリースする。 次に、サンプル・アンド・ホールド回路１３５２、１３５４、１３５６、１３５８は、受け取られたアナログ値をホールドし、共通クロック信号１３５０に従って、その値を補間フィルタ１２３１、１２３３、１２３５、１２３７に同時にリリースする。 共通クロック信号１３５０は、Ｓ／Ｈ１３５２、１３５４、１３５６、１３５８の出力が時間的に揃えられることを保証するために使用される。

別の実施形態では、Ｓ／Ｈ１３４２、１３４４、１３４６、１３４８を含む単一の層のＳ／Ｈ回路が利用されることができる。 したがって、Ｓ／Ｈ回路１３４２、１３４４、１３４６、１３４８は、ＤＡＣ１３２０からアナログ値を受け取り、各回路は、その受け取られた値を他から独立のクロックに従ってリリースする。 例えば、Ｓ／Ｈ１３４２は、Ｓ／Ｈ１３４４を制御するクロック１３４０Ｂと同期しなくてもよいクロック１３４０Ａによって制御される。 Ｓ／Ｈ回路１３４２、１３４４、１３４６、１３４８の出力が時間的に揃えられることを保証するため、クロック１３４０Ａ〜Ｄの間の遅延は、増幅器の前のステージにおいて事前補償される。 例えば、ＤＡＣ１３２０は、クロック１３４０Ａ〜Ｄの間の時間差を補償するために、適切に選択された遅延を有する信号１３３２、１３３４、１３３６、１３３８を、Ｓ／Ｈ回路１３４２、１３４４、１３４６、１３４８に出力する。

ベクトル電力増幅器１３００のその他の態様は、ベクトル電力増幅器１２００に関係して上で説明された態様と実質的に等価である。

図１３Ａは、ＣＰＣＰ２ブランチＶＰＡ実施形態によるベクトル電力増幅器の別の例示的な実施形態１３００Ａを示すブロック図である。 オプションの構成要素は、破線を用いて示されているが、その他の実施形態では、より多いまたはより少ない構成要素を、オプションとすることができる。 実施形態１３００Ａは、図１３の実施形態１３００のＭＩＳＯ実装である。

図１３Ａの実施形態では、ベクトル変調器１２６０および１２６２から出力される一定包絡線信号１２６１および１２６３は、ＭＩＳＯ ＰＡ１３６０に入力される。 ＭＩＳＯ ＰＡ１３６０は、２入力単一出力電力増幅器である。 一実施形態では、ＭＩＳＯ ＰＡ１３６０は、図１３の実施形態に示されるような要素１２７０、１２７２、１２８２、１２８４、１２８６を含む。 別の実施形態では、ＭＩＳＯ ＰＡ１３６０は、プレ・ドライバなど、図１３の実施形態に示されていないその他の要素、またはそれらの機能的同等物を含むことができる。 さらに、ＭＩＳＯ ＰＡ１３６０は、図１３Ａに示されるような２入力ＰＡには限定されない。 図５１Ａ〜Ｈを参照して以下でさらに説明されるその他の実施形態では、ＰＡ１３６０は、任意の数の入力を有することができる。

図１３Ａの実施形態はさらに、示されるように単一または２つのレベルのＳ／Ｈ回路を有する２つの異なるサンプル・アンド・ホールド構成を示している。 ２つの実装は、図１３に関係して上で説明された。

実施形態１３００Ａは、オプションのバイアス制御回路１２１８および関連バイアス制御信号１３２５、１３２６、１３２７も示している。 信号１３２５、１３２６、１３２７は、ある種の実施形態においてＭＩＳＯ ＰＡ１３６０の個々の異なるステージにバイアスをかけるために使用されることができる。

ベクトル電力増幅器１３００Ａのその他の態様は、ベクトル電力増幅器１２００および１３００に関係して上で説明された態様と等価である。

３．３）直接カルテシアン２ブランチ・ベクトル電力増幅器 直接カルテシアン２ブランチ（Direct Cartesian 2-Branch）ＶＰＡ実施形態が、今から説明される。 この名称は、本明細書では参照目的で使用され、機能的または構造的に限定するものではない。

直接カルテシアン２ブランチＶＰＡ実施形態によれば、時間変化包絡線信号は、２つの一定包絡線構成要素信号に分解される。 構成要素信号は、個別に等しくまたは実質的に等しく増幅され、その後、元の時間変化包絡線信号の増幅バージョンを構成するために合算される。

直接カルテシアン２ブランチＶＰＡ実施形態の一実施形態では、時間変化包絡線信号の振幅および位相角は、入力信号の同相および直交成分から算出される。 振幅および位相情報を使用して、時間変化包絡線信号の２つの一定包絡線構成要素用の同相および直交振幅成分が、算出される。 その後、２つの一定包絡線構成要素が生成され、等しくまたは実質的に等しく増幅され、元の時間変化包絡線信号Ｒ _inの増幅バージョンを生成するために合算される。

直接カルテシアン２ブランチＶＰＡの概念が、図９Ａおよび図１４を参照して今から説明される。

図９Ａに関係して説明され確認されたように、フェーザー

は、

を生成するために適切に位相調整された、上側フェーザー

および下側フェーザー

の合算によって獲得されることができる。

は、大きさＲ _inに比例するように算出される。 さらに、

および

は、実質的に一定の大きさを有するように維持されることができる。 時間領域では、

および

は、２つの実質的に一定の包絡線信号を表す。 したがって、

の時間領域同等物ｒ'（ｔ）は、任意の時刻において、２つの実質的に一定の包絡線信号の合算によって獲得されることができる。

図９Ａに示されたケースの場合、図９Ａで角

として示された、

に対する

および

の位相シフトは、以下のように、

の大きさに関係付けられ、

ここで、Ｒは、フェーザー

の正規化された大きさを表す。

時間領域では、時間変化包絡線信号、例えば、ｒ'（ｔ）＝Ｒ（ｔ）ｃｏｓ（ωｔ）は、以下のように、２つの一定包絡線信号の和によって構成されることができ、
ｒ'（ｔ）＝Ｕ'（ｔ）＋Ｌ'（ｔ）；
Ｕ'（ｔ）＝Ｃ×ｃｏｓ（ωｔ）＋α×ｓｉｎ（ωｔ）； （１４）
Ｌ'（ｔ）＝Ｃ×ｃｏｓ（ωｔ）−β×ｓｉｎ（ωｔ）；
ここで、Ｃはフェーザー

および

の同相振幅成分を示し、

に等しいか、または実質的に等しい（Ａは一定）。 αおよびβは、それぞれフェーザー

および

の直交振幅成分を示す。

である。 式（１４）は、基底関数を正弦関数から所望する関数に変更することによって、非正弦信号用に変更することができることに留意されたい。

図１４は、フェーザー

ならびにその２つの一定の大きさの構成要素フェーザー

および

を示している。

は、図９Ａにおける

に対してθ度だけシフトされている。 したがって、

であることが確認されることができる。

式（１５）から、

であることがさらに示されることができる。

同様に、

であることが示されることができる。

式（１６）および（１７）は、

と書き直されることができる。

等価的に、時間領域では、
Ｕ（ｔ）＝Ｕ _x φ ₁ （ｔ）＋Ｕ _y φ ₂ （ｔ）；
Ｌ（ｔ）＝Ｌ _x φ ₁ （ｔ）＋Ｌ _y φ ₂ （ｔ）； （１９）
であり、ここで、φ ₁ （ｔ）およびφ ₂ （ｔ）は、適切に選択された直交基底関数を表す。

式（１８）および（１９）から、時間変化包絡線信号ｒ（ｔ）の２つの一定包絡線構成要素を決定するには、α、β、Ｃ、ならびにｓｉｎ（Θ）およびｃｏｓ（Θ）の値を算出すれば十分であることが知られる。 さらに、α、β、およびＣは、信号ｒ（ｔ）の振幅および位相情報から、等価的にＩおよびＱの成分から、完全に決定されることができる。

図１５は、直接カルテシアン２ブランチＶＰＡ実施形態の例示的な一実施形態１５００を概念的に示すブロック図である。 所望する電力レベルおよび周波数特性の出力信号ｒ（ｔ）が、直接カルテシアン２ブランチＶＰＡ実施形態に従って同相および直交成分から生成される。

図１５の実施形態では、クロック信号１５１０は、出力信号ｒ（ｔ）を生成するための基準信号を表す。 クロック信号１５１０は、所望する出力信号ｒ（ｔ）の周波数と同じ周波数を有する。

図１５を参照すると、例示的な実施形態１５００は、第１のブランチ１５７２および第２のブランチ１５７４を含む。 第１のブランチ１５７２は、ベクトル変調器１５２０および電力増幅器（ＰＡ）１５５０を含む。 同様に、第２のブランチ１５７４は、ベクトル変調器１５３０および電力増幅器（ＰＡ）１５６０を含む。

図１５を続けて参照すると、クロック信号１５１０が、ベクトル変調器１５２０および１５３０に並行して入力される。 ベクトル変調器１５２０では、Ｕ _x信号１５２６と乗算されたクロック信号１５１０の同相バージョン１５２２が、Ｕ _y信号１５２８と乗算されたクロック信号１５１０の９０°シフト・バージョン１５２４と合算される。 並行して、ベクトル変調器１５３０では、Ｌ _x信号１５３６と乗算されたクロック信号１５１０の同相バージョン１５３２が、Ｌ _y信号１５３８と乗算されたクロック信号１５１０の９０°シフト・バージョン１５３４と合算される。 Ｕ _x信号１５２６およびＵ _y信号１５２８は、それぞれ、式（１９）で提供される、信号ｒ（ｔ）の一定包絡線構成要素分Ｕ（ｔ）の同相および直交振幅成分に対応する。 同様に、Ｌ _x信号１５３６およびＬ _y信号１５３８は、それぞれ、式（１９）で提供される、信号ｒ（ｔ）の一定包絡線構成要素Ｌ（ｔ）の同相および直交振幅成分に対応する。

したがって、ベクトル変調器１５２０および１５３０のそれぞれの出力信号１５４０および１５４２は、上の式（１９）に記されたように、それぞれ信号ｒ（ｔ）の一定包絡線構成要素Ｕ（ｔ）およびＬ（ｔ）に対応する。 上で説明されたように、信号１５４０および１５４２は、等しくかつ一定のまたは実質的に等しくかつ一定の振幅の包絡線を有することによって特徴付けられる。

図１５を参照すると、所望する電力レベルの出力信号ｒ（ｔ）を生成するため、信号１５４０および１５４２が、対応する電力増幅器１５５０および１５６０に入力される。

一実施形態では、電力増幅器１５５０および１５６０は、等しいまたは実質的に等しい電力増幅を、それぞれ信号１５４０および１５４２に適用する。 一実施形態では、ＰＡ１５５０および１５６０の電力増幅は、出力信号ｒ（ｔ）の所望する電力レベルに従って設定される。

増幅出力信号１５６２および１５６４は、実質的に一定の包絡線信号である。 したがって、図１５に示されるように、一緒に合算された場合、結果の信号１５７０は、所望する出力信号ｒ（ｔ）に対応する。

図１５Ａは、直接カルテシアン２ブランチＶＰＡ実施形態の別の例示的な実施形態１５００Ａである。 実施形態１５００Ａは、図１５の実施形態１５００の複数入力単一出力（ＭＩＳＯ）実装を表す。

実施形態１５００Ａでは、ベクトル変調器１５２０および１５３０から出力される一定包絡線信号１５４０および１５４２は、ＭＩＳＯ ＰＡ１５８０に入力される。 ＭＩＳＯ ＰＡ１５８０は、２入力単一出力増幅器である。 一実施形態では、ＭＩＳＯ ＰＡ１５８０は、例えば、プレ・ドライバ、ドライバ、電力増幅器、およびプロセス検出器など（図１５Ａには図示されず）、様々な要素を含むことができる。 さらに、ＭＩＳＯ ＰＡ１５８０は、図１５Ａに示されるような、２入力ＰＡに限定されない。 図５１Ａ〜Ｈを参照して以下でさらに説明されるその他の実施形態では、ＰＡ１５８０は、任意の数の入力を有することができる。

直接カルテシアン２ブランチＶＰＡ実施形態の動作が、図１６のプロセス・フローチャート１６００に示されている。 プロセスは、所望する出力信号のベースバンド表現を受け取ることを含むステップ１６１０で開始する。 一実施形態では、ベースバンド表現は、ＩおよびＱの成分を含む。 別の実施形態では、ＩおよびＱの成分は、ベースバンドにダウン・コンバートされるＲＦ成分である。

ステップ１６２０は、所望する出力信号の所望する出力信号周波数に従って設定されるクロック信号を受け取ることを含む。 図１５の例では、ステップ１６２０は、クロック信号１５１０を受け取ることによって達成される。

ステップ１６３０は、所望する出力信号の第１および第２の一定包絡線構成要素信号の同相および直交振幅情報を生成するためにＩおよびＱの成分を処理することを含む。 図１５の例では、同相および直交振幅情報は、Ｕ _x 、Ｕ _y 、Ｌ _x 、およびＬ _yによって示されている。

ステップ１６４０は、所望する出力信号の第１および第２の一定包絡線構成要素信号を生成するために振幅情報およびクロック信号を処理することを含む。 一実施形態では、第１および第２の一定包絡線構成要素信号は、所望する出力信号周波数に従って変調される。 図１５の例では、ステップ１６４０は、信号１５４０および１５４２を生成するために、ベクトル変調器１５２０、１５３０、クロック信号１５１０、および振幅情報信号１５２６、１５２８、１５３６、１５３８によって達成される。

ステップ１６５０は、第１および第２の一定包絡線構成要素を増幅し、所望する出力信号を生成するために増幅された信号を合算することを含む。 一実施形態では、第１および第２の一定包絡線構成要素の増幅は、所望する出力信号の所望する電力レベルに基づいている。 図１５の例では、ステップ１６５０は、それぞれの信号１５４０および１５４２を増幅するＰＡ１５５０および１５６０によって、またそれに続いて、出力信号１５７４を生成するために増幅された信号１５６２および１５６４を合算することによって達成される。

図１７は、プロセス・フローチャート１６００を実装するベクトル電力増幅器１７００の例示的な一実施形態を示すブロック図である。 オプションの構成要素は、破線を用いて示されているが、その他の実施形態は、より多いまたはより少ないオプションの構成要素を有することができる。

図１７を参照すると、同相（Ｉ）および直交（Ｑ）情報信号１７１０が、ＩおよびＱのデータ伝達機能モジュール１７１６によって受け取られる。 一実施形態では、ＩおよびＱのデータ伝達機能モジュール１７１６は、サンプル・クロック１２１２に従って信号１７１０をサンプリングする。 ＩおよびＱの情報信号１７１０は、ベースバンドＩおよびＱの情報を含む。

一実施形態では、ＩおよびＱのデータ伝達機能モジュール１７１６は、信号１７１０を処理して、情報信号１７２０、１７２２、１７２４、１７２６を生成する。 ＩおよびＱのデータ伝達機能モジュール１７１６の動作は、以下のセクション３．４でさらに説明される。

図１７を参照すると、情報信号１７２０は、信号１７４０を生成するためにＤＡＣ１７３０によって処理される、ベクトル変調器１７５０用の直交振幅情報を含む。 情報信号１７２２は、信号１７４２を生成するためにＤＡＣ１７３２によって処理される、ベクトル変調器１７５０用の同相振幅情報を含む。 信号１７４０および１７４２は、実質的に一定の包絡線信号１７５４を生成するために算出される。 例えば、図１４を参照すると、情報信号１７２０および１７２２は、それぞれ上側直交および同相成分Ｕ _yおよびＵ _xを含む。

図１７を続けて参照すると、情報信号１７２６は、信号１７４６を生成するためにＤＡＣ１７３６によって処理される、ベクトル変調器１７５２用の直交振幅情報を含む。 情報信号１７２４は、信号１７４４を生成するためにＤＡＣ１７３４によって処理される、ベクトル変調器１７５２用の同相振幅情報を含む。 信号１７４４および１７４６は、実質的に一定の包絡線信号１７５６を生成するために算出される。 例えば、図１４を参照すると、情報信号１７２４および１７２６は、それぞれ下側同相および直交成分Ｌ _xおよびＬ _yを含む。

図１７の例示的な実施形態では、情報信号１７２０、１７２２、１７２４、１７２６は、デジタル信号である。 したがって、情報信号１７２０、１７２２、１７２４、１７２６の各々は、対応するデジタル−アナログ変換器（ＤＡＣ）１７３０、１７３２、１７３４、１７３６に供給される。 ＤＡＣ１７３０、１７３２、１７３４、１７３６の分解能およびサンプル・レートは、特定の所望する信号方式（signaling schemes）に従って選択される。 ＤＡＣ１７３０、１７３２、１７３４、１７３６は、それぞれＤＡＣクロック信号１７２１、１７２３、１７２５、１７２７によって制御される。 ＤＡＣクロック信号１７２１、１７２３、１７２５、１７２７は、同じクロック信号から取り出されることもでき、または互いに独立であることもできる。

他の実施形態では、情報信号１７２０、１７２２、１７２４、１７２６は、アナログ形式で生成され、ＤＡＣは必要とされない。

図１７を参照すると、ＤＡＣ１７３０、１７３２、１７３４、１７３６は、デジタル情報信号１７２０、１７２２、１７２４、１７２６を対応するアナログ信号に変換し、これらのアナログ信号をそれぞれオプションの補間フィルタ１７３１、１７３３、１７３５、１７３７に入力する。 アンチ・エイリアス・フィルタとしても働く補間フィルタ１７３１、１７３３、１７３５、１７３７は、所望する出力波形を生成するためにＤＡＣ出力信号を整形する。 補間フィルタ１７３１、１７３３、１７３５、１７３７は、それぞれ信号１７４０、１７４２、１７４４、１７４６を生成する。

図１７を続けて参照すると、信号１７４０、１７４２、１７４４、１７４６は、ベクトル変調器１７５０および１７５２に入力される。 ベクトル変調器１７５０および１７５２は、第１および第２の一定包絡線構成要素を生成する。 図１７の実施形態では、チャネル・クロック１７１４は、所望する出力信号周波数に従って設定され、それによって、出力信号１７７０の周波数を確立する。

図１７を参照すると、ベクトル変調器１７５０は、チャネル・クロック１７１４の９０°シフト・バージョンで乗算された信号１７４０と、チャネル・クロック１７１４の０°シフト・バージョンで乗算された信号１７４２とを合算して、出力信号１７５４を生成する。 並行して、ベクトル変調器１７５２は、チャネル・クロック１７１４の９０°シフト・バージョンで乗算された信号１７４６と、チャネル・クロック１７１４の０°シフト・バージョンで乗算された信号１７４４とを合算して、出力信号１７５６を生成する。

出力信号１７５４および１７５６は、実質的に一定の包絡線信号を表す。 出力信号１７５４および１７５６の和は、元のベースバンド信号のＩおよびＱの特性を有する搬送波信号をもたらす。 実施形態では、ベクトル電力増幅器１７００の出力において所望する電力レベルを生成するため、信号１７５４および１７５６が増幅され、その後、合算される。 図１７の実施形態では、例えば、信号１７５４および１７５６は、それぞれ対応する電力増幅器（ＰＡ）１７６０および１７６２に入力される。 一実施形態では、ＰＡ１７６０および１７６２は、スイッチング電力増幅器を含む。 オートバイアス回路１７６８は、ＰＡ１７６０および１７６２のバイアスを制御する。 図１７の実施形態では、例えば、オートバイアス回路１７１８は、ＰＡ１７６０および１７６２にバイアス電圧１７２８を提供する。

一実施形態では、ＰＡ１７６０および１７６２は、それぞれの一定包絡線信号１７５４および１７５６に、等しいまたは実質的に等しい電力増幅を適用する。 一実施形態では、電力増幅は、所望する出力電力レベルに従って設定される。 ベクトル電力増幅器１７００のその他の実施形態では、追加の電力増幅能力を増幅器に提供するために、ＰＡドライバが追加的に利用される。 図１７の実施形態では、例えば、ＰＡドライバ１７７４および１７７６が、それぞれベクトル変調器１７５０および１７５２と後続のＰＡ１７６０および１７６２の間に任意選択で追加される。

ＰＡ１７６０および１７６２のそれぞれ出力信号１７６４および１７６６は、実質的に一定の包絡線信号である。 図１７の実施形態では、出力信号１７６４および１７６６は、ベクトル電力増幅器１７００の出力信号１７７０を生成するために一緒に結合される。 実施形態では、ＰＡ１７６０および１７６２の出力が直接的に結合されることに留意されたい。 このような直接結合は、ＰＡ１７６０および１７６２の出力の間に、抵抗性、誘導性、もしくは容量性の、ごくわずかのアイソレーションが存在するだけか、または存在しないことを意味する。 言い換えると、ＰＡ１７６０および１７６２の出力は、介在構成要素なしに一緒に結合される。 代替として、一実施形態では、ＰＡ１７６０および１７６２の出力は、低いもしくは最低インピーダンス接続をもたらすインダクタンスおよび／もしくはキャパシタンスを介して、ならびに／または最小アイソレーションおよび最低電力損失をもたらす接続を介して、間接的に一緒に結合される。 代替として、ＰＡ１７６０および１７６２の出力は、ウィルキンソン、ハイブリッド結合器、変圧器、または知られた能動合成器など、よく知られた合成技法を使用して結合される。 一実施形態では、ＰＡ１７６０および１７６２は、統合された増幅および電力合成を単一動作で提供する。 一実施形態では、本明細書で説明される１つまたは複数の電力増幅器および／またはドライバは、複数入力単一出力電力増幅技法（ＭＩＳＯ）を使用して実装され、その例が、図１７Ａ、図１７Ｂおよび図５１Ａ〜Ｈに示されている。

出力信号１７７０は、ベースバンド信号の所望するＩおよびＱの特性、ならびに所望する出力電力レベルおよび周波数を有する信号を表す。 ベクトル電力増幅器１７００の実施形態では、プルアップ・インピーダンス１７８８が、ベクトル電力増幅器１７００の出力と電源の間に結合される。 その他の実施形態では、インピーダンス整合ネットワーク１７８０が、ベクトル電力増幅器１７００の出力において結合される。 本発明の電力増幅方法およびシステムによる出力ステージ実施形態は、以下のセクション３．５でさらに説明される。

ベクトル電力増幅器１７００のその他の実施形態では、増幅器の回路内のプロセスおよび／または温度変動を補償するために、プロセス検出器が利用される。 図１７の例示的な実施形態では、例えば、プロセス検出器１７７２が、ＰＡドライバ１７７４および１７７６における変動を監視するために、任意選択で追加される。

図１７Ａは、プロセス・フローチャート１６００を実装するベクトル電力増幅器の別の例示的な実施形態１７００Ａを示すブロック図である。 オプションの構成要素は、破線を用いて示されているが、その他の実施形態は、より多いまたはより少ないオプションの構成要素を有することができる。 実施形態１７００Ａは、図１７の増幅器の複数入力単一出力（ＭＩＳＯ）実装を示している。 図１７Ａの実施形態では、ベクトル変調器１７５０および１７６０から出力される一定包絡線信号１７５４および１７５６は、ＭＩＳＯ ＰＡ１７９０に入力される。 ＭＩＳＯ ＰＡ１７９０は、２入力単一出力電力増幅器である。 一実施形態では、ＭＩＳＯ ＰＡ１７９０は、図１７の実施形態に示されるような要素１７６０、１７６２、１７７２、１７７４、１７７６、またはそれらの機能的同等物を含む。 別の実施形態では、ＭＩＳＯ ＰＡ１７９０は、プレ・ドライバなど、図１７の実施形態に示されていないその他の要素を含むことができる。 さらに、ＭＩＳＯ ＰＡ１７９０は、図１７Ａに示されるような２入力ＰＡには限定されない。 図５１Ａ〜Ｈを参照して以下でさらに説明されるその他の実施形態では、ＰＡ１７９０は、任意の数の入力を有することができる。

図１７Ｂの実施形態１７００Ｂとして示される、実施形態１７００の別の実施形態では、オプションのオートバイアス回路１２１８が、それぞれＢｉａｓ Ａ、Ｂｉａｓ Ｂ、Ｂｉａｓ Ｃに対応する別々のバイアス制御信号１７１５、１７１７、１７１９を生成する。 信号１７１５、１７１７、１７１９は、オートバイアス回路１７１８内で別々に生成されてもよく、または別々に生成されなくてもよいが、示されるように別々に出力される。 さらに、信号１７１５、１７１７、１７１９は、ＭＩＳＯ ＰＡ１７９０の個々のステージのために必要とされるバイアシングによって決定されるように関係付けられてもよく、または関係付けられなくてもよい。

図１８は、図１６の直接カルテシアン２ブランチＶＰＡ実施形態によるベクトル電力増幅器の別の例示的な実施形態１８００を示すブロック図である。 オプションの構成要素は、破線を用いて示されているが、その他の実施形態は、より多いまたはより少ないオプションの構成要素を有することができる。

図１８の例示的な実施形態では、十分な分解能およびサンプル・レートのＤＡＣ１８２０が、図１７の実施形態のＤＡＣ１７３０、１７３２、１７３４、１７３６に取って代わる。 ＤＡＣ１８２０は、ＤＡＣクロック信号１８１４によって制御される。

ＤＡＣ１８２０は、ＩおよびＱのデータ伝達機能モジュール１７１６から、情報信号１８１０を受け取る。 情報信号１８１０は、図１７の実施形態の信号１７２０、１７２２、１７２４、１７２６と同一の情報内容を含む。

ＤＡＣ１８２０は、一度に単一のアナログ信号を出力することができる。 したがって、図１８に示されるように、サンプル・アンド・ホールド構成が使用されることになる。

図１８の実施形態では、ＤＡＣ１８２０は、アナログ信号１８２２、１８２４、１８２６、１８２８を、それぞれサンプル・アンド・ホールド回路１８３２、１８３４、１８３６、１８３８に順次出力する。 一実施形態では、ＤＡＣ１８２０は、図１７の実施形態のＤＡＣ１７２０、１７２２、１７２４、１７２６に取って代わるために、十分な分解能およびサンプル・レートを有する。 出力セレクタ１８１２は、出力信号１８２２、１８２４、１８２６、１８２８のどれが出力として選択されるべきかを決定する。

ＤＡＣ１８２０のＤＡＣクロック信号１８１４、出力セレクタ信号１８１２、およびサンプル・アンド・ホールド・クロック１８３０Ａ〜Ｄ、および１８４０は、独立とすることができ得る、または伝達機能モジュール１２１６に統合され得る、制御モジュールによって制御される。

一実施形態では、サンプル・アンド・ホールド回路（Ｓ／Ｈ）１８３２、１８３４、１８３６、１８３８は、それぞれ値をサンプリングおよびホールドし、クロック信号１８３０Ａ〜Ｄに従って、その値を第２の組のサンプル・アンド・ホールド回路１８４２、１８４４、１８４６、１８４８にリリースする。 例えば、Ｓ／Ｈ１８３２は、受け取られたクロック信号１８４０Ａに従って、その値をＳ／Ｈ１８４２にリリースする。 次に、サンプル・アンド・ホールド回路１８４２、１８４４、１８４６、１８４８は、受け取られたアナログ値をホールドし、共通クロック信号１８４０に従って、その値を補間フィルタ１８５２、１８５４、１８５６、１８５８に同時にリリースする。

別の実施形態では、Ｓ／Ｈ１８３２、１８３４、１８３６、１８３８を含む単一の組のＳ／Ｈ回路が利用されることができる。 したがって、Ｓ／Ｈ回路１８３２、１８３４、１８３６、１８３８は、ＤＡＣ１８２０からアナログ値を受け取り、各回路は、その受け取られた値を独立のクロック１８３０Ａ〜Ｄに従ってサンプリングおよびホールドする。 例えば、Ｓ／Ｈ１８３２は、Ｓ／Ｈ１８３４を制御するクロック１８３０Ｂと同期しなくてもよいクロック１８３０Ａによって制御される。 例えば、ＤＡＣ１８２０は、クロック１８３０Ａ〜Ｄの間の時間差を補償するために、伝達機能モジュール１７１６によって算出された適切に選択されたアナログ値を有する信号１８２２、１８２４、１８２６、１８２８を、Ｓ／Ｈ回路１８３２、１８３４、１８３６、１８３８に出力する。

ベクトル電力増幅器１８００のその他の態様は、ベクトル電力増幅器１７００に関係して上で説明された態様に実質的に対応する。

図１８Ａは、直接カルテシアン２ブランチＶＰＡ実施形態によるベクトル電力増幅器の別の例示的な実施形態１８００Ａを示すブロック図である。 オプションの構成要素は、破線を用いて示されているが、その他の実施形態では、より多いまたはより少ない構成要素を、オプションとすることができる。 実施形態１８００Ａは、図１８の実施形態１８００の複数入力単一出力（ＭＩＳＯ）実装である。

図１８Ａの実施形態では、ベクトル変調器１７５０および１７５２から出力される一定包絡線信号１７５４および１７５６は、ＭＩＳＯ ＰＡ１８６０に入力される。 ＭＩＳＯ ＰＡ１８６０は、２入力単一出力電力増幅器である。 一実施形態では、ＭＩＳＯ ＰＡ１８６０は、図１８の実施形態に示されるような要素１７４４、１７４６、１７６０、１７６２、１７７２、またはそれらの機能的同等物を含む。 別の実施形態では、ＭＩＳＯ ＰＡ１８６０は、プレ・ドライバなど、図１７の実施形態に示されていないその他の要素を含むことができる。 さらに、ＭＩＳＯ ＰＡ１８６０は、図１８Ａに示されるような２入力ＰＡには限定されない。 図５１Ａ〜Ｈを参照して以下でさらに説明されるその他の実施形態では、ＰＡ１８６０は、任意の数の入力を有することができる。

図１８Ａの実施形態はさらに、示されるように単一または２つのレベルのＳ／Ｈ回路を有する２つの異なるサンプル・アンド・ホールド構成を示している。 ２つの実装は、図１８に関係して上で説明された。

ベクトル電力増幅器１８００Ａのその他の態様は、ベクトル電力増幅器１７００および１８００に関係して上で説明された態様と実質的に等価である。

３．４）ベクトル変調器へのＩおよびＱのデータの伝達機能 上で説明された実施形態のいくつかにおいて、受け取られたＩおよびＱのデータを、ベクトル変調および増幅の後続ステージのための振幅情報入力に変換する、ＩおよびＱのデータ伝達機能が提供された。 例えば、図１７の実施形態では、ＩおよびＱのデータ伝達機能モジュール１７１６は、ＩおよびＱの情報信号１７１０を処理して、信号ｒ（ｔ）の第１および第２の一定包絡線構成要素１７５４および１７５６の同相および直交振幅情報信号１７２０、１７２２、１７２４、１７２６を生成する。 その後、ベクトル変調器１７５０および１７５２は、生成された振幅情報信号１７２０、１７２２、１７２４、１７２６を利用して、第１および第２の一定包絡線構成要素信号１７５４および１７５６を生成する。 その他の例は、図７、図８、図１２、および図１３のモジュール７１０、７１２、１２１６を含む。 これらのモジュールは、Ｉおよび／またはＱデータを、ベクトル変調および増幅という後続ステージのための振幅情報入力に変換するために、伝達機能を実装する。

本発明によれば、ＩおよびＱのデータ伝達機能モジュールは、デジタル回路、アナログ回路、ソフトウェア、ファームウェア、またはそれらの任意の組合せを使用して、実装されることができる。

複数の要因が、本発明による伝達機能の実際の実装に影響を与え、実施形態によって異なる。 一態様では、選択されたＶＰＡ実施形態が、伝達機能および関連モジュールの振幅情報出力を支配する。 例えば、ＣＰＣＰ２ブランチＶＰＡ実施形態１２００のＩおよびＱのデータ伝達機能モジュール１２１６が、出力に関して、直接カルテシアン２ブランチＶＰＡ実施形態１７００のＩおよびＱのデータ伝達機能モジュール１７１６と異なるのは明らかである。

別の態様では、伝達機能の複雑さは、ＶＰＡ実装によってサポートされる必要がある所望する変調方式によって様々である。 例えば、サンプル・クロック、ＤＡＣサンプル・レート、およびＤＡＣ分解能は、所望する出力波形を構成するために、適切な伝達機能に従って選択される。

本発明に基づいて、伝達機能の実施形態は、サポートされる実施形態の間で望むように切り換えを行う能力を有して、１つまたは複数のＶＰＡ実施形態をサポートするように、設計されることができる。 さらに、伝達機能の実施形態および関連モジュールは、複数の変調方式に対応できるように設計されることができる。 例えば、本発明の実施形態は、ＢＰＳＫ、ＱＰＳＫ、ＯＱＰＳＫ、ＤＰＳＫ、ＣＤＭＡ、ＷＣＤＭＡ、Ｗ−ＣＤＭＡ、ＧＳＭ、ＥＤＧＥ、ＭＰＳＫ、ＭＱＡＭ、ＭＳＫ、ＣＰＳＫ、ＰＭ、ＦＭ、ＯＦＤＭ、およびマルチトーン信号を含むが、これらに限定されない、複数の変調方式を（個別にまたは組み合わせて）サポートするように設計することができることは、当業者であれば理解されよう。 一実施形態では、変調方式は、伝達機能モジュールを介して構成可能かつ／またはプログラム可能とすることができる。

３．４．１）カルテシアン４ブランチＶＰＡ伝達機能 図１９は、カルテシアン４ブランチＶＰＡ実施形態によるＩおよびＱの伝達機能実施形態例を示すプロセス・フローチャート１９００である。 プロセスは、同相データ成分および直交データ成分を受け取ることを含む、ステップ１９１０で開始する。 例えば、図７Ａのカルテシアン４ブランチＶＰＡ実施形態では、これは、Ｉ情報信号７０２を受け取るＩデータ伝達機能モジュール７１０、およびＱ情報信号７０４を受け取るＱデータ伝達機能モジュール７１２によって示されている。 図７Ａの実施形態では、Ｉデータ伝達機能モジュール７１０およびＱデータ伝達機能モジュール７１２が別々の構成要素として示されていることに留意されたい。 しかし、実装によって、ＩおよびＱデータ伝達機能モジュール７１０および７１２は、別々でもよく、または単一モジュールに組み合わされてもよい。

ステップ１９２０は、Ｉ成分の第１および第２の実質的に等しくかつ一定の包絡線構成要素の間の位相シフト角を算出することを含む。 並行して、ステップ１９２０は、Ｑ成分の第１および第２の実質的に等しくかつ一定の包絡線構成要素の間の位相シフト角を算出することを含む。 上で説明されたように、Ｉ成分の第１および第２の一定包絡線構成要素は、Ｉ成分に対して適切に位相調整される。 同様に、Ｑ成分の第１および第２の一定包絡線構成要素は、Ｑ成分に対して適切に位相調整される。 例えば、図７Ａの実施形態では、ステップ１９２０は、ＩおよびＱデータ伝達機能モジュール７１０および７１２によって実行される。

ステップ１９３０は、Ｉ成分の第１および第２の一定包絡線構成要素に関連付けられた同相および直交振幅情報を算出することを含む。 並行して、ステップ１９３０は、Ｑ成分の第１および第２の一定包絡線構成要素に関連付けられた同相および直交振幅情報を算出することを含む。 例えば、図７Ａの実施形態では、ステップ１９３０は、ＩおよびＱデータ伝達機能モジュール７１０および７１２によって実行される。

ステップ１９４０は、算出された振幅情報を後続するベクトル変調ステージに出力することを含む。 例えば、図７Ａの実施形態では、ＩおよびＱデータ伝達機能モジュール７１０および７１２が、振幅情報信号７２２、７２４、７２６、７２８を、ＤＡＣ７３０、７３２、７３４、７３６を介して、ベクトル変調器７６０、７６２、７６４、７６６に出力する。

図２０は、図７Ａの伝達機能モジュール７１０および７１２など、プロセス・フローチャート１９００を実装する伝達機能モジュールの例示的な一実施形態２０００を示すブロック図である。 図２０の例では、伝達機能モジュール２０００は、ＩおよびＱデータ信号２０１０および２０１２を受け取る。 一実施形態では、ＩおよびＱデータ信号２０１０および２０１２は、図７Ａの信号７０２および７０４など、ベースバンド信号のＩおよびＱデータ成分を表す。

図２０を参照すると、一実施形態では、伝達機能モジュール２０００は、サンプリング・クロック２０１４に従ってＩおよびＱデータ信号２０１０および２０１２をサンプリングする。 サンプリングされたＩおよびＱデータ信号は、それぞれ、伝達機能モジュール２０００の構成要素２０２０および２０２２によって受け取られる。 構成要素２０２０および２０２２は、サンプリングされたＩおよびＱデータ信号の大きさを測定する。 一実施形態では、構成要素２０２０および２０２２は、大きさ検出器である。

構成要素２０２０および２０２２は、測定されたＩおよびＱ大きさ情報を、それぞれ伝達機能モジュール２０００の構成要素２０３０および２０３２に出力する。 一実施形態では、測定されたＩおよびＱ大きさ情報は、デジタル信号の形式をとる。 Ｉ大きさ情報に基づいて、構成要素２０３０は、サンプリングされたＩ信号の第１および第２の、等しくかつ一定の、または実質的に等しくかつ一定の包絡線構成要素の間の位相シフト角φ _Iを算出する。 同様に、Ｑ大きさ情報に基づいて、構成要素２０３２は、サンプリングされたＱ信号の第１および第２の、等しくかつ一定の、または実質的に等しくかつ一定の包絡線構成要素の間の位相シフト角φ _Qを算出する。 この演算が今からさらに説明される。

図２０の実施形態では、φ _Iおよびφ _Qは、ＩおよびＱ大きさ信号の関数

および

として示されている。 実施形態では、関数

および

は、それぞれベースバンドＩおよびＱ信号の相対的な大きさに従って設定される。 本発明の実施形態による

および

は、以下のセクション３．４．４でさらに説明される。

図２０を参照すると、構成要素２０３０および２０３２は、算出された位相シフト情報を、それぞれ構成要素２０４０および２０４２に出力する。 位相シフト角φ _Iに基づいて、構成要素２０４０は、サンプリングされたＩ信号の第１および第２の一定包絡線構成要素の同相および直交振幅情報を算出する。 同様に、位相シフト角φ _Qに基づいて、構成要素２０４２は、サンプリングされたＱ信号の第１および第２の一定包絡線構成要素の同相および直交振幅情報を算出する。 対称性のため、本発明に実施形態では、算出は４つの値についてのみ必要とされる。 図２０の例では、値は、図５で提供されたように、ｓｇｎ（Ｉ）×Ｉ _UX 、Ｉ _UY 、Ｑ _UX 、およびｓｇｎ（Ｑ）×Ｑ _UYとして示されている。

構成要素２０４０および２０４２は、算出された振幅情報を、ベクトル電力増幅器の後続ステージに出力する。 実施形態では、４つの算出された値の各々は、別々にデジタル−アナログ変換器に出力される。 例えば、図７Ａの実施形態に示されるように、信号７２２、７２４、７２６、７２８は、それぞれ別々にＤＡＣ７３０、７３２、７３４、７３６に出力される。 その他の実施形態では、信号７２２、７２４、７２６、７２８は、図８００Ａおよび図８００Ｂに示されるような単一のＤＡＣに出力される。

３．４．２）ＣＰＣＰ２ブランチＶＰＡ伝達機能 図２１は、ＣＰＣＰ２ブランチＶＰＡ実施形態によるＩおよびＱ伝達機能の実施形態例を示すプロセス・フローチャート２１００である。 プロセスは、ベースバンド信号の同相（Ｉ）および直交（Ｑ）データ成分を受け取ることを含む、ステップ２１１０で開始する。 例えば、図１２のＣＰＣＰ２ブランチＶＰＡ実施形態では、これは、ＩおよびＱ情報信号１２１０を受け取るＩおよびＱデータ伝達機能モジュール１２１６によって示されている。

ステップ２１２０は、受け取られたＩおよびＱデータ成分の大きさ｜Ｉ｜および｜Ｑ｜を決定することを含む。

ステップ２１３０は、測定された大きさ｜Ｉ｜および｜Ｑ｜に基づいて、ベースバンド信号の大きさ｜Ｒ｜を算出することを含む。 一実施形態では、｜Ｒ｜は、｜Ｒ｜ ² ＝｜Ｉ｜ ² ＋｜Ｑ｜ ²のようになる。 例えば、図１２の実施形態では、ステップ２１２０およびステップ２１３０は、受け取られた情報信号１２１０に基づいて、ＩおよびＱデータ伝達機能モジュール１２１６によって実行される。

ステップ２１４０は、測定された大きさ｜Ｉ｜および｜Ｑ｜を正規化することを含む。 一実施形態では、｜Ｉ｜および｜Ｑ｜は、｜Ｉ _{clk_phase} ｜ ² ＋｜Ｑ _{clk_phase} ｜ ² ＝定数となるように、（図１０に示される）Ｉｃｌｋ＿ｐｈａｓｅおよびＱｃｌｋ＿ｐｈａｓｅを生成するために、正規化される。 例えば、図１２の実施形態では、ステップ２１４０は、受け取られた情報信号１２１０に基づいて、ＩおよびＱデータ伝達機能モジュール１２１６によって実行される。

ステップ２１５０は、第１および第２の一定包絡線構成要素に関連する同相および直交振幅情報を算出することを含む。 例えば、図１２の実施形態では、ステップ２１５０は、包絡線の大きさ｜Ｒ｜に基づいて、ＩおよびＱデータ伝達機能モジュール１２１６によって実行される。

ステップ２１６０は、（ステップ２１４０から）生成されたＩｃｌｋ＿ｐｈａｓｅおよびＱｃｌｋ＿ｐｈａｓｅ、ならびに（ステップ２１５０から）算出された振幅情報を、適切なベクトル変調器に出力することを含む。 例えば、図１２の実施形態では、ＩおよびＱデータ伝達機能モジュール１２１６が、情報信号１２２０、１２２２、１２２４、１２２６を、ＤＡＣ１２３０、１２３２、１２３４、１２３６を介して、ベクトル変調器１２３８、１２６０、１２６２に出力する。

図２２は、プロセス・フローチャート２１００を実装する（図１２のモジュール１２１６などの）伝達機能モジュールの例示的な一実施形態２２００を示すブロック図である。 図２２の例では、伝達機能モジュール２２００は、ＩおよびＱデータ信号２２１０を受け取る。 一実施形態では、ＩおよびＱデータ信号２２１０は、例えば、図１２の実施形態の信号１２１０など、ベースバンド信号のＩおよびＱデータ成分を含む。

一実施形態では、伝達機能モジュール２２００は、サンプリング・クロック２２１２に従ってＩおよびＱデータ信号２２１０をサンプリングする。 サンプリングされたＩおよびＱデータ信号は、伝達機能モジュール２２００の構成要素２２２０によって受け取られる。 構成要素２２２０は、サンプリングされたＩおよびＱデータ信号の大きさ

および

を測定する。

測定された大きさ

および

に基づいて、構成要素２２３０は、ベースバンド信号の大きさ｜Ｒ｜を算出する。 一実施形態では、

は、

のようになる。

並行して、構成要素２２４０は、測定された大きさ

および

を正規化する。 一実施形態では、

および

は、正規化されて、｜Ｉｃｌｋ＿ｐｈａｓｅ｜ ² ＋｜Ｑｃｌｋ＿ｐｈａｓｅ｜ ² ＝定数となるように、Ｉｃｌｋ＿ｐｈａｓｅおよびＱｃｌｋ＿ｐｈａｓｅ信号を生成し、ここで、｜Ｉｃｌｋ＿ｐｈａｓｅ｜および｜Ｑｃｌｋ＿ｐｈａｓｅ｜は、

および

の正規化された大きさを表す。 一般に、定数が値Ａをもつとすると、測定された大きさ

および

はともに、数量

によって除算される。

構成要素２２５０は、構成要素２２３０から算出された大きさ

を受け取り、それに基づいて、第１および第２の一定包絡線構成要素の間の位相シフト角φを算出する。 その後、算出された位相シフト角φを使用して、構成要素２０５０は、第１および第２の一定包絡線構成要素に関連する同相および直交振幅情報を算出する。

図２２の実施形態では、位相シフト角φは、算出された大きさ

の関数

として示されている。

図２２を参照すると、構成要素２２４０および２２５０は、正規化された大きさ情報｜Ｉｃｌｋ＿ｐｈａｓｅ｜および｜Ｑｃｌｋ＿ｐｈａｓｅ｜、ならびに算出された振幅情報を、適切なベクトル変調器への入力用にＤＡＣに出力する。 実施形態では、出力値は、デジタル−アナログ変換器に別々に出力される。 例えば、図１２の実施形態に示されるように、信号１２２０、１２２２、１２２４、１２２６は、それぞれＤＡＣ１２３０、１２３２、１２３４、１２３６に別々に出力される。 その他の実施形態では、信号１２２０、１２２２、１２２４、１２２６は、図１３および図１３Ａに示されるように、単一のＤＡＣに出力される。

３．４．３）直接カルテシアン２ブランチ伝達機能 図２３は、直接カルテシアン２ブランチＶＰＡ実施形態によるＩおよびＱ伝達機能の実施形態例を示すプロセス・フローチャート２３００である。 プロセスは、ベースバンド信号の同相（Ｉ）および直交（Ｑ）データ成分を受け取ることを含む、ステップ２３１０で開始する。 例えば、図１７の直接カルテシアン２ブランチＶＰＡ実施形態では、これは、ＩおよびＱ情報信号１７１０を受け取るＩおよびＱデータ伝達機能モジュール１７１６によって示されている。

ステップ２３２０は、受け取られたＩおよびＱデータ成分の大きさ｜Ｉ｜および｜Ｑ｜を測定することを含む。

ステップ２３３０は、測定された大きさ｜Ｉ｜および｜Ｑ｜に基づいて、ベースバンド信号の大きさ｜Ｒ｜を算出することを含む。 一実施形態では、｜Ｒ｜は、｜Ｒ｜ ² ＝｜Ｉ｜ ² ＋｜Ｑ｜ ²のようになる。 例えば、図１７の実施形態では、ステップ２３２０およびステップ２３３０は、受け取られた情報信号１７１０に基づいて、ＩおよびＱデータ伝達機能モジュール１７１６によって実行される。

ステップ２３４０は、測定された大きさ｜Ｉ｜および｜Ｑ｜に基づいて、ベースバンド信号の位相シフト角θを算出することを含む。 一実施形態では、θは、

のようになり、ＩおよびＱの符号が、θの象限（ｑｕａｄｒａｎｔ）を決定する。 例えば、図１７の実施形態では、ステップ２３４０は、情報信号１２１０において受け取られたＩおよびＱデータ成分に基づいて、ＩおよびＱデータ伝達機能モジュール１２１６によって実行される。

ステップ２３５０は、ベースバンド信号の第１および第２の一定包絡線構成要素に関連する同相および直交振幅情報を算出することを含む。 例えば、図１７の実施形態では、ステップ２３５０は、先に算出された大きさ｜Ｒ｜および位相シフト角θに基づいて、ＩおよびＱデータ伝達機能モジュール１７１６によって実行される。

ステップ２３６０は、算出された振幅情報を、適切なベクトル変調器への入力用にＤＡＣに出力することを含む。 例えば、図１７の実施形態では、ＩおよびＱデータ伝達機能モジュール１７１６が、情報信号１７２０、１７２２、１７２４、１７２６を、ＤＡＣ１７３０、１７３２、１７３４、１７３６を介して、ベクトル変調器１７５０、１７５２に出力する。 その他の実施形態では、信号１７２０、１７２２、１７２４、１７２６は、図１８および図１８Ａに示されるように、単一のＤＡＣに出力される。

図２４は、プロセス・フローチャート２３００を実装する伝達機能モジュールの例示的な一実施形態２４００を示すブロック図である。 図２４の例では、（伝達機能モジュール１７１６などの）伝達機能モジュール２４００は、図１７の信号１７１０などのＩおよびＱデータ信号２４１０を受け取る。 一実施形態では、ＩおよびＱデータ信号２４１０は、ベースバンド信号のＩおよびＱデータ成分を含む。

一実施形態では、伝達機能モジュール２４００は、サンプリング・クロック２４１２に従ってＩおよびＱデータ信号２４１０をサンプリングする。 サンプリングされたＩおよびＱデータ信号は、伝達機能モジュール２２００の構成要素２４２０によって受け取られる。 構成要素２４２０は、サンプリングされたＩおよびＱデータ信号の大きさ

および

を測定する。

測定された大きさ

および

に基づいて、構成要素２４３０は、大きさ

を算出する。 一実施形態では、

は、

のようになる。

並行して、構成要素２２４０は、ベースバンド信号の位相シフト角θを算出する。 一実施形態では、θは、

のようになり、ＩおよびＱの符号が、θの象限を決定する。

構成要素２４５０は、構成要素２４３０から算出された大きさ

を受け取り、それに基づいて、第１および第２の一定包絡線成分信号の間の位相シフト角φを算出する。 図２４の実施形態では、位相シフト角φは、算出された大きさ

の関数

として示されている。 これは、セクション３．４．４でさらに説明される。

並行して、構成要素２４５０は、構成要素２４４０から計算された位相シフト角θを受け取る。 φおよびθの関数として、構成要素２４５０は、第１および第２の一定包絡線構成要素を生成するベクトル変調器入力用に同相および直交振幅情報を算出する。 一実施形態では、ベクトル変調器に供給される同相および直交振幅情報は、（１８）で提供される式に従う。

構成要素２４５０は、算出された振幅情報を、ベクトル電力増幅器の後続ステージに出力する。 実施形態では、出力値は、デジタル−アナログ変換器に別々に出力される。 例えば、図１７の実施形態に示されるように、信号１７２０、１７２２、１７２４、１７２６は、それぞれＤＡＣ１７３０、１７３２、１７３４、１７３６に別々に出力される。 その他の実施形態では、信号１７２０、１７２２、１７２４、１７２６は、図１８および図１８Ａに示されるように、単一のＤＡＣに出力される。

３．４．４）振幅から位相シフトへの変換 図２０のｆ（｜Ｉ｜）、ｆ（｜Ｑ｜）、ならびに図２２および図２４のｆ（｜Ｒ｜）の実施形態が、今からさらに説明される。

本発明によれば、フーリエ級数およびフーリエ変換によって表され得る任意の周期的波形は、２以上の一定包絡線信号に分解されることができる。

以下では、正弦波形および方形波形についての２つの例が提供される。

３．４．４．１）正弦波信号に関する振幅から位相シフトへの変換 時間変化複素包絡線の正弦波信号ｒ（ｔ）について考察する。 時間領域では、この信号は、Ｒ（ｔ）が、時刻ｔにおける信号の包絡線振幅を表し、δ（ｔ）が、時刻ｔにおける信号の位相シフト角を表し、ωが、秒当たりのラジアンを単位とする信号の周波数を表すとすると、
ｒ（ｔ）＝Ｒ（ｔ）ｓｉｎ（ωｔ＋δ（ｔ）） （２０）
と表現されることができる。

任意の時刻ｔにおいて、信号ｒ（ｔ）を、２つの適切に位相調整された等しくかつ一定の、または実質的に等しくかつ一定の包絡線信号の和によって獲得することができることが、証明されることができる。 言い換えると、２つの一定包絡線信号の間の適切に選択された位相シフト角をφ（ｔ）とすると、
Ｒ（ｔ）ｓｉｎ（（ωｔ＋δ（ｔ））＝Ａｓｉｎ（ωｔ）＋Ａｓｉｎ（ωｔ＋φ（ｔ）） （２１）
と示されることができる。 位相シフト角φ（ｔ）は、以下の説明ではＲ（ｔ）の関数として導き出される。 これは、正弦信号に関する振幅から位相シフトへの変換に等価である。

正弦三角恒等式（ｓｉｎｅ ｔｒｉｇｏｎｏｍｅｔｒｉｃ ｉｄｅｎｔｉｔｙ）を使用すると、式（２１）は、
Ｒ（ｔ）ｓｉｎ（（ωｔ＋δ（ｔ））＝Ａｓｉｎ（ωｔ）＋Ａｓｉｎ（ωｔ）ｃｏｓφ（ｔ）＋Ａｓｉｎ（φ（ｔ））ｃｏｓ ωｔ；
⇒Ｒ（ｔ）ｓｉｎ（（ωｔ＋δ（ｔ））＝Ａｓｉｎ（φ（ｔ））ｃｏｓ ωｔ＋Ａ（１＋ｃｏｓφ（ｔ））ｓｉｎ ωｔ （２２）
と書き直されることができる。

式（２２）から、信号ｒ（ｔ）は同相成分および直交成分の和として書き直されることに留意されたい。 したがって、包絡線振幅Ｒ（ｔ）は、

と書き表されることができる。

式（２３）は、信号ｒ（ｔ）の包絡線振幅Ｒ（ｔ）を、信号ｒ（ｔ）の２つの一定包絡線構成要素の間の位相シフト角φ（ｔ）に関係付ける。 一定包絡線構成要素は、一般に１に正規化される、等しいまたは実質的に等しい包絡線振幅を有する。

反対に、式（２３）から、位相シフト角φ（ｔ）は、以下のようにＲ（ｔ）の関数として書き表されることができる。

式（２４）は、正弦波信号の場合についての、振幅から位相シフトへの変換を表し、図２６に示されている。

３．４．４．２）方形波信号に関する振幅から位相シフトへの変換 図２８は、本発明の実施形態による２つの一定包絡線方形波信号の合成を示している。 図２８では、信号２８１０および２８２０は、周期Ｔ、デューティ・サイクルγＴ（０＜γ＜ｌ）をもち、それぞれ包絡線振幅Ａ１およびＡ２をもつ、一定包絡線信号である。

信号２８３０は、信号２８１０および２８２０を合成することから生じる。 本発明の実施形態によれば、信号２８３０は、信号２８１０および２８２０の積に等しいまたは実質的に等しい振幅を有する。 言い換えると、信号２８３０は、信号２８１０または２８２０の一方がゼロの振幅を有する場合は常にゼロの振幅を有し、信号２８１０および２８２０の両方が非ゼロの振幅を有する場合に非ゼロの振幅を有する。

さらに、信号２８３０は、パルス幅変調信号を表す。 言い換えると、信号２８３０の包絡線振幅は、信号の１周期における信号２８３０のパルス幅によって決定される。 より具体的には、信号２８３０の包絡線振幅は、信号２８３０の曲線の下の面積に等しいか、または実質的に等しい。

図２８を参照すると、信号２８１０および２８２０は、時間シフトｔ'だけ互いに対して時間シフトされて示されている。 等価的に、信号２８１０および２８２０は、位相シフト角

ラジアンだけ互いに対して位相シフトされている。

図２８を続けて参照すると、信号２８３０の包絡線振幅Ｒは、図２８では、
Ｒ＝Ａ ₁ ×Ａ ₂ ×（γＴ−ｔ'） （２５）
によって与えられることに留意されたい。

したがって、φは

にしたがってＲに関係付けられることが演繹されることができる。

式（２６）から、φ＝０のとき、Ｒは最大値γＡ ₁ Ａ ₂にあることに留意されたい。 言い換えると、２つの一定包絡線信号が互いに同相である場合に、包絡線振幅は最大値にある。

典型的な実装では、信号２８１０および２８２０は、正規化され、等しいまたは実質的に等しい包絡線振幅である１を有する。 さらに、信号２８１０および２８２０は一般に、０．５のデューティ・サイクルを有する。 したがって、式（２８）は、

と簡略になる。

式（２７）は、正規化された、等しいまたは実質的に等しい包絡線振幅の方形波信号の場合についての、振幅から位相シフトへの変換を示している。 式（２７）は、図２６に示されている。

３．４．５）波形歪み補償 ある種の実施形態では、振幅から位相シフトへの変換は、理論的または実際的に導出される際に、正確には実装されない可能性がある。 実際、最適な動作のために導出される変換についての調整または調節を必要とする複数の要因が存在することがある。 波形歪み補償は、振幅から位相シフトへの変換についての調整または調節を必要とすることがある１つの要因である。 波形歪み補償が今から以下で説明される。

実際には、複数の要因が、所望する出力信号ｒ（ｔ）の一定包絡線構成要素の波形歪みを引き起こす可能性がある。 さらに、各構成要素の波形歪みが、各構成要素が合成されるときに、所望する出力信号における波形歪みに形を変えることが予想される。 図２５は、フェーザー信号表現を使用して、信号に対する波形歪みの影響を示している。 図２５では、

は、所望する信号ｒ（ｔ）のフェーザー表現を表す。 実際には、波形歪みは、ｒ（ｔ）の実際のフェーザー表現が、

の最大誤差ベクトル大きさ（maximum error vector magnitude）の範囲内のどこかに収まる結果をもたらす可能性がある。 図２５の例では、これは、

を中心とし、最大誤差ベクトル大きさに等しいまたは実質的に等しい半径を有する円を使用して示されている。 フェーザー

および

は、所望する信号ｒ（ｔ）の実際のフェーザー表現の例を表す。

本発明の実施形態によれば、所望する出力信号に対して予想される波形歪みは推定することができる。 いくつかの実施形態では、予想される波形歪みは、電力増幅器のベクトル変調ステージで補償される。 その他の実施形態では、予想される波形歪みは、電力増幅器の伝達機能ステージで補償される。

前者の手法では、ベクトル変調ステージ出力で、適切な振幅および位相シフト調節を適用することによって、補償が達成される。 したがって、波形歪みは、所望する出力信号の構成要素信号を波形整形することによって除去される。

後者の手法では、伝達機能は、予想される波形歪みの影響を考慮して、それを打ち消すように、または少なくとも低減するように、設計される。 伝達機能についての上の説明から理解され得るように、波形歪み補償は、伝達機能ステージ内の個々位置で導入されることができる。 いくつかの実施形態では、伝達機能の出力ステージで補償が適用される。 例えば、図１７を参照すると、伝達機能モジュール出力１７２０、１７２２、１２７４、１７２６は、ＤＡＣ１７３０、１７３２、１７３４、１７３６に入力される前に調節されることができる。 その他の実施形態では、伝達機能の振幅から位相シフトへの変換ステージで補償が適用される。 例えば、図２４を参照すると、振幅から位相シフトへの変換φ＝ｆ（｜Ｒ｜）が、予想波形歪みを補償するために適切に調整されることができる。

３．５）出力ステージ 本発明の実施形態の一態様は、ベクトル電力増幅器（ＶＰＡ）の出力ステージで構成要素信号を合算することに存する。 これは、例えば、図７でＰＡ７７０、７７２、７７４、７７６の出力が合算されている。 これは、例えば、図８、図１２、図１３、図１７、および図１８にも同様に示されている。 ＶＰＡの出力を合成するための様々な実施形態が、本明細書で説明される。 以下はＶＰＡの文脈で説明されるが、以下の教示が一般に、任意の応用例の任意の能動デバイスの出力の結合または合算に当てはまることを理解されたい。

図２９は、本発明の一実施形態によるベクトル電力増幅器の出力ステージ実施形態２９００を示している。 出力ステージ２９００は、複数の対応する電力増幅器（ＰＡ）２９２０−｛１，． ． ． ，ｎ｝に入力される、複数のベクトル変調器信号２９１０−｛１，． ． ． ，ｎ｝を含む。 上で説明されたように、信号２９１０−｛１，． ． ． ，ｎ｝は、ベクトル電力増幅器の所望する出力信号の構成要素信号を表す。

図２９の例では、ＰＡ２９１０−｛１，． ． ． ，ｎ｝は、入力信号２９１０−｛１，． ． ． ，ｎ｝を、等しく、または実質的に等しく増幅して、増幅された出力信号２９３０−｛１，． ． ． ，ｎ｝を生成する。 増幅された出力信号２９３０−｛１，． ． ． ，ｎ｝は、合算ノード２９４０で直接的に一緒に結合される。 本発明のこの実施形態例によれば、合算ノード２９４０は、例えば電力合成器などの、結合またはアイソレーション要素を含まない。 図２９の実施形態では、合算ノード２９４０は、ゼロ・インピーダンス（または近ゼロ・インピーダンス）導線である。 したがって、合成要素を利用する従来のシステムとは異なり、本発明のこの実施形態による出力信号の合成は、最小電力損失しか招かない。

別の態様では、本発明の出力ステージ実施形態は、複数入力単一出力（ＭＩＳＯ）電力増幅器を使用して実装されることができる。

別の態様では、本発明の出力ステージ実施形態は、所望する出力電力レベルに従って出力ステージ電流を制御することによって、増幅器の電力効率を高めるように制御される。

以下では、本発明のＶＰＡ実施形態による様々な出力ステージ実施形態が、セクション３．５．１で提供される。 セクション３．５．２では、本発明のある種のＶＰＡ実施形態の電力効率を高めるための、出力ステージ電流整形機能の実施形態が提供される。 セクション３．５．３は、本発明のある種の出力ステージ実施形態用に利用され得る出力ステージ保護技法の実施形態を説明する。

３．５．１）出力ステージ実施形態 図３０は、本発明の一実施形態による電力増幅器（ＰＡ）出力ステージ実施形態３０００を示すブロック図である。 出力ステージ実施形態３０００は、複数のＰＡブランチ３００５−｛１，． ． ． ，ｎ｝を含む。 それぞれのベクトル変調器から来る信号３０１０−｛１，． ． ． ，ｎ｝は、出力ステージ３０００用の入力を表す。 本発明のこの実施形態によれば、信号３０１０−｛１，． ． ． ，ｎ｝は、電力増幅器の所望する出力信号についての等しくかつ一定の、または実質的に等しくかつ一定の包絡線構成要素信号を表す。

ＰＡブランチ３００５−｛１，． ． ． ，ｎ｝は、等しいまたは実質的に等しい電力増幅を、それぞれの信号３０１０−｛１，． ． ． ，ｎ｝に適用する。 一実施形態では、ＰＡブランチ３００５−｛１，． ． ． ，ｎ｝を介する電力増幅レベルは、所望する出力信号の電力レベル要件に従って設定される。

図３０の実施形態では、ＰＡブランチ３００５−｛１，． ． ． ，ｎ｝は各々、電力増幅器３０４０−｛１，． ． ． ，ｎ｝を含む。 その他の実施形態では、図３０に示されるように、ドライバ３０３０−｛１，． ． ． ，ｎ｝およびプレ・ドライバ３０２０−｛１，． ． ． ，ｎ｝も、電力増幅器要素より前でＰＡブランチに追加されることができる。 実施形態では、必要とされる出力電力レベルが単一の電力増幅器では達成することができない場合は常に、ドライバおよびプレ・ドライバが利用される。

所望する出力信号を生成するため、ＰＡブランチ３００５−｛１，． ． ． ，ｎ｝の出力は、合算ノード３０５０で直接的に結合される。 合算ノード３０５０は、結合される出力の間にわずかなアイソレーションしか提供せず、またはアイソレーションをまったく提供しない。 さらに、合算ノード３０５０は、相対的に損失のない合算ノードを表す。 したがって、ＰＡ３０４０−｛１，． ． ． ，ｎ｝の出力を合算する際、最小の電力損失しか招かれない。

出力信号３０６０は、出力ステージ３０００の所望する出力信号を表す。 図３０の実施形態では、出力信号３０６０は、負荷インピーダンス３０７０の両端で測定される。

図３１は、本発明による別の電力増幅器（ＰＡ）出力ステージ実施形態３１００を示すブロック図である。 図３０の実施形態と同様に、出力ステージ実施形態３１００は、複数のＰＡブランチ３１０５−｛１，． ． ． ，ｎ｝を含む。 ＰＡブランチ３１０５−｛１，． ． ． ，ｎ｝の各々は、プレ・ドライバ３０２０−｛１，． ． ． ，ｎ｝、ドライバ３０３０−｛１，． ． ． ，ｎ｝、および電力増幅器３０４０−｛１，． ． ． ，ｎ｝によって表される、複数の電力増幅ステージを含むことができる。 出力ステージ実施形態３１００はさらに、そのステージのバイアシングを提供するために、各電力増幅ステージの出力に結合されるプルアップ・インピーダンスを含む。 例えば、プルアップ・インピーダンス３１２５−｛１，． ． ． ，ｎ｝および３１３５−｛１，． ． ． ，ｎ｝は、それぞれプレ・ドライバおよびドライバ・ステージ出力を電源または独立のバイアス電源に結合する。 同様に、プルアップ・インピーダンス３１４５は、ＰＡステージ出力を電源または独立のバイアス電源に結合する。 本発明のこの実施形態によれば、プルアップ・インピーダンスは、出力ステージ実施形態の効率に影響を与え得るが、必ずしもその動作には影響しない、オプションの構成要素を表す。

図３２は、本発明による別の電力増幅器（ＰＡ）出力ステージ実施形態３２００を示すブロック図である。 図３０の実施形態と同様に、出力ステージ実施形態３２００は、複数のＰＡブランチ３２０５−｛１，． ． ． ，ｎ｝を含む。 ＰＡブランチ３２０５−｛１，． ． ． ，ｎ｝の各々は、プレ・ドライバ３０２０−｛１，． ． ． ，ｎ｝、ドライバ３０３０−｛１，． ． ． ，ｎ｝、および電力増幅器３０４０−｛１，． ． ． ，ｎ｝によって表される、複数の電力増幅ステージを含むことができる。 出力ステージ実施形態３２００も、そのステージの適切なバイアシングを達成するために、各電力増幅ステージの出力に結合されるプルアップ・インピーダンスを含む。 さらに、出力ステージ実施形態３２００は、そのステージからの電力伝達を最大化するために、各電力増幅ステージの出力に結合される整合インピーダンスを含む。 例えば、整合インピーダンス３２１０−｛１，． ． ． ，ｎ｝および３２２０−｛１，． ． ． ，ｎ｝は、それぞれプレ・ドライバおよびドライバ・ステージ出力に結合される。 同様に、整合インピーダンス３２４０は、ＰＡステージ出力に結合される。 整合インピーダンス３２４０が、合算ノード３２５０の後方でＰＡステージ出力に結合されることに留意されたい。

図３０〜図３２の上で説明された実施形態では、ＰＡステージ出力は、合算ノードで直接結合によって合成される。 例えば、図３０の実施形態では、ＰＡブランチ３００５−｛１，． ． ． ，ｎ｝の出力は、合算ノード３０５０で一緒に結合される。 合算ノード３０５０は、結合される出力の間に最小アイソレーションを提供する近ゼロ・インピーダンス導線である。 同様の出力ステージ結合が、図３１および図３２に示されている。 本発明のある種の実施形態では、図３０〜図３２の実施形態、または以下で後ほど説明される実施形態に示されるような出力結合は、ある種の出力ステージ保護手段を利用することができることに留意されたい。 これらの保護手段は、ＰＡブランチの異なるステージにおいて実装されることができる。 さらに、必要とされる保護手段のタイプは、ＰＡ実装に固有であってよい。 本発明の一実施形態による出力ステージ保護のさらなる説明は、セクション３．５．３で提供される。

図３３は、本発明による別の電力増幅器（ＰＡ）出力ステージ実施形態３３００を示すブロック図である。 図３０の実施形態と同様に、出力ステージ実施形態３３００は、複数のＰＡブランチ３３０５−｛１，． ． ． ，ｎ｝を含む。 ＰＡブランチ３３０５−｛１，． ． ． ，ｎ｝の各々は、プレ・ドライバ３０２０−｛１，． ． ． ，ｎ｝、ドライバ３０３０−｛１，． ． ． ，ｎ｝、および電力増幅器３０４０−｛１，． ． ． ，ｎ｝によって表される、複数の電力増幅ステージを含むことができる。 出力ステージ実施形態３３００も、そのステージの適切なバイアシングを達成するために、各電力増幅ステージの出力に結合されるプルアップ・インピーダンス３１２５−｛１，． ． ． ，ｎ｝、３１３５−｛１，． ． ． ，ｎ｝、３１４５を含むことができる。 さらに、出力ステージ実施形態３３００は、そのステージからの電力伝達を最大化するために、各電力増幅ステージの出力に結合される整合インピーダンス３２１０−｛１，． ． ． ，ｎ｝、３２２０−｛１，． ． ． ，ｎ｝、３２４０を含む。 さらに、出力ステージ実施形態３３００は、各ＰＡブランチ３３０５−｛１，． ． ． ，ｎ｝のＰＡステージ入力に結合されるオートバイアス・モジュール３３４０から、オートバイアス信号３３１０を受け取る。 オートバイアス・モジュール３３４０は、ＰＡ３０４０−｛１，． ． ． ，ｎ｝のバイアスを制御する。 一実施形態では、オートバイアス信号３３４０は、所望する出力電力レベルおよび出力波形の信号包絡線に従って、ＰＡを通る電流の量を制御する。 オートバイアス信号およびオートバイアス・モジュールの動作のさらなる説明は、以下のセクション３．５．２で提供される。

図３４は、本発明による別の電力増幅器（ＰＡ）出力ステージ実施形態３４００を示すブロック図である。 図３０の実施形態と同様に、出力ステージ実施形態３４００は、複数のＰＡブランチ３４０５−｛１，． ． ． ，ｎ｝を含む。 ＰＡブランチ３４０５−｛１，． ． ． ，ｎ｝の各々は、プレ・ドライバ３０２０−｛１，． ． ． ，ｎ｝、ドライバ３０３０−｛１，． ． ． ，ｎ｝、および電力増幅器３０４０−｛１，． ． ． ，ｎ｝によって表される、複数の電力増幅ステージを含むことができる。 出力ステージ実施形態３４００も、そのステージの所望するバイアシングを達成するために、各電力増幅ステージの出力に結合されるプルアップ・インピーダンス３１２５−｛１，． ． ． ，ｎ｝、３１３５−｛１，． ． ． ，ｎ｝、３１４５を含むことができる。 さらに、出力ステージ実施形態３４００は、そのステージからの電力伝達を最大化するために、各電力増幅ステージの出力に結合される整合インピーダンス３２１０−｛１，． ． ． ，ｎ｝、３２２０−｛１，． ． ． ，ｎ｝、３２４０を含む。 さらに、出力ステージ実施形態３４００は、各ＰＡブランチ｛１，． ． ． ，ｎ｝のＰＡステージ入力に結合される複数の高調波制御回路（harmonic control circuit）ネットワーク３４１０−｛１，． ． ． ，ｎ｝を含む。 高調波制御回路ネットワーク３４１０−｛１，． ． ． ，ｎ｝は、直列または並列に結合される、複数の抵抗、キャパシタンス、および／もしくは誘導性要素、ならびに／または能動デバイスを含むことができる。 本発明の一実施形態によれば、高調波制御回路ネットワーク３４１０−｛１，． ． ． ，ｎ｝は、電力増幅器の出力周波数スペクトルを制御するための高調波制御機能を提供する。 一実施形態では、高調波制御回路ネットワーク３４１０−｛１，． ． ． ，ｎ｝は、出力波形の高調波コンテンツ（harmonic content）が減少すると、合算出力スペクトル内の基本波へのエネルギー伝達が増加するように選択される。 本発明の実施形態による高調波制御のさらなる説明は、以下のセクション３．６で提供される。

図３５は、本発明による別の電力増幅器（ＰＡ）出力ステージ実施形態３５００を示すブロック図である。 出力ステージ実施形態３５００は、図３２の出力ステージ実施形態３２００の差動出力同等物を表す。 実施形態３５００では、ＰＡステージ出力３５１０−｛１，． ． ． ，ｎ｝は、連続的に合成されて、２つの集約信号を生じさせる。 その後、２つの集約信号は、負荷インピーダンスにおいて（across a loading impedance）合成され、それによって、２つの集約信号の間の差を表す、電力増幅器の出力が得られる。 図３５を参照すると、集約信号３５１０および３５２０は、負荷インピーダンスの両端に結合される。 電力増幅器の出力は、ノード３５４０および３５５０の間の電圧差として、負荷インピーダンスの両端で測定される。 実施形態３５００によれば、電力増幅器の最大出力は、２つの集約信号の位相が互いに１８０度ずれているときに獲得される。 反対に、最小出力電力は、２つの集約信号が互いに同相であるときに生じる。

図３６は、本発明による別の出力ステージ実施形態３６００を示すブロック図である。 図３０の実施形態と同様に、出力ステージ３６００は、複数のＰＡブランチ３６０５−｛１，． ． ． ，ｎ｝を含む。 ＰＡブランチ｛１，． ． ． ，ｎ｝の各々は、プレ・ドライバ３０２０−｛１，． ． ． ，ｎ｝、ドライバ３０３０−｛１，． ． ． ，ｎ｝、および電力増幅器（ＰＡ）３６２０−｛１，． ． ． ，ｎ｝によって表される、複数の電力増幅ステージを含むことができる。

実施形態３６００によれば、ＰＡ３６２０−｛１，． ． ． ，ｎ｝は、スイッチング電力増幅器を含む。 図３６の例では、電力増幅器３６２０−｛１，． ． ． ，ｎ｝は、ｎｐｎバイポーラ接合トランジスタ（ＢＪＴ）要素Ｑ１，． ． ． ，Ｑｎを含む。 ＢＪＴ要素Ｑ１，． ． ． ，Ｑｎは、共通コレクタ・ノードを有する。 図３６を参照すると、ＢＪＴ要素Ｑ１，． ． ． ，Ｑｎのコレクタ端子は、合算ノード３６４０を提供するために一緒に結合される。 ＢＪＴ要素Ｑ１，． ． ． ，Ｑｎのエミッタ端子は、接地ノードに結合され、一方、ＢＪＴ要素Ｑ１，． ． ． ，Ｑｎのベース端子は、ＰＡステージへの入力端子を提供する。

図３７は、方形波入力信号に応答する、実施形態３６００のＰＡステージの出力信号を示した、（図３６に関係する）一例である。 説明を容易にするため、２ブランチＰＡステージが考察される。 図３７の例では、方形波信号３７３０および３７４０は、それぞれＢＪＴ要素３７１０および３７２０に入力される。 ＢＪＴ要素３７１０または３７２０のどちらかがオンになると、合算ノード３７５０は接地に短絡されることに留意されたい。 したがって、入力信号３７３０または３７４０のどちらかがハイである場合、出力信号３８０はゼロである。 さらに、入力信号３７３０および３７４０の両方がゼロである場合にのみ、出力信号３７８０はハイになる。 この構成によれば、ＰＡステージ３７００は、パルス幅変調を実行し、そのため、出力信号の振幅は、入力信号間の位相シフト角の関数である。

実施形態は、本明細書で説明されたようなｎｐｎ ＢＪＴ実装に限定されない。 例えば、本発明の実施形態が、ｐｎｐ ＢＪＴ、ＣＭＯＳ、ＮＭＯＳ、ＰＭＯＳ、またはその他のタイプのトランジスタを使用して実装され得ることは、当業者であれば理解されよう。 さらに、実施形態は、検討要因となる、所望する、トランジスタのスイッチング速度を有するＧａＡｓおよびまたはＳｉＧｅトランジスタを使用して実装されることができる。

図３６を参照し直すと、各ＰＡ３６２０−｛１，． ． ． ，ｎ｝は、単一のＢＪＴ表記を使用して示されているが、各ＰＡ３６２０−｛１，． ． ． ，ｎ｝は、複数の直列結合トランジスタを含むことができることに留意されたい。 実施形態では、各ＰＡ内に含まれるトランジスタの数は、電力増幅器の必要とされる最大出力電力レベルに従って設定される。 その他の実施形態では、ＰＡ内に含まれるトランジスタの数は、プレ・ドライバ、ドライバ、およびＰＡステージ内のトランジスタの数が幾何形状的連鎖に適合するような数である。

図３８は、本発明の一実施形態による例示的なＰＡ実施形態３８００を示している。 ＰＡ実施形態３８００は、ＢＪＴ要素３８７０、ＬＣネットワーク３８６０、およびバイアス・インピーダンス３８５０を含む。 ＢＪＴ要素３８７０は、直列に結合された複数のＢＪＴトランジスタＱ１，． ． ． ，Ｑｎを含む。 図３８に示されるように、複数のＢＪＴトランジスタＱ１，． ． ． ，Ｑｎは、それらのベース、コレクタ、およびエミッタ端子で一緒に結合される。 ＢＪＴ要素３８７０のコレクタ端子３８８０は、ＰＡ３８００用の出力端子を提供する。 ＢＪＴ要素３８７０のエミッタ端子３８９０は、基板に、または先行する増幅器ステージのエミッタ端子に結合されることができる。 例えば、エミッタ端子３８９０は、先行するドライバ・ステージのエミッタ端子に結合される。

図３８を参照すると、ＬＣネットワーク３８６０は、ＰＡ入力端子３８１０とＢＪＴ要素３８７０の入力端子３８２０との間に結合される。 ＬＣネットワーク３８６０は、複数の容量性および誘導性要素を含む。 任意選択で、高調波制御回路ネットワーク３８３０も、ＢＪＴ要素３８７０の入力端子３８２０で結合される。 上で説明されたように、ＨＣＣネットワーク３８３０は、電力増幅器の出力周波数スペクトルを制御するための高調波制御機能を提供する。

図３８を続けて参照すると、バイアス・インピーダンス３８５０が、Ｉｒｅｆ信号３８４０をＢＪＴ要素３８７０の入力端子３８２０に結合する。 Ｉｒｅｆ信号３８４０は、所望する出力電力レベルおよび信号包絡線特性に従ってＢＪＴ要素３８７０のバイアスを制御するオートバイアス信号を表す。

図３８の実施形態では、ＢＪＴ要素３８７０は、８つのトランジスタを含むように示されていることに留意されたい。 しかし、ＢＪＴ要素３８７０が、電力増幅器の所望する出力電力レベルを達成するのに必要とされる任意の数のトランジスタを含み得ることは、当業者であれば理解されよう。

別の態様では、出力ステージ実施形態は、複数入力単一出力（ＭＩＳＯ）電力増幅器を使用して実装されることができる。 図５１Ａは、例示的なＭＩＳＯ出力ステージ実施形態５１００Ａを示すブロック図である。 出力ステージ実施形態５１００Ａは、ＭＩＳＯ電力増幅器（ＰＡ）５１２０に入力される、複数のベクトル変調器信号５１１０−｛１，． ． ． ，ｎ｝を含む。 上で説明されたように、信号５１１０−｛１，． ． ． ，ｎ｝は、電力増幅器の出力信号５１３０の一定包絡線構成要素を表す。 ＭＩＳＯ ＰＡ５１２０は、複数入力単一出力電力増幅器である。 ＭＩＳＯ ＰＡ５１２０は、信号５１１０−｛１，． ． ． ，ｎ｝を受け取り、増幅して、出力信号５１３０を生成するための、分散複数信号増幅プロセス（distributed multi signal amplification process）を提供する。

図５１Ａに示される実装に類似するＭＩＳＯ実装は、上で説明されたどの出力ステージ実施形態にも同様に拡張され得ることに留意されたい。 より具体的には、図２９〜図３７のどの出力ステージ実施形態も、ＭＩＳＯ手法を使用して実装されることができる。 さらなるＭＩＳＯ実施形態が、図５１Ｂ〜図５１Ｉを参照して今から提供される。 上で説明されたどの実施形態も、今から提供されるＭＩＳＯ実施形態のいずれを使用しても実装され得ることに留意されたい。

図５１Ａを参照すると、ＭＩＳＯ ＰＡ５１２０は、複素包絡線入力信号の実質的に一定の包絡線分解に必要とされる、任意の数の入力を有することができる。 例えば、２次元分解では、２入力電力増幅器が使用されることができる。 本発明の実施形態によれば、任意の数の入力のＭＩＳＯ ＰＡを作成するための構築ブロックが提供される。 図５１Ｂは、本発明の一実施形態によるいくつかのＭＩＳＯ構築ブロックを示している。 ＭＩＳＯ ＰＡ５１１０Ｂは、２入力単一出力ＰＡブロックである。 一実施形態では、ＭＩＳＯ ＰＡ５１１０Ｂは、２つのＰＡブランチを含む。 ＭＩＳＯ ＰＡ５１１０ＢのＰＡブランチは、例えば、図２９〜図３７を参照して上で説明された任意のＰＡブランチと等価とすることができる。 ＭＩＳＯ ＰＡ５１２０Ｂは、３入力単一出力ＰＡブロックである。 一実施形態では、ＭＩＳＯ ＰＡ５１２０Ｂ、３つのＰＡブランチを含む。 ＭＩＳＯ ＰＡ５１２０ＢのＰＡブランチは、例えば、図２９〜図３７を参照して上で説明された任意のＰＡブランチと等価とすることができる。

図５１Ｂを続けて参照すると、ＭＩＳＯ ＰＡ５１１０Ｂおよび５１２０Ｂは、本発明の実施形態による任意の複数入力単一出力電力増幅器のための基本構築ブロックを表す。 例えば、ＭＩＳＯ ＰＡ５１３０Ｂは、４入力単一出力ＰＡであり、例えば、ＭＩＳＯ ＰＡ５１１０Ｂなど、２つの２入力単一出力ＰＡの出力を一緒に結合することによって、作成されることができる。 これは、図５１Ｃに示されている。 同様に、ｎ入力単一出力ＰＡであるＭＩＳＯ ＰＡ５１４０Ｂは、基本構築ブロック５１１０Ｂおよび５１２０Ｂから作成され得ることが確認されることができる。

図５１Ｄは、本発明の実施形態による２入力単一出力ＰＡ構築ブロックの様々な実施形態を示している。

実施形態５１１０Ｄは、２入力単一出力ＰＡ構築ブロックのｎｐｎ実装を表す。 実施形態５１１０Ｄは、共通コレクタ・ノードを使用して一緒に結合される２つのｎｐｎトランジスタを含む。 プルアップ・インピーダンス（図示されず）が、共通コレクタ・ノードと給電ノード（図示されず）の間に結合されることができる。

実施形態５１３０Ｄは、実施形態５１１０Ｄのｐｎｐ同等物を表す。 実施形態５１３０Ｄは、ＰＡの出力を提供する共通コレクタ・ノードで結合される２つのｐｎｐトランジスタを含む。 プルアップ・インピーダンス（図示されず）が、共通コレクタ・ノードと接地ノード（図示されず）の間に結合されることができる。

実施形態５１４０Ｄは、２入力単一出力ＰＡ構築ブロックの相補的ｎｐｎ／ｐｎｐ実装を表す。 実施形態５１４０Ｄは、ＰＡの出力を提供する共通コレクタ・ノードで結合されるｎｐｎトランジスタおよびｐｎｐトランジスタを含む。

図５１Ｄを続けて参照すると、実施形態５１２０Ｄは、２入力単一出力ＰＡ構築ブロックのＮＭＯＳ実装を表す。 実施形態５１２０Ｄは、ＰＡの出力を提供する共通ドレーン・ノードで結合される２つのＮＭＯＳトランジスタを含む。

実施形態５１６０Ｄは、実施形態５１２０ＤのＰＭＯＳ同等物を表す。 実施形態５１２０Ｄは、ＰＡの出力を提供する共通ドレーン・ノードで結合される２つのＰＭＯＳトランジスタを含む。

実施形態５１５０Ｄは、２入力単一出力ＰＡ構築ブロックの相補的ＭＯＳ実装を表す。 実施形態５１５０Ｄは、ＰＡの出力を提供する共通ドレーン・ノードで結合されるＰＭＯＳトランジスタおよびＮＭＯＳトランジスタを含む。

図５１Ｄの２入力単一出力実施形態は、さらに複数入力単一出力ＰＡ実施形態を作成するために拡張されることができる。 図５１Ｅは、本発明の実施形態による複数入力単一出力ＰＡの様々な実施形態を示している。

実施形態５１５０Ｅは、複数入力単一出力ＰＡのｎｐｎ実装を表す。 実施形態５１５０Ｅは、ＰＡの出力を提供する共通コレクタ・ノードを使用して一緒に結合される複数のｎｐｎトランジスタを含む。 プルアップ・インピーダンス（図示されず）が、共通コレクタ・ノードと供給電圧（図示されず）の間に結合されることができる。 実施形態５１５０Ｅによるｎ入力単一出力ＰＡは、追加のｎｐｎトランジスタを２入力単一出力ＰＡ構築ブロック実施形態５１１０Ｄに結合することによって獲得され得ることに留意されたい。

実施形態５１７０Ｅは、実施形態５１５０Ｅのｐｎｐ同等物を表す。 実施形態５１７０Ｅは、ＰＡの出力を提供する共通コレクタ・ノードを使用して一緒に結合される複数のｐｎｐトランジスタを含む。 プルアップ・インピーダンス（図示されず）が、共通コレクタ・ノードと接地ノード（図示されず）の間に結合されることができる。 実施形態５１７０Ｅによるｎ入力単一出力ＰＡは、追加のｐｎｐトランジスタを２入力単一出力ＰＡ構築ブロック実施形態５１３０Ｄに結合することによって獲得され得ることに留意されたい。

実施形態５１１０Ｅおよび５１３０Ｅは、複数入力単一出力ＰＡの相補的ｎｐｎ／ｐｎｐ実装を表す。 実施形態５１１０Ｅおよび５１３０Ｅは、ＰＡの出力を提供する共通コレクタ・ノードを使用して一緒に結合される複数のｎｐｎおよび／またはｐｎｐトランジスタを含む。 実施形態５１１０Ｅによるｎ入力単一出力ＰＡは、追加のｎｐｎおよび／またはｐｎｐトランジスタを２入力単一出力ＰＡ構築ブロック実施形態５１４０Ｄに結合することによって獲得され得ることに留意されたい。 同様に、実施形態５１３０Ｅによるｎ入力単一出力ＰＡは、追加のｎｐｎおよび／またはｐｎｐトランジスタを２入力単一出力ＰＡ構築ブロック実施形態５１３０Ｄに結合することによって獲得されることができる。

実施形態５１８０Ｅは、複数入力単一出力ＰＡのＰＭＯＳ実装を表す。 実施形態５１８０Ｅは、ＰＡの出力を提供する共通ドレーン・ノードを使用して一緒に結合される複数のＰＭＯＳトランジスタを含む。 実施形態５１８０Ｅによるｎ入力単一出力ＰＡは、追加のＮＭＯＳトランジスタを２入力単一出力ＰＡ構築ブロック実施形態５１６０Ｄに結合することによって獲得され得ることに留意されたい。

実施形態５１６０Ｅは、複数入力単一出力ＰＡのＮＭＯＳ実装を表す。 実施形態５１６０Ｅは、ＰＡの出力を提供する共通ドレーン・ノードを使用して一緒に結合される複数のＮＭＯＳトランジスタを含む。 実施形態５１６０Ｅによるｎ入力単一出力ＰＡは、追加のＰＭＯＳトランジスタを２入力単一出力ＰＡ構築ブロック実施形態５１２０Ｄに結合することによって獲得され得ることに留意されたい。

実施形態５１２０Ｅおよび５１４０Ｅは、複数入力単一出力ＰＡの相補的ＭＯＳ実装を表す。 実施形態５１２０Ｅおよび５１４０Ｅは、ＰＡの出力を提供する共通ドレーン・ノードを使用して一緒に結合される複数のｎｐｎおよびｐｎｐトランジスタを含む。 実施形態５１２０Ｅによるｎ入力単一出力ＰＡは、追加のＮＭＯＳおよび／またはＰＭＯＳトランジスタを２入力単一出力ＰＡ構築ブロック実施形態５１５０Ｄに結合することによって獲得され得ることに留意されたい。 同様に、実施形態５１４０Ｅによるｎ入力単一出力ＰＡは、追加のＮＭＯＳおよび／またはＰＭＯＳトランジスタを２入力単一出力ＰＡ構築ブロック実施形態５１５０Ｄに結合することによって獲得されることができる。

図５１Ｆは、本発明の実施形態によるさらなる複数入力単一出力ＰＡ実施形態を示している。 実施形態５１１０Ｆは、複数入力単一出力ＰＡの相補的ｎｐｎ／ｐｎｐ実装を表す。 実施形態５１１０Ｆは、ＰＡ構築ブロック５１４０Ｄの実施形態を反復的に一緒に結合することによって獲得されることができる。 同様に、実施形態５１２０Ｆは、複数入力単一出力ＰＡのＮＭＯＳ／ＰＭＯＳ相補的実装を表す。 実施形態５１２０Ｆは、ＰＡ構築ブロック５１５０Ｄの実施形態を反復的に一緒に結合することによって獲得されることができる。

上で説明された複数入力単一出力実施形態は各々、ＰＡの単一または複数ブランチに対応することができることが留意されなければならない。 例えば、図２９を参照すると、複数入力単一出力実施形態のいずれかが、単一または複数のＰＡ２９２０−｛１，． ． ． ，ｎ｝を置き換えるために使用されることができる。 言い換えると、各ＰＡ２９２０−｛１，． ． ． ，ｎ｝は、上で説明された複数入力単一出力ＰＡのいずれかを使用して、または図２９に示されるような単一入力単一出力ＰＡを用いて、実装されることができる。

図５１Ｄ、図５１Ｅ、および図５１Ｆの実施形態で示されたトランジスタは各々、例えば、図３８の例示的な実施形態に示されるような直列のトランジスタを使用して、実装されることができる。

図５１Ｇは、複数入力単一出力ＰＡ構築ブロックのさらなる実施形態を示している。 実施形態５１１０Ｇは、２入力単一出力ＰＡ構築ブロックの実施形態を示している。 実施形態５１１０Ｇは、単一入力単一出力または上で説明されたような複数入力単一出力ＰＡ実施形態によって各々が実装され得る、２つのＰＡブランチを含む。 さらに、実施形態５１１０Ｇは、ＰＡ実施形態絵の２つのブランチに結合されるオプションのバイアス制御信号５１１２Ｇを示している。 バイアス制御信号５１１２Ｇは、ＰＡブランチの具体的な実装に基づいて、実施形態５１１０Ｇで任意選択的に利用される。 ある種の実装では、ＰＡの適切な動作のためにバイアス制御が必要とされる。 その他の実装では、バイアス制御は、ＰＡの適切な動作のためには必要とされないが、改善されたＰＡ電力効率、出力回路保護、またはパワーオン電流保護を提供することができる。

図５１Ｇを続けて参照すると、実施形態５１２０Ｇは、３入力単一出力ＰＡ構築ブロックの実施形態を示している。 実施形態５１２０Ｇは、単一入力単一出力または上で説明されたような複数入力単一出力ＰＡ実施形態によって各々が実装されることができる、３つのＰＡブランチを含む。 さらに、実施形態５１２０Ｇは、ＰＡ実施形態絵のブランチに結合されるオプションのバイアス制御信号５１１４Ｇを示している。 バイアス制御信号５１１４Ｇは、ＰＡブランチの具体的な実装に基づいて、実施形態５１２０Ｇで任意選択的に利用される。 ある種の実装では、ＰＡの適切な動作のためにバイアス制御が必要とされる。 その他の実装では、バイアス制御は、ＰＡの適切な動作のためには必要とされないが、改善されたＰＡ電力効率を提供することができる。

図５１Ｈは、２入力単一出力ＰＡ構築ブロックのさらなる例示的な実施形態５１００Ｈを示している。 実施形態５１００Ｈは、単一入力単一出力または上で説明されたような複数入力単一出力ＰＡ実施形態によって各々が実装され得る、２つのＰＡブランチを含む。 実施形態５１００Ｈは、実施形態５１００Ｈの実施形態で追加的に利用され得る、図５１Ｈにおいて破線を使用して示されるオプションの要素をさらに含む。 一実施形態では、ＰＡ構築ブロック５１００Ｈは、図５１Ｈに示されるように、ドライバ・ステージおよび／またはプレ・ドライバ・ステージを各ＰＡブランチに含むことができる。 プロセス検出器も、ＰＡのドライバおよび／またはプレ・ドライバ・ステージにおいてプロセスおよび温度変動を検出するために任意選択的に利用されることができる。 さらに、オプションのバイアス制御が、ＰＡ実施形態の各ブランチのプレ・ドライバ、ドライバ、および／またはＰＡステージの各々に提供されることができる。 バイアス制御は、そのステージの固有の実装に基づいて、１つまたは複数のステージに提供されることができる。 さらに、バイアス制御は、ある種の実装のためには必須なことがあるが、その他の実装では任意選択的に利用されることができる。

図５１Ｉは、複数入力単一出力ＰＡのさらなる例示的な実施形態５１００Ｉを示している。 実施形態５１００Ｉは、単一入力単一出力または上で説明されたような複数入力単一出力ＰＡ実施形態によって各々が実装されることができる、少なくとも２つのＰＡブランチを含む。 実施形態５１００Ｉは、実施形態５１００Ｉの実施形態で追加的に利用され得るオプションの要素をさらに含む。 一実施形態では、ＰＡは、図５１Ｉに示されるように、ドライバおよび／またはプレ・ドライバ・ステージを各ＰＡブランチに含むことができる。 プロセス検出器も、ＰＡのドライバおよび／またはプレ・ドライバ・ステージにおいてプロセスおよび温度変動を検出するために任意選択的に利用されることができる。 さらに、オプションのバイアス制御が、ＰＡ実施形態の各ブランチのプレ・ドライバ、ドライバ、および／またはＰＡステージの各々に提供されることができる。 バイアス制御は、そのステージの固有の実装に基づいて、１つまたは複数のステージに提供されることができる。 さらに、バイアス制御は、ある種の実装のためには必須なことがあるが、その他の実装では任意選択的に利用されることができる。

３．５．２）出力ステージ電流制御―オートバイアス・モジュール 本発明による、出力ステージならびにオプションのプレ・ドライバおよびドライバ・ステージの、バイアスおよび電流制御技法が、以下で説明される。 ある種の実施形態では、出力ステージ電流制御機能は、ベクトル電力増幅器（ＶＰＡ）実施形態の出力ステージ効率を高めるために利用される。 その他の実施形態では、出力ステージ電流制御は、セクション３．５．３でさらに説明される、過剰電圧および電流からの出力ステージ保護を提供するために使用される。 実施形態では、出力ステージ電流制御機能は、図３３を参照して上で説明されたオートバイアス・モジュールを使用して実行される。 これらの電流制御機能を実行する際のオートバイアス・モジュールの動作の説明も、本発明の一実施形態により以下で提示される。

本発明の実施形態によれば、ＶＰＡの出力ステージの電力効率は、出力電力および出力波形の包絡線の関数としてＶＰＡの出力ステージ電流を制御することによって、高められることができる。

図３７は、入力信号Ｓ１およびＳ２を有する、２つのＮＰＮトランジスタから成る複数入力単一出力増幅器の部分概要図を示している。 Ｓ１およびＳ２が実質的に同様の波形および実質的に一定の包絡線であるように設計される場合、任意の時間変化複素包絡線出力信号は、Ｓ１およびＳ２の位相関係を変化させることによって、回路ノード３７５０で生成されることができる。

図３９は、時間変化複素包絡線出力信号例３９１０およびそれに対応する包絡線信号３９２０を示している。 信号３９１０が時刻ｔ ₀において位相反転を経験することに留意されたい。 それに対応して、包絡線信号３９２０は、時刻ｔ ₀においてゼロ交差を経験する。 出力信号３９１０は、例えば、Ｗ−ＣＤＭＡ、ＱＰＳＫ、およびＯＦＤＭなどの無線信号方式による出力信号の例である。

図４０は、出力信号３９１０に応じた、図３７の出力ステージ電流の図例を示している。 Ｉ _out信号４０１０は、オートバイアス制御なしの場合の出力ステージ電流を表し、Ｉ _out信号４０２０は、オートバイアス制御ありの場合の出力ステージ電流を表す。 オートバイアス制御なしの場合、Ｓ１およびＳ２の間の位相シフトが０から１８０度に変化するにつれて、出力電流Ｉ _outは増加する。 オートバイアス制御ありの場合、出力電流Ｉ _outは減少し、図３９のｔ ₀でまたはｔ ₀の付近で最小化されることができる。

Ｉ _out信号４０２０は、包絡線信号３９２０の関数として変化することに留意されたい。 したがって、Ｉ _out信号４０２０は、最大出力電力が必要とされるときに最大となるが、必要出力電力が低下するにつれて減少する。 特に、Ｉ _out信号４０２０は、関連する電力出力がゼロに向かうと、ゼロに接近する。 したがって、本発明の実施形態による出力ステージ電流制御が、著しい電力節約をもたらし、電力増幅器の電力効率を高めることは、当業者であれば理解されよう。

本発明の実施形態によれば、出力ステージ電流制御は、様々な関数に従って実装されることができる。 一実施形態では、出力ステージ電流は、増幅器の所望する出力電力に対応するように整形されることができる。 そのような実施形態では、出力ステージ電流は、所望する出力信号の包絡線から導出される関数であり、電力効率が高まる。

図４１は、本発明の実施形態による例示的なオートバイアス出力ステージ電流制御関数４１１０および４１２０を示している。 関数４１１０は、上で説明されたような、出力電力および信号包絡線の関数を表すことができる。 他方、関数４１２０は、出力電力が閾値を下回ったときに所定の時間だけ最小値になる単純な整形関数（shaping function）を表すことができる。 したがって、関数４１１０および４１２０は、オートバイアス制御信号４１１０がＩ _out応答４１３０をもたらし、オートバイアス制御信号４１２０がＩ _out応答４１４０をもたらす、オートバイアス出力ステージ電流制御関数の２つのケースを表す。 しかし、本発明は、それらの２つの例示的な実施形態に限定されない。 本発明の実施形態によれば、出力ステージオートバイアス電流制御関数は、特定のベクトル電力増幅器設計の効率および電流消費要件に適合するように、設計および実装されることができる。

実装においては、出力ステージ電流制御を実行するためのいくつかの手法が存在する。 いくつかの実施形態では、出力ステージ電流整形は、オートバイアス・モジュールを使用して実行される。 オートバイアス・モジュールは、図７および図８の実施形態にオートバイアス回路７１４および７１６として示されている。 同様に、オートバイアス・モジュールは、図１２および図１３の実施形態にオートバイアス回路１２１８として、図１７および図１８の実施形態にオートバイアス回路１７１８として示されている。

オートバイアスを使用する出力ステージ電流制御が、図４８の実施形態のプロセス・フローチャート４８００に示されている。 プロセスは、ベクトル電力増幅器（ＶＰＡ）の所望する出力信号の出力電力および出力信号包絡線情報を受け取ることを含むステップ４８１０で開始する。 いくつかの実施形態では、オートバイアスを使用する出力ステージ電流制御の実装は、増幅器の所望する出力電力についての事前知識を必要とする。 出力電力情報は、包絡線および位相情報の形式をとることができる。 例えば、図７、図８、図１２、図１３、図１７、および図１８の実施形態では、出力電力情報は、ＶＰＡ実施形態によって受け取られるＩおよびＱデータ成分に含まれる。 その他の実施形態では、出力電力情報は、その他の手段を使用して受け取られ、または算出されることができる。

ステップ４８２０は、出力電力および出力包絡線信号情報に従って信号を算出することを含む。 実施形態では、オートバイアス信号は、所望する出力電力のいくつかの測定の関数として算出される。 例えば、オートバイアス信号は、所望する出力信号の包絡線振幅の関数として算出されることができる。 例えば、図７、図８、図１２、図１３、図１７、および図１８を参照すると、オートバイアス信号（図７および図８での信号７１５および７１７、図１２および図１３での信号１２２８、図１７および図１８での信号１７２８）が所望する出力信号の受け取られたＩおよびＱデータ成分に従って算出されることが分かる。 図７、図８、図１２、図１３、図１７、および図１８で説明された実施形態などのある種の実施形態では、オートバイアス信号は、出力電力情報を提供されるオートバイアス・モジュールによって算出される。 その他の実施形態では、オートバイアス信号は、ＶＰＡのＩおよびＱ伝達機能モジュールによって算出されることができる。 そのような実施形態では、オートバイアス・モジュールは、実装において必要とされないこともある。 実施形態では、ＩおよびＱ伝達機能モジュールは、信号を算出し、その信号をＤＡＣに出力し、ＤＡＣは、オートバイアス信号を表す信号を出力する。

ステップ４８３０は、ＶＰＡの出力ステージで算出された信号を適用し、それによって、所望する出力信号の出力電力に従って出力ステージの電流を制御することを含む。 実施形態では、ステップ４８３０は、ＶＰＡのＰＡステージ入力でオートバイアス信号を結合することを含む。 これは、例えば、オートバイアス信号３３１０がＶＰＡ実施形態のＰＡステージ入力で結合される、図３３および図４２の実施形態に示されている。 これらの実施形態では、オートバイアス信号３３１０は、ＶＰＡ実施形態の所望する出力信号の出力電力に従ってＰＡステージ・トランジスタのバイアスを制御する。 例えば、オートバイアス信号３３１０は、所望する出力電力が最小または近ゼロであるときに、ＰＡステージ・トランジスタをカットオフ状態で動作させることができ、それによって、出力ステージ電流をわずかしか、またはまったく引き出さない。 同様に、最大出力電力が望まれる場合、オートバイアス信号３３１０は、クラスＣ、Ｄ、Ｅなどのスイッチングモードで動作するように、ＰＡステージ・トランジスタにバイアスをかけることができる。 オートバイアス信号３３１０はまた、所望する出力電力および信号包絡線情報に従って、ＰＡステージ・トランジスタまたはＦＥＴを順または逆バイアス状態で動作させることもできる。

その他の実施形態では、ステップ４８３０は、プルアップ・インピーダンスを使用してオートバイアス信号をＰＡステージ入力で、また任意選択的にＶＰＡのドライバおよびプレ・ドライバ・ステージの入力で結合することを含む。 図３８および図４３は、そのような実施形態を示している。 例えば、図３８の実施形態では、バイアス・インピーダンス３８５０が、オートバイアスＩｒｅｆ信号３８４０をＢＪＴ要素３８７０の入力端子３８２０に結合する。 ＢＪＴ要素３８７０は、例示的なＶＰＡ実施形態の１つのＰＡブランチのＰＡステージを表す。 同様に、図４３の実施形態では、オートバイアス信号４３１０は、対応するバイアス・インピーダンスＺ１，． ． ． ，Ｚ８を介してトランジスタＱ１，． ． ． ，Ｑ８に結合される。 トランジスタＱ１，． ． ． ，Ｑ８は、例示的なＶＰＡ実施形態の１つのブランチのＰＡステージを表す。

上で説明されたオートバイアス回路を実装するための実施形態が今から提供される。 図２７は、オートバイアス回路を実装するための３つの実施形態２７００Ａ、２７００Ｂ、および２７００Ｃを示している。 これらの実施形態は、限定のためではなく、説明の目的で提供される。 その他の実施形態は、本明細書に含まれる教示に基づいて、当業者には明らかであろう。

実施形態２７００Ａでは、オートバイアス回路２７００Ａは、オートバイアス伝達機能モジュール２７１２、ＤＡＣ２７１４、およびオプションの補間フィルタ２７１８を含む。 オートバイアス回路２７００Ａは、ＩおよびＱデータ信号２７１０を受け取る。 オートバイアス伝達機能モジュール２７１２は、受け取られたＩおよびＱデータ信号２７１０を処理して、適切なバイアス信号２７１３を生成する。 オートバイアス伝達機能モジュール２７１２は、バイアス信号２７１３をＤＡＣ２７１４に出力する。 ＤＡＣ２７１４は、オートバイアス伝達モジュール２７１２で生成され得るＤＡＣクロック２７１６によって制御される。 ＤＡＣ２７１４は、バイアス信号２７１３をアナログ信号に変換し、アナログ信号を補間フィルタ２７１８に出力する。 アンチ・エイリアス・フィルタとしても機能する補間フィルタ２７１８は、ＤＡＣ出力を整形して、実施形態５１１２ＧでＢｉａｓ Ａとして示されるオートバイアス信号２７２０を生成する。 オートバイアス信号２７２０は、増幅器のＰＡステージおよび／またはドライバ・ステージおよび／またはプレ・ドライバ・ステージにバイアスをかけるために使用されることができる。 一実施形態では、オートバイアス信号２７２０は、それから導出されて、ＰＡステージ内の異なるステージにバイアスをかける、複数のその他のオートバイアス信号を有することができる。 これは、実施形態２７００Ａに含まれていない追加回路を使用して行われることができる。

対照的に、実施形態２７００Ｂは、複数のオートバイアス信号がオートバイアス回路内で取り出される、オートバイアス回路実施形態を示している。 実施形態２７００Ｂに示されるように、実施形態２７００Ｂで回路ネットワークＡ、Ｂ、Ｃとして示される、回路ネットワーク２７２２、２７２６、２７３０は、オートバイアス信号２７２０からオートバイアス信号２７２４および２７２８を取り出すために使用される。 オートバイアス信号２７２０、２７２４、２７２８は、異なる増幅ステージにバイアスをかけるために使用される。

実施形態２７００Ｃは、複数のオートバイアス信号がオートバイアス伝達機能モジュール２７１２内で独立に生成される、別のオートバイアス回路実施形態を示している。 実施形態２７００Ｃでは、オートバイアス伝達機能モジュール２７１２は、受け取られたＩおよびＱデータ信号２７１０に従って、複数のバイアス信号を生成する。 バイアス信号は、関係していてもよく、または関係していなくてもよい。 オートバイアス伝達機能モジュール２７１２は、生成されたバイアス信号を後続のＤＡＣ２７３２、２７３４、２７３６に出力する。 ＤＡＣ２７３２、２７３４、２７３６は、それぞれＤＡＣクロック信号２７３３、２７３５、２７３７によって制御される。 ＤＡＣ２７３２、２７３４、２７３６は、受け取られたバイアス信号をアナログ信号に変換し、アナログ信号をオプションの補間フィルタ２７４２、２７４４、２７４６に出力する。 アンチ・エイリアス・フィルタとしても機能する補間フィルタ２７４２、２７４４、２７４６は、ＤＡＣ出力を整形して、オートバイアス信号２７２０、２７２４、２７２８を生成する。 実施形態２７００Ｂと同様に、オートバイアス信号２７２０、２７２４、２７２８は、プレ・ドライバ、ドライバ、およびＰＡなどの個々の増幅ステージにバイアスをかけるために使用される。

上で言及されたように、本発明によるオートバイアス回路実施形態は、実施形態２７００Ａ、２７００Ｂ、および２７００Ｃで説明された実施形態に限定されない。 例えば、実施形態５２００Ｂおよび５２００Ｃに示されるような３つだけでなく、増幅の様々なステージのバイアスを制御するのに必要とされる任意の数のバイアス制御信号を生成するために、オートバイアス回路が拡張され得ることは、当業者であれば理解されよう。

３．５．３）出力ステージ保護 上で説明されたように、本発明の実施形態による出力ステージ実施形態は、合成またはアイソレーション要素を使用せずにＰＡステージで出力を直接結合できることの結果として、非常に電力効率がよい。 しかし、ある種の環境および／または応用例におけるある種の出力ステージ実施形態は、そのような直接結合手法に耐えるために、追加の特別な出力ステージ保護手段を必要とすることがある。 これは、例えば、図５１Ｄおよび５１Ｅに示される５１１０Ｄ、５１２０Ｄ、５１３０Ｄ、５１６０Ｄ、５１５０Ｅ、５１６０Ｅ、５１７０Ｅ、および５１８０Ｅなどの出力ステージ実施形態の場合とすることができる。 一般に、５１４０Ｄ、５１５０Ｄ、５１１０Ｅ、５１２０Ｅ、５１３０Ｅ、および５１４０Ｅなどの相補的な出力ステージ実施形態は、本明細書のこのセクションで説明されるのと同じ出力ステージ保護手段を（任意選択的に使用することはできるが）必要としない。 出力ステージ保護手段およびそのような手段をサポートする実施形態が今から提供される。

一態様では、ＰＡステージの異なるブランチのトランジスタは一般に、長時間にわたって、動作について逆の状態に同時にあるべきではない。 最終ＰＡステージに供給される入力のないリスタートまたはパワーオンに続いて、ＰＡブランチ内の過渡電流（transient）は、このモードを発生させることがあり、ＰＡステージ・トランジスタに互いを潜在的に損傷させ、または出力に接続された電流要素を潜在的に損傷させる。 したがって、本発明の実施形態はさらに、ＰＡステージにおける出力電流を制限するために、オートバイアス・モジュールを制約する。

別の態様では、オートバイアス・モジュールが出力電圧をＰＡステージ・トランジスタの降伏電圧仕様より低く制限するように保証することが望ましいことがある。 したがって、例えば、図４２に示される実施形態などの本発明の実施形態では、フィードバック要素４２１０が、ＰＡステージの共通コレクタ・ノードとオートバイアス・モジュールの間に結合される。 フィードバック要素４２１０は、ＰＡステージ・トランジスタのコレクタ対ベース電圧を監視し、トランジスタおよび／または回路要素を保護する必要に応じて、オートバイアス信号を制約することができる。

その他の出力ステージ保護技法も実装され得ることは当業者であれば理解されよう。 さらに、出力ステージ保護技法は、実装固有とすることができる。 例えば、ＰＡステージ・トランジスタのタイプ（ｎｐｎ、ｐｎｐ、ＮＭＯＳ、ＰＭＯＳ、ｎｐｎ／ｐｎｐ、ＮＭＯＳ／ＰＭＯＳ）に応じて、異なる保護機能が必要とされることがある。

３．６）高調波制御 本発明の実施形態によれば、各ブランチＰＡの基礎原理は、出力スペクトルの基本波への電力伝達を最大化することである。 一般に、各ブランチＰＡは、高調波が豊富な出力スペクトルを生じさせる複数ステージとすることができる。 一態様では、基本波に関して、実電力伝達が最大化される。 別の態様では、非基本波に関して、実電力伝達が最小化され、一方、虚電力伝達は許容されることができる。 本発明の実施形態による高調波制御は、様々な方法で実行されることができる。

一実施形態では、基本波への実電力伝達は、ＰＡステージ入力信号の波形整形手段によって最大化される。 実際には、基本波への最大実電力伝達をもたらす最適な波形整形を決定する際に、複数の要因が役割を演じる。 上で説明された本発明の実施形態３４００は、ＰＡステージ入力信号の波形整形を利用する一実施形態を表す。 実施形態３４００では、複数の高調波制御回路（ＨＣＣ）ネットワーク３４１０−｛１，． ． ． ，ｎ｝が、各ＰＡブランチ｛１，． ． ． ，ｎ｝のＰＡステージ入力で結合される。 ＨＣＣネットワーク３４１０−｛１，． ． ． ，ｎ｝は、ＰＡステージ入力を波形整形する効果を有し、一般に、合算される出力スペクトルの基本波への実電力伝達を最大化するように選択される。 本発明の実施形態によれば、波形整形は、高調波的に多様な波形の変化を生み出すために使用されることができる。 その他の実施形態では、当業者に理解され得るように、波形整形は、プレ・ドライバおよび／またはドライバ・ステージで実行されることができる。

別の実施形態では、高調波制御は、ＰＡ出力ステージの波形整形手段によって達成される。 図４３は、本発明の例示的なＰＡステージ実施形態４３００を示している。 実施形態４３００では、オートバイアス信号４３１０は、対応するバイアス・インピーダンスＺ１，． ． ． ，Ｚ８を介して、トランジスタＱ１，． ． ． ，Ｑ８に結合される。 インピーダンスＺ１，． ． ． ，Ｚ８が異なる値を有する場合、トランジスタＱ１，． ． ． ，Ｑ８は、異なるバイアス・ポイントを有し、異なる時間にオンにされ得ることに留意されたい。 トランジスタＱ１，． ． ． ，Ｑ８にバイアスをかけるこの手法は、スタガード・バイアス（staggered bias）と呼ばれる。 スタガード・バイアスを使用すると、ＰＡ出力波形は、バイアス・インピーダンスＺ１，． ． ． ，Ｚ８に割り当てられた値に応じた様々な方法で整形され得ることに留意されたい。

スタガード・バイアスを使用する高調波制御が、図４９の実施形態のプロセス・フローチャート４９００に示されている。 プロセスは、電力増幅器（ＰＡ）スイッチング・ステージの複数のトランジスタの第１のポートで入力信号を結合することを含むステップ４９１０で開始する。 例えば、図４３の実施形態例では、ステップ４９１０は、複数のトランジスタＱ１，． ． ． ，Ｑ８のベース端子でＰＡ＿ＩＮ信号４３１０を結合することに対応する。

ステップ４９２０は、複数のトランジスタの第１のポートとバイアス信号の間に複数のインピーダンスを結合することを含む。 例えば、図４３の実施形態例では、ステップ４９２０は、それぞれのトランジスタＱ１，． ． ． ，Ｑ８のベース端子とＩｒｅｆ信号の間にインピーダンスＺ１，． ． ． ，Ｚ８を結合することによって達成される。 一実施形態では、複数のインピーダンスの値は、入力信号の時間スタガード・スイッチング（time-staggered switching）を引き起こし、それによって、ＰＡステージの出力信号を高調波的に整形するように選択される。 実施形態では、複数ステージ・スタガード出力は、複数のインピーダンスの複数の異なる値を選択することによって生成されることができる。 その他の実施形態では、スイッチングは、等しいまたは実質的に等しい値をもつように複数のインピーダンスを選択することによって達成される。

図４４は、２ステージ・スタガード・バイアス手法を使用する例示的な波形整形ＰＡ出力を示している。 ２ステージ・スタガード・バイアス手法では、ＰＡトランジスタの第１の組が最初に、第２の組がオンにされる前にオンにされる。 言い換えると、バイアス・インピーダンスは、２つの異なる値をとる。 波形４４１０は、ＰＡステージへの入力波形を表す。 波形４４２０は、２ステージ・スタガード・バイアスによる波形整形ＰＡ出力を表す。 出力波形４４２０は、１から０に遷移するときに２段階の勾配をもち、それは、逐次的にオンになるトランジスタの第１および第２の組に対応する。

本発明の実施形態によれば、様々な複数ステージ・スタガード・バイアス手法が設計されることができる。 バイアス・インピーダンス値は、一定でもよく、または可変でもよい。 さらに、バイアス・インピーダンス値は、等しくもしくは実質的に等しくても、異なっても、または様々な順列（permutation）に従って設定されてもよい。 例えば、図４３の例を参照すると、１つの例示的な順列は、Ｚ１＝Ｚ２＝Ｚ３＝Ｚ４およびＺ５＝Ｚ６＝Ｚ７＝Ｚ８と設定することができ、２ステージ・スタガード・バイアスをもたらす。

３．７）電力制御 本発明のベクトル電力増幅実施形態は本質的に、出力電力制御を実行するための機構を提供する。

図４５は、本発明の一実施形態による電流制御を実行するための１つの手法を示している。 図４５では、フェーザー

および

は、第１のフェーザー

の上側および下側構成要素を表す。

および

は、一定の大きさであり、位相が

に対して位相シフト角

だけ対称的にシフトされている。 フェーザー

および

は、第２のフェーザー

の上側および下側構成要素を表す。

および

は、一定の大きさであり、位相が

に対して位相シフト角

だけ対称的にシフトされている。

図４５から、

および

は互いに対して同相であるが、大きさだけが異なることに留意されたい。 さらに、

および

は、それぞれ

および

に対して等しくまたは実質的に等しく位相シフトされている。 したがって、本発明によれば、信号の振幅は、その位相シフト角を変化させることなく、その構成要素信号を等しくまたは実質的に等しく対称的にシフトすることによって、操作され得ることが推察されることができる。

上の観察によれば、出力電流制御は、所望する出力信号の構成要素信号の位相シフト角に制約を課すことによって、実行されることができる。 例えば、図４５を参照すると、位相シフト角

がとり得る値の範囲を制約することによって、大きさの制約が、

に課されることができる。

本発明の実施形態によれば、最大出力電力レベルは、最小位相シフト角条件を課すことによって達成されることができる。 例えば、図４５を参照すると、

のように条件を設定することによって、フェーザー

の大きさは、一定の最大レベルを超過しないように制約される。 同様に、最大位相シフト角条件は、最小大きさレベル要件を課す。

電流制御の別の態様では、出力電力分解能が、最小電力増加または減少ステップ・サイズによって定義される。 本発明の一実施形態によれば、出力電力分解能は、最小位相シフト角ステップ・サイズを定義することによって実装されることができる。 したがって、位相シフト角の値は、所定のステップ・サイズを有する離散値範囲に従って設定される。 図４６は、例示的な位相シフト角スペクトルを示しており、それによって、位相シフト角

は、最小ステップφ _stepを有する所定の値範囲に従って設定される。

様々な電流制御方式が上で説明された技法に類似する仕方で実装され得ることを当業者であれば理解されよう。 言い換えると、様々な電流制御アルゴリズムが、位相シフト角の値に対する対応する制約を定めることによって、本発明に従って設計されることができる。 データ伝達機能の上の説明に基づいて、電流制御方式が伝達機能実装に必然的に組み込まれることになることが明らかである。

３．８）例示的なベクトル電力増幅器実施形態 図４７は、本発明によるベクトル電力増幅器の例示的な一実施形態４７００を示している。 実施形態４７００は、直接カルテシアン２ブランチＶＰＡ方法によって実装されている。

図４７を参照すると、信号４７１０、４７１２は、伝達機能ステージから到来した信号を表す。 伝達機能ステージは、図４７には示されていない。 ブロック４７２０は、本発明の一実施形態に従って任意選択的に実装され得る直交ジェネレータを表す。 直交ジェネレータ４７２０は、それぞれベクトル変調器４７４０、４７４２によって使用されるクロック信号４７３０、４７３２を生成する。 同様に、信号４７１０、４７１２は、ベクトル変調器４７４０、４７４２に入力される。 上で説明されたように、ベクトル変調器４７４０、４７４２は、後でＰＡステージによって処理される一定包絡線構成要素を生成する。 実施形態４７００では、ＰＡステージは複数ステージであり、そのため、各ＰＡブランチは、プレ・ドライバ・ステージ４７５０〜４７５２、ドライバ・ステージ４７６０〜４７６２、および電力増幅器ステージ４７７０〜４７７２を含む。

さらに、図４７には、オートバイアス信号４７７４、４７７６、ならびに高調波制御回路およびネットワークを結合するための端子４７８０、４７８２が示されている。 端子ノード４７８０は、ベクトル電力増幅器の出力端子を表し、２つのＰＡブランチの出力を直接結合することによって獲得される。

４． 要約 電力増幅およびアップ・コンバージョンを提供するために信号を処理することについての新しい概念についての数学的基礎が本明細書で提供された。 これらの新しい概念は、本質的に包絡線が実質的に一定の波形の和から任意の波形が構成されることを可能にする。 所望する出力信号および波形は、所望する出力信号の複素包絡線の知識から生成され得る、実質的に一定の包絡線構成要素信号から構成されることができる。 構成要素信号は、市販されておらず、文献または関連技術で教示または見出されていない、新しい独特な新規の技法を使用して合算される。 さらに、本開示で提供された様々な技法および回路の混合が、現在提供されるものと比較された場合に優れた線形性、電力追加効率、モノリシック実装、および低コストを可能にする、本発明の独特な態様を提供する。 加えて、本発明の実施形態は、本質的にプロセスおよび温度変動に対して感受性がより低い。 ある種の実施形態は、本明細書で説明された複数入力単一出力増幅器の使用を含む。

本発明の実施形態は、ハードウェア、ソフトウェア、およびファームウェアの混合によって実装されることができる。 デジタルおよびアナログ技法がともに、マイクロ・プロセッサおよびＤＳＰを用いてまたは用いずに、使用されることができる。

本発明の実施形態は、通信システムおよび電子機器一般用に実装されることができる。 加えて、また限定することなく、機械学、電気機械学、電気光学、および流体力学が、効率的に信号を増幅および変換するために、同じ原理を利用することができる。

５． 結論 本発明が、特定機能の実行およびそれらの関係を示す機能構築ブロックを活用して上で説明された。 これらの機能構築ブロックの境界は、説明の便宜上、本明細書では恣意的に定義された。 特定機能およびそれらの関係が適切に実行される限り、代替の境界も定義されることができる。 したがって、そのような代替の境界はどれも、特許請求される本発明の範囲および主旨の範囲内にある。 これらの機能構築ブロックが、離散構成要素、特定用途向け集積回路、適切なソフトウェアを実行するプロセッサなど、およびそれらの組合せによって実装され得ることを、当業者であれば理解されよう。

本発明の様々な実施形態が上で説明されたが、それらは限定のためではなく、例としてのみ提示されたことを理解されたい。 したがって、本発明の広さおよび範囲は、上で説明された例示的な実施形態のいずれによっても限定されるべきではなく、添付の特許請求の範囲およびその均等物によってのみ確定されるべきである。

信号のフェーザー表現を示す図である。

例示的な時間変化複素包絡線信号の生成を説明する例の図である。

例示的な時間変化複素包絡線信号の生成を説明する別の例の図である。

２つ以上の一定の包絡線信号の和からの例示的な時間変化複素包絡線信号の生成を説明する一例の図である。

本発明の一実施形態による時間変化複素包絡線信号例の電力増幅を示す図である。

本発明のベクトル電力増幅実施形態を示すブロック図である。

時間変化複素包絡線信号のフェーザー表現を示す図である。

時間変化複素包絡線信号を生成するための変調例を示す図である。

時間変化複素包絡線信号を生成するための変調例を示す図である。

時間変化複素包絡線信号を生成するための変調例を示す図である。

時間変化包絡線信号の一定包絡線分解を説明する例の図である。

本発明の一実施形態によるカルテシアン４ブランチ・ベクトル電力増幅（ＶＰＡ）方法を説明するフェーザー図である。

カルテシアン４ブランチＶＰＡ方法の例示的な一実施形態を示すブロック図である。

カルテシアン４ブランチＶＰＡ方法による電力増幅についてのプロセス・フローチャート実施形態である。

カルテシアン４ブランチＶＰＡ方法を実装するためのベクトル電力増幅器の例示的な一実施形態を示すブロック図である。

カルテシアン４ブランチＶＰＡ方法を実装するためのベクトル電力増幅器の別の例示的な実施形態を示すブロック図である。

カルテシアン４ブランチＶＰＡ方法によるベクトル電力増幅器の別の例示的な実施形態を示すブロック図である。

カルテシアン４ブランチＶＰＡ方法によるベクトル電力増幅器の別の例示的な実施形態を示すブロック図である。

カルテシアン４ブランチＶＰＡ方法によるベクトル電力増幅器の別の例示的な実施形態を示すブロック図である。

カルテシアン４ブランチＶＰＡ方法によるベクトル電力増幅器の別の例示的な実施形態を示すブロック図である。

本発明の一実施形態のカルテシアン極カルテシアン極（ＣＰＣＰ）２ブランチ・ベクトル電力増幅（ＶＰＡ）方法を示すフェーザー図である。

本発明の一実施形態のカルテシアン極カルテシアン極（ＣＰＣＰ）２ブランチ・ベクトル電力増幅（ＶＰＡ）方法を示すフェーザー図である。

ＣＰＣＰ２ブランチＶＰＡ方法の例示的な一実施形態を示すブロック図である。

ＣＰＣＰ２ブランチＶＰＡ方法の別の例示的な実施形態を示すブロック図である。

ＣＰＣＰ２ブランチＶＰＡ方法による電力増幅についてのプロセス・フローチャート実施形態である。

ＣＰＣＰ２ブランチＶＰＡ方法を実施するためのベクトル電力増幅器の例示的な一実施形態を示すブロック図である。

ＣＰＣＰ２ブランチＶＰＡ方法を実施するためのベクトル電力増幅器の別の例示的な実施形態を示すブロック図である。

ＣＰＣＰ２ブランチＶＰＡ方法を実施するためのベクトル電力増幅器の別の例示的な実施形態を示すブロック図である。

ＣＰＣＰ２ブランチＶＰＡ方法を実施するためのベクトル電力増幅器の別の例示的な実施形態を示すブロック図である。

ＣＰＣＰ２ブランチＶＰＡ方法を実施するためのベクトル電力増幅器の別の例示的な実施形態を示すブロック図である。

本発明の一実施形態の直接カルテシアン２ブランチ・ベクトル電力増幅（ＶＰＡ）方法を示すフェーザー図である。

直接カルテシアン２ブランチＶＰＡ方法の例示的な一実施形態を示すブロック図である。

直接カルテシアン２ブランチＶＰＡ方法の別の例示的な実施形態を示すブロック図である。

直接カルテシアン２ブランチＶＰＡ方法による電力増幅についてのプロセス・フローチャート実施形態である。

直接カルテシアン２ブランチＶＰＡ方法を実装するためのベクトル電力増幅器の例示的な一実施形態を示すブロック図である。

直接カルテシアン２ブランチＶＰＡ方法を実装するためのベクトル電力増幅器の別の例示的な実施形態を示すブロック図である。

直接カルテシアン２ブランチＶＰＡ方法を実装するためのベクトル電力増幅器の別の例示的な実施形態を示すブロック図である。

直接カルテシアン２ブランチＶＰＡ方法を実装するためのベクトル電力増幅器の別の例示的な実施形態を示すブロック図である。

直接カルテシアン２ブランチＶＰＡ方法を実装するためのベクトル電力増幅器の別の例示的な実施形態を示すブロック図である。

カルテシアン４ブランチＶＰＡ方法によるＩおよびＱデータの伝達機能を示すプロセス・フローチャートである。

カルテシアン４ブランチＶＰＡ方法によるＩおよびＱデータの伝達機能の例示的な一実施形態を示すブロック図である。

ＣＰＣＰ２ブランチＶＰＡ方法によるＩおよびＱデータの伝達機能を示すプロセス・フローチャートである。

ＣＰＣＰ２ブランチＶＰＡ方法によるＩおよびＱデータの伝達機能の例示的な一実施形態を示すブロック図である。

直接カルテシアン２ブランチＶＰＡ方法によるＩおよびＱデータの伝達機能を示すプロセス・フローチャートである。

直接カルテシアン２ブランチＶＰＡ方法によるＩおよびＱデータの伝達機能の例示的な一実施形態を示すブロック図である。

信号フェーザーの表現に対する波形歪みの効果を示すフェーザー図である。

本発明の一実施形態による振幅から位相シフトへの変換関数を示す図である。

本発明の一実施形態によるバイアシング回路の例示的な実施形態を示す図である。

本発明の一実施形態による一定包絡線信号を合成する方法を示す図である。

本発明によるベクトル電力増幅器出力ステージ実施形態を示す図である。

電力増幅器（ＰＡ）出力ステージ実施形態のブロック図である。

別の電力増幅器（ＰＡ）出力ステージ実施形態のブロック図である。

別の電力増幅器（ＰＡ）出力ステージ実施形態のブロック図である。

本発明による別の電力増幅器（ＰＡ）出力ステージ実施形態のブロック図である。

本発明による別の電力増幅器（ＰＡ）出力ステージ実施形態のブロック図である。

本発明による別の電力増幅器（ＰＡ）出力ステージ実施形態のブロック図である。

本発明による別の電力増幅器（ＰＡ）出力ステージ実施形態のブロック図である。

本発明の一実施形態による出力信号例を示す図である。

例示的なＰＡ実施形態を示す図である。

時間変化複素包絡線ＰＡ出力信号および対応する包絡線信号の例を示す図である。

ＰＡ出力ステージ電流のタイミング図例である。

例示的な出力ステージ電流制御機能を示す図である。

別の電力増幅器（ＰＡ）出力ステージ実施形態のブロック図である。

例示的なＰＡステージ実施形態を示す図である。

例示的な波形整形されたＰＡ出力信号を示す図である。

電流制御方法を示す図である。

別の電流制御方法を示す図である。

例示的なベクトル電力増幅器実施形態を示す図である。

本発明の一実施形態による出力ステージ電流整形を実装するためのプロセス・フローチャートである。

本発明の一実施形態による高調波制御を実装するためのプロセス・フローチャートである。

本発明の一実施形態による電力増幅についてのプロセス・フローチャートである。

例示的な複数入力単一出力（ＭＩＳＯ）出力ステージ実施形態を示す図である。

例示的な複数入力単一出力（ＭＩＳＯ）出力ステージ実施形態を示す図である。

例示的な複数入力単一出力（ＭＩＳＯ）出力ステージ実施形態を示す図である。

例示的な複数入力単一出力（ＭＩＳＯ）出力ステージ実施形態を示す図である。

例示的な複数入力単一出力（ＭＩＳＯ）出力ステージ実施形態を示す図である。

例示的な複数入力単一出力（ＭＩＳＯ）出力ステージ実施形態を示す図である。

例示的な複数入力単一出力（ＭＩＳＯ）出力ステージ実施形態を示す図である。

例示的な複数入力単一出力（ＭＩＳＯ）出力ステージ実施形態を示す図である。

例示的な複数入力単一出力（ＭＩＳＯ）出力ステージ実施形態を示す図である。