Amplifying device

本発明は、増幅装置に関し、特に、振幅成分と位相成分を含む信号を増幅する増幅装置に関する。

近年の無線通信では、ＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）や多値ＱＡＭ（Ｑｕａｄｒａｔｕｒｅ Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｉｏｎ）などのデジタル変調方式が用いられる。 ＱＰＳＫや多値ＱＡＭでは、時間とともに高周波入力信号の振幅（包絡線）が変化する。 振幅の変化する信号のピーク電力と平均電力との比は、ＰＡＰＲ（Ｐｅａｋ−ｔｏ−Ａｖｅｒａｇｅ Ｐｏｗｅｒ Ｒａｔｉｏ）と呼ばれる。

ＰＡＰＲの大きい信号を増幅する場合、ピーク電力に対して十分な線形性を確保するために、飽和電力よりも低い電力領域で余裕（バックオフ）を持たせて増幅器を動作させる必要がある。 一般の線形増幅器は、その飽和電力付近で効率が最大になり、バックオフが大きい領域で動作させると平均的な効率が低くなる。

無線ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）ではマルチキャリア伝送を実現するために直交波周波数分割多重（ＯＦＤＭ：Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）方式が採用されている。 この変調方式ではＱＰＳＫや多値ＱＡＭと比べてもＰＡＰＲが更に大きくため、増幅器の平均効率が更に低下する。

したがって、バックオフの大きい領域でも高い効率で動作する増幅器の実現が求められている。

この要求に対して、バックオフの大きい領域で、広いダイナミックレンジにわたって、高効率で増幅を行なうことのできる構成として、包絡線除去・復元（ＥＥＲ：Ｅｎｖｅｌｏｐｅ Ｅｌｉｍｉｎａｔｉｏｎ ａｎｄ Ｒｅｓｔｏｒａｔｉｏｎ）が提案されている（非特許文献１参照）。

図１６は、従来のＥＥＲ方式の増幅器の構成を示すブロック図である。 図１６を参照すると、従来のＥＥＲ増幅器は、ＲＦアンプ９０１、パルス変調器９０２、スイッチングアンプ９０３、低域フィルタ９０４、包絡線検波器９０５、およびリミッタ９０６を有している。

ＥＥＲ増幅器に入力した、デジタル変調された高周波入力アナログ信号は２つに分岐される。 そのうちの一方の信号が包絡線検波器９０５に、他方の信号がリミッタ９０６に入力される。

包絡線検波器９０５は、入力した信号からキャリア周波数成分を取り除いて振幅成分（包絡線）を取り出す。 包絡線検波器９０５の出力はパルス変調器９０２に入力する。 パルス変調器９０２は、入力した信号をパルス変調してスイッチングアンプ９０３に出力する。 スイッチングアンプ９０６は、パルス変調器９０２からの信号を、ＶＣＣのオン／オフにより電流増幅して低域フィルタ９０４に出力する。 低域フィルタ９０４はスイッチングアンプ９０６からの信号をフィルタリングする。 低域フィルタ９０４からの出力は、包絡線検波器９０５から出力された振幅信号を増幅したアナログの振幅信号となり、ＲＦアンプ９０１に電源として供給される。

一方、分岐された他方の信号が入力したリミッタ６は、その入力信号を振幅が一定で、位相情報のみを含む位相信号に変換してＲＦアンプ９０１の入力となる。

ＲＦアンプ９０１は、低域フィルタ９０４からの増幅された振幅信号を電源として、リミッタ９０６からの位相信号を増幅する。 これにより、低域フィルタ９０４からの振幅信号とリミッタ９０６からの位相信号が合成され、ＥＲＲ増幅器の入力信号を増幅した高周波出力信号となる。

このＥＥＲ増幅器によれば、ＲＦアンプ９０１を常に効率が最大になる飽和電力付近で動作させることができる。 また、振幅信号側の構成を見ると、パルス変調部９０２はロジックレベルの信号を処理すればよく、その消費電力は少ない。 また、スイッチングアンプ９０３は、スイッチング動作として電源ＶＣＣをオン／オフさせるだけなので理想的には１００％の効率で動作する。 また、低域フィルタ９０４は、無損失のインダクタと容量で構成することができる。

したがって、このＥＥＲ増幅器は、ＲＦアンプ９０１を単独でＡ級動作あるいはＢ級動作させるのに比べて、広いダイナミックレンジにわたって高効率で、デジタル変調された高周波入力信号を増幅することができる。

また、バックオフの大きい領域でも高い効率で増幅を行なうことができる他の構成として、包絡線追跡（ＥＴ：Ｅｎｖｅｌｏｐｅ Ｔｒａｃｋｉｎｇ）も知られている（例えば非特許文献２参照）。 ＥＴ増幅器は、図１６に示したＥＥＲ増幅器からリミッタ９０６を除去した構成である。

ＥＴ増幅器は、ＲＦアンプ９０１が飽和動作ではなく線形動作するので、ＥＥＲ増幅器と比べると効率はやや劣る。 しかし、ＥＴ増幅器においてもＥＥＲ増幅器と同様に、パルス変調とスイッチング増幅を含む振幅信号側の出力電力に応じてＲＦアンプ９０１の電源電圧を変化させ、バックオフ領域においても必要最小限のＤＣ電力だけをＲＦアンプ９０１に供給する。 そのため、単独のＲＦアンプ９０１で、固定電源で線形増幅した場合に比べれば高効率の増幅が可能となる。

ＥＥＲ増幅器やＥＴ増幅器に用いられるパルス変調器の変調方式は、従来、パルス幅変調（ＰＷＭ：Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）が一般的であったが、その他に、より線形性に優れたデルタ変調（もしくはパルス密度変調（ＰＤＭ：Ｐｕｌｓｅ Ｄｅｎｓｉｔｙ Ｍｏｄｕｌａｔｉｏｎ））を適用した構成が提案されている（特許文献１、２参照）。

図１７は、デルタ変調を適用した従来のＥＥＲ増幅器の構成を示すブロック図である。 図１７を参照すると、従来の他のＥＥＲ増幅器は、振幅経路９１１と位相経路９２０を有している。

振幅経路９１１は、デルタ変調増幅器９１０と包絡線検出器９１２を有している。 デルタ変調増幅器９１０は、包絡線検出器９１３、差分検出器９１４、量子化器９１５、Ｄ級増幅器９１６、低域フィルタ９１７、および減衰器９１８を有している。

位相経路９２０は、リミッタ９２１、非線形前置増幅器９２２、および出力段増幅器９２３を有している。

振幅経路９１１のデルタ変調増幅器９１０は、位相経路９２０の出力段増幅器９２３からの高周波出力を減衰器９１８で減衰し、包絡線検出器９１３で振幅成分を取り出す。 そして、差分検出部９１４が、包絡線検出器９１２で検出された高周波入力の振幅成分と、包絡線検出器９１３で検出された高周波出力の振幅成分との差分を求める。 量子化部９１５がその差分を量子化し、量子化信号をＤ級増幅器９１６が増幅する。 Ｄ級増幅器９１６の出力を低域フィルタ９１７がフィルタリングして、位相経路９２０の出力段増幅器９２３に電源として供給する。

位相経路９２０では、リミッタ９２１が高周波入力から位相成分を取り出し、その位相成分の信号を非線形前置増幅器９２２が増幅する。 そして、非線形前置増幅器９２２の出力を最終的に出力段増幅器９２３が増幅して高周波出力を発生させている。

このように線形性に優れたデルタ変調方式を用いることにより、ＥＥＲ増幅器の線形性を改善することができる。

特許第３２０７１５３号公報（第８頁、図３）

ＵＳＰ５９７３５５６号（第３頁、図３）

「ＰＲＯＣＥＥＤＩＮＧＳ ＯＦ ＴＨＥ Ｉ．Ｒ．Ｅ．」（Ｌ．カーン）、１９５２年、Ｖｏｌ． ４０、ｐｐ． ８０３−８０６、Ｆｉｇ． ２ 「ＩＥＥＥ ＭＴＴ−Ｓ Ｄｉｇｅｓｔ」２０００年、Ｖｏｌ． ２、ｐｐ． ８７３−８７６、Ｆｉｇ． １

しかしながら、ＥＥＲ方式やＥＴ方式を用いた従来の増幅装置は、通常の線形増幅装置に比べて雑音レベルが高いという問題がある。

例えば、図１６に示した従来例のＥＥＲ増幅器におけるパルス変調器９０２では、アナログ信号をパルス信号に変換するときに雑音が発生するからである。 パルス変調方式としてパルス幅変調を用いた場合、基準三角波形信号の周期に対応するスイッチング雑音が発生する。 また、パルス変調方式としてデルタ変調を用いた場合、白色の量子化雑音が主な雑音源となる。

パルス変調器９０２で発生した雑音は、低域フィルタ９０４である程度は低減される。 しかし、雑音が完全に除去される訳ではなく、残留雑音が重畳された振幅信号がＲＦアンプ９０１にて振幅信号と合成される。

その結果として出力信号に雑音成分が混入し、出力信号のスペクトルのＳＮＲ（Ｓｉｇｎａｌｔｏ ｎｏｉｓｅ ｒａｔｉｏ）が劣化することになる。 携帯電話など、近年のデジタル変調を用いた無線通信では、隣接したチャネルへの漏洩電力（ＡＣＰＲ：Ａｄｊａｃｅｎｔ Ｃｈａｎｎｅｌ Ｌｅａｋａｇｅ Ｐｏｗｅｒ Ｒａｔｉｏ）を低く抑えることが通信規格で定められている。 パルス変調器９０２で発生した雑音によりＳＮＲが劣化すると、このＡＣＰＲの規格を満たせなくなる可能性がある。

パルス変調器９０２のＳＮＲを向上するために、パルス幅変調方式では、入力信号との比較に用いる基準三角波形信号の周波数（スイッチング周波数）を高くするのが有効である。 また、デルタ変調方式では、サンプリング周波数を高くし、オーバーサンプル比を大きくするのが有効である。 オーバーサンプル比とは、入力信号帯域の２倍の周波数に対するサンプリング周波数の比である。

しかしながら、これらの手法を採ると、パルス変調器９０２内の信号処理回路の消費電力が増大したり、スイッチングアンプ９０３が遷移（スイッチング）するときに生じるロスが増大したりし、ＥＥＲ増幅器全体として消費電力が増大してしまうという問題があった。

このように、パルス変調方式におけるＳＮＲの向上と消費電力の低減との間にはトレードオフが存在する。

一方、図１７に示したＥＥＲ増幅器では、出力段増幅器９２３からの帰還をデルタ変調器９１０に与えることによって、デルタ変調器９１０や出力段増幅器９２３の非線形性に起因する誤差を修正できるとしている。 しかし、負帰還ループがデルタ変調器９１０に戻される構成のため、デルタ変調器９１０内の量子化器９１５で発生する量子化誤差が再び重畳されることとなる。 そのため、この構成で非線形に起因する波形歪は改善できても、原理的に量子化雑音を取り除くことはできないと考えられる。

本発明の目的は、高効率かつ高品質の高周波増幅装置を提供することにある。

上記目的を達成するために、本発明の増幅装置は、
振幅成分と位相成分を含む入力信号の前記振幅成分を増幅して前記位相成分と合成することにより前記入力信号を増幅した出力信号を生成する増幅装置であって、
前記入力信号の前記振幅成分をパルス変調して増幅することでパルス変調信号を生成する第１のパルス変調部と、
前記第１のパルス変調部からの前記パルス変調信号をフィルタリングして、前記振幅成分を増幅した増幅振幅信号を生成する低域フィルタと、
前記入力信号の前記振幅成分を用いて、前記低域フィルタからの前記増幅振幅信号に含まれている誤差を補正することで補正振幅信号を生成する誤差補正部と、
前記誤差補正部からの前記補正振幅信号と前記入力信号の前記位相成分とを合成して前記出力信号を生成する合成部とを有している。

本発明によれば、第１のパルス変調部および低域フィルタにより振幅成分を増幅し、第１のパルス変調部で発生した量子化ノイズによる誤差を、第１のパルス変調部とは別個に構成された誤差補正部で補正するので、第１のパルス変調部の周波数を上げることなく高効率で誤差を低減し、高品質な出力信号を生成することができる。

また、前記誤差補正部は、自身の生成した前記補正振幅信号と前記入力信号の前記振幅成分とを比較し、その比較結果に基づいて前記低域フィルタからの前記増幅振幅信号を補正することとしてもよい。

また、前記誤差補正部は、前記出力信号の振幅成分を抽出して前記入力信号の前記振幅成分と比較し、その比較結果に基づいて前記低域フィルタからの前記増幅振幅信号を補正することとしてもよい。

これによれば、第１のパルス変調部で発生する誤差に加えて合成部で発生する誤差も誤差補正部で補正されるので、高効率かつ高品質の増幅をすることができる。

また、前記入力信号から前記振幅成分を取り出す包絡線検波器をさらに有することとしてもよい。

また、前記入力信号から前記位相成分を取り出すリミッタをさらに有することとしてもよい。

また、前記振幅成分を含んだままの前記入力信号を前記位相成分として用いることとしてもよい。

また、前段に配置されたベースバンド部からの前記振幅成分および前記位相成分を用いることとしてもよい。

これによれば、入力信号から振幅成分や位相成分を抽出する必要が無く、回路規模を削減することができる。

また、前記ベースバンド部からの位相成分にキャリア周波数を合成して用いることとしてもよい。

また、前記誤差補正部は、線形アンプを用いて前記振幅成分と前記増幅振幅成分の差分を増幅して負帰還することとしてもよい。

これによれば、入力信号の振幅成分と低域フィルタからの増幅振幅信号との小さな差分を線形アンプで増幅すればよいので、誤差補正部は小さな消費電力で誤差を補正することができる。

また、前記誤差補正部は、線形アンプを用いて前記振幅成分と前記増幅振幅信号の差分を検出し、該差分の信号を第２のパルス変調部でパルス変調して増幅することによりパルス信号を生成し、該パルス信号をフィルタリングした後に前記線形アンプに負帰還することとしてもよい。

これによれば、入力信号の振幅成分と低域フィルタからの増幅振幅信号との差分を第２のパルス変調部で高い分解能でパルス変調して増幅でき、さらに前記差分が大きくなった場合でも、線形アンプのみで補正する場合に比べて小さな消費電力で誤差を補正することができる。

また、前記合成部は、前記誤差補正部からの前記補正振幅信号を電源として動作するアンプで前記位相成分を増幅することにより前記出力信号を生成することとしてもよい。

また、前記第１のパルス変調部は、その出力段において、スイッチングアンプを用いて電流増幅を行なうこととしてもよい。

これによれば、パルス変調した信号に基づいてスイッチングアンプをオン、オフすることにより増幅を行なうことができるので、元の入力信号のＰＡＰＲに関わらず高い効率での増幅が可能である。

また、前記第１のパルス変調部は、前記入力信号の前記振幅成分をデルタ変調方式でパルス変調することとしてもよい。 あるいは、前記第１のパルス変調部は、前記入力信号の前記振幅成分をシグマデルタ変調方式でパルス変調することとしてもよい。 あるいは、前記第１のパルス変調部は、前記入力信号の前記振幅成分をパルス幅変調方式でパルス変調することとしてもよい。

また、前記第２のパルス変調部は、前記線形アンプからの前記差分の信号をデルタ変調方式でパルス変調することとしてもよい。 あるいは、前記第２のパルス変調部は、前記線形アンプからの前記差分の信号をシグマデルタ変調方式でパルス変調することとしてもよい。 また、前記第２のパルス変調部は、前記線形アンプからの前記差分の信号をパルス幅変調方式でパルス変調することとしてもよい。

本発明によれば、パルス変調部の周波数を上げることなく誤差を低減し、高効率で高品質な出力信号を生成することができる。

本発明を実施するための形態について図面を参照して詳細に説明する。

（第１の実施形態）
図１は、第１の実施形態による高周波増幅装置の構成を示すブロック図である。 図１を参照すると、高周波増幅装置１０は、ＲＦアンプ１１、第１のパルス変調部１２、誤差補正部１３、低域フィルタ１４、包絡線検波器１５、およびリミッタ１６を有するＥＥＲ増幅器である。

高周波増幅装置１０に入力した、デジタル変調された高周波入力アナログ信号は２つに分岐される。 そのうちの一方の信号が包絡線検波器１５に、他方の信号がリミッタ１６に入力される。

包絡線検波器１５は、入力した信号からキャリア周波数成分を取り除いて振幅成分（包絡線）を取り出す。 包絡線検波器１５の出力はパルス変調部２２および誤差補正部１３に入力する。

第１のパルス変調部１２は、包絡線検波器１５からの信号をパルス変調し、増幅して低域フィルタ１４に出力する。 ここでは第１のパルス変調部１２は一例としてデルタ変調器であるとする。

低域フィルタ１４は第１のパルス変調部１２からの信号をフィルタリングすることにより、包絡線検波器１５からの振幅信号を増幅したアナログの振幅信号を生成し、誤差補正部１３に与える。 低域フィルタ１４は、例えば２次のＬＣ低域フィルタで構成される。

誤差補正部１３は、包絡線検波器１５からの振幅信号と、自身の生成した振幅信号とを比較し、その比較結果から自身の生成する振幅信号の誤差を補正する。 誤差補正部１３の出力する振幅信号はＲＦアンプ１１に電源として供給される。

一方、リミッタ１６は、高周波増幅装置１０に入力した、デジタル変調された高周波入力アナログ信号の分岐されたもう一方の信号を、振幅が一定で、位相情報のみを含む位相信号に変換してＲＦアンプ１１の入力とする。

ＲＦアンプ１１は、誤差補正部１３からの振幅信号を電源として、リミッタ１６からの位相信号を増幅する。 これにより、ＲＦアンプの出力は、誤差補正部１３からの振幅信号とリミッタ１６からの位相信号が合成された信号となる。

図２は、第１の実施形態による高周波増幅装置の詳細な構成を示すブロック図である。 図２を参照すると、図１に示した第１のパルス変調部１２は、減算器２１、サンプルホールド回路２２、比較器（量子化器）２３、スイッチングアンプ２４、減衰器２５、および積分器２６を有している。

包絡線検波器１５で検出された高周波入力信号の振幅成分は、第１のパルス変調部１２に入力される。

減算器２１は、包絡線検波器１５からの振幅成分と参照信号との差分をとり、サンプルホールド回路２２に与える。

サンプルホールド回路２２は、減算器２１からの信号をサンプリングする。

比較器２３は、サンプリングされた入力信号の値を閾値と比較することにより、入力と参照信号の大小関係を判定し、判定結果をスイッチングアンプ２４の入力とする。 一例として、比較器２３は、入力信号が参照信号より大きいときは“＋１”を出力し、小さいときは“０”を出力する。

スイッチングアンプ２４は、比較器２３からの判定結果で電源電圧ＶＣＣをオン／オフすることによって、その判定結果を電流増幅する。 この電流増幅は、パルス変調のオンとオフの関係を保ったまま、電源電圧をスイッチングすることによって行われる。 スイッチングアンプ２４はオン、オフのみの動作なので、元の入力信号のＰＡＰＲに関わらず高い効率での動作を保つことができる。 スイッチング動作が理想的であれば効率は１００％となる。 スイッチングアンプ２４の出力は、一部が低域フィルタ１４に与えられ、他の一部が減衰器２５に与えられる。

減衰器２５は、スイッチングアンプ２４の出力を適当なレベルに減衰し、積分器２６に与える。

積分器２６は、減衰器２５からの信号を積分して参照信号を生成し、減算器２１に与える。 積分器２６は、例えば１次のＲＣ低域フィルタで構成される。

以上説明した第１のパルス変調部１２の各部の動作により、入力信号が増加傾向だと比較器２３の出力に“＋１”の割合が増え、減少傾向だと“０”の割合が増えるので、第１のパルス変調部１２は、入力信号の増減によってパルス密度が変化するデルタ変調器として動作する。 第１のパルス変調部１２からのデルタ変調信号を低域フィルタ１４に通すと、元のアナログの振幅信号を増幅した信号が再生される。 このとき再生された信号には、比較器２３による判定で発生した量子化ノイズが除去しきれずに残っている。

誤差補正部１３は、この量子化ノイズを除去する。 誤差補正部１３は、誤差アンプ３１、加算器３２、および減衰器３３を有している。

低域フィルタ１４を通過した信号は、加算器３２に与えられる。 加算器３２は、低域フィルタ１４からの信号と誤差アンプ３１からの補正信号を加算する。 加算器３２は、一例として結合容量で構成される。

加算器３２の出力は分岐され、一方がＲＦアンプ１１に電源として供給されるとともに、一方が減衰器３３で減衰されて誤差アンプ３１に与えられる。

誤差アンプ３１は、包絡線検波器１５からの信号と、減衰器３３からの信号とを比較して差分を求め、加算器３２に補正信号として与える。

以上説明した誤差補正部１３の各部の動作により、差分が信号経路に負帰還されるので、誤差アンプ３１の利得が十分に高ければ、量子化雑音による残留誤差成分が補正され、ＲＦアンプ１１からの出力の波形は、高周波増幅装置１０への入力信号の波形に近づく。

この誤差補正部１３の誤差アンプ３１には線形アンプが用いられる。 線形アンプの消費電力は通常は小さくない。 しかし、本発明では、一旦第１のパルス変調部１２でスイッチング増幅して波形が再現されているので、誤差補正部１３による補正量は量子化ノイズにより生じる小さな値である。

図１２には、デルタ変調器の入力信号と出力信号が示されている。 誤差補正部１３が補正すべきは、これら入力信号と出力信号の差分であり、図１２からも小さい値であることが分かる。 したがって、誤差補正部１３で消費される電力は小さい。

これに対して、例えば、第１のパルス変調器（デルタ変調器）１２内でＳＮＲを向上するには、サンプルホールド回路２２のサンプリング周波数を高くする必要がある。 サンプリング周波数を２倍にすれば、ＳＮＲは約９ｄＢ向上する。 しかし、スイッチングアンプ２４のスイッチング時に発生する電力消費は周波数に比例して増大するので、サンプリング周波数を向上させれば第１のパルス変調部１２の消費電力が増大することとなる。

以上説明したように、本実施形態では、振幅変動のある高周波入力信号から振幅成分と位相成分を抽出し、第１のパルス変調部１２を用いて振幅成分を増幅して位相成分と合成するＥＥＲ方式の高周波増幅装置１０において、第１のパルス変調部１２で発生する量子化ノイズによる誤差を、第１のパルス変調部１２とは別個に構成された、消費電力の小さい誤差補正部１３で補正する。 ＥＥＲ増幅器は、元来、原理的に高効率での増幅が可能である。 また、本実施形態によれば、第１のパルス変調部１２でのサンプリング周波数を上げることなく誤差を低減することができるので、高効率（低消費電力）かつ高品質（低ＳＮＲ）で高周波信号を増幅することができる。

誤差補正部１３では、線形アンプを用いて誤差を補正するのでそこで電力の消費が発生するが、第１のパルス変調器１２で生じる小さな誤差を補正するだけなので、消費電力は小さくて済む。

なお、ここでは、図２に示したように、第１のパルス変調部１２にデルタ変調器を用いる例を示したが、本発明はこの構成に限定されるものではない。 他の構成例として、第１のパルス変調部１２に任意の次数のシグマデルタ変調器を用いてもよい。 シグマデルタ変調器を用いることによって、ノイズの分布を高周波側に移動することができ、信号帯域付近では、より高いＳＮ比を得ることが可能となる。

また、図２に示した誤差補正部１３の構成は一例であり、本発明はこの構成に限定されるものではない。

図３は、第１の実施形態における誤差補正部の他の構成例を示すブロック図である。 図３を参照すると、第１のパルス変調部１２は図２に示したものと同じ構成である。 一方、誤差補正部１３は、図２に示したものと異なり、線形アンプ３１、加算器３２、減衰器３３、第２のパルス変調部４１、および低域フィルタ４２を有している。

図３の例でも、図２と同様に、低域フィルタ１４からの振幅信号の誤差成分を、入力信号と比較することにより線形アンプ３１で検出する。 ただし、図２の例では、減衰器３３による帰還量の調整により、線形アンプ３１の利得を第１のパルス変調部１２の利得と同じにし、線形アンプ３１のみで誤差成分を所望のレベルまで増幅して、加算器３２に直接補正信号を入力していた。 しかし、図３の例では、減衰器３３による帰還量を大きくし、線形アンプ３１の増幅率を意図的に小さくして用いる。 そして、線形アンプ３１の出力は、第２のパルス変調部４１に入力される。 このとき、第２のパルス変調部４１では、誤差成分のみをサンプリングするので、第１のパルス変調部１２よりも、実質的に高い分解能で元信号をサンプリングすることになる。

第２のパルス変調部４１で、所望のレベルまでパルス増幅された後、低域フィルタ４２で増幅された誤差成分を再生し、加算器３２に入力する。

このような構成をとることにより、入力信号に対して、第１のパルス変調器１２のサンプリング精度が低く、低域フィルタ１４の出力に含まれる誤差が大きい場合でも、線形アンプ３１のみを用いた場合に比べ、小さい消費電力で誤差成分を補正することができる。

第２のパルス変調部４１は、第１のパルス変調部１２と同様の構成であってもよく、具体的にデルタ変調器、任意の次数のシグマデルタ変調器、あるいはパルス幅変調器であってもよい。

また、第１のパルス変調部１２のサンプリング精度が低い場合などは、第１のパルス変調部１２の入力にアンチエリアスフィルタ（低域フィルタ）を設けてもよい。

図４は、第１の実施形態における誤差補正部の他の構成例を示すブロック図である。 図４を参照すると、第１のパルス変調部１２は図２に示したものと同じ構成である。 一方、誤差補正部１３は、図２に示したものと異なり、複数（図４では２つ）の帰還ループを有する。

図４によれば、誤差補正部１３は、誤差アンプ３４，３７、加算器３５，３８、および減衰器３６，３９を有している。 誤差アンプ３４、加算器３５、および減衰器３６で第１の帰還ループが構成され、誤差アンプ３７、加算器３８、および減衰器３９で第２の帰還ループが構成されている。 各帰還ループの動作は、図２に示した、誤差アンプ３１、加算器３２、および減衰器３３で構成された帰還ループと同様である。

図４の例では、低域フィルタ１４からの振幅信号の誤差を第１の帰還ループで補正し、さらに第２の帰還ループで補正している。 これにより、誤差アンプ３４，３７の各々の利得が残留誤差を補正するのに十分でなくても、残留誤差成分を補正することができる。

また、図２，３，４では第１パルス変調部１２にデルタ変調器を用いたが、他の例としてパルス幅変調器を用いてもよい。 図５は、第１の実施形態における第１の変調部の他の構成例を示すブロック図である。 図５を参照すると、第１のパルス変調部１２が、減算器２１、比較器２３、およびスイッチングアンプ２４を有するパルス幅変調回路である点で図２に示したものと異なる。 その他の部分は図２に示したものと同じ構成である。

包絡線検波器１５で検波された振幅信号の一部が減算器２１に与えられる。 減算器２１は、その振幅信号と、基準となる三角波形信号との差分をとり、その差分を比較器２３に与える。

比較器２３は、その差分と閾値を比較することにより、振幅信号と三角波形信号の大小関係を判定する。 ここでは振幅信号が三角波形信号より大のときの出力は“＋１”であり、小のときの出力は“０”であるとする。 比較器２３の出力パルス列は、三角波形との比較から、幅信号が大きいほど“＋１”の領域が多く、振幅成分が小さいほど“０”の領域が多くなる。 その結果、比較器２３の出力は、包絡線検波器１５で検波された振幅信号をパルス幅変調した信号となる。 比較器２３から出力されるパルス幅変調信号はスイッチングアンプ２４に与えられる。

スイッチングアンプ２４は、比較器２３からのパルス幅変調信号で電源電圧ＶＣＣをオン／オフすることにより、パルス幅変調信号を電流増幅して低域フィルタ１４に与える。 パルス幅変調信号が低域フィルタ１４を通過すると、元のアナログの振幅信号を増幅した信号となる。

第１のパルス変調部１２のパルス幅変調信号には、基準三角波形信号の周期に対応した残留スイッチングノイズが含まれている。 そのため、この残留スイッチングノイズによる誤差を誤差補正部１３によって補正している。 誤差補正部１３は図２，３，４に示したものと同じ構成である。

この例によれば、第１のパルス変調部１２にて、高効率なパルス幅変調でスイッチング増幅した後、誤差補正部１３にて、消費電力の小さい線形アンプを用いて微小な残留誤差を除去するので、高効率で高品質な増幅が可能となっている。

図６は、第１の実施形態における第１のパルス変調部の更に他の構成例を示すブロック図である。 図６を参照すると、第１のパルス変調部１２が、オペアンプ２７、シュミット回路２８、スイッチングアンプ２４、容量２９、および抵抗３０，３０'を有するパルス幅変調回路である点で図２に示したものと異なる。 その他の部分は図２に示したものと同じ構成である。

オペアンプ２７、容量２９、および抵抗３０が反転積分器を構成されている。 シュミット回路２８は、低電圧側および高電圧側の２つの閾値を持つヒステリシスコンパレータである。

シュミット回路２８の出力が抵抗３０を介してオペアンプ２７の入力に帰還されているので、シュミット回路２８の出力レベルが上がるとオペアンプ２７の出力は反転積分され、レベルが低下する。 オペアンプ２７の出力レベルが下がり、シュミット回路２８の低電圧側閾値に達すると、シュミット回路２８の出力は高レベルから低レベルに遷移する。 その結果として反転積分器の入力の極性が変化するので、オペアンプ２７の出力レベルは上がり始める。 オペアンプ２７の出力レベルが上がり、シュミット回路２８の高電圧側閾値に達すると、シュミット回路２８の出力は低レベル側から高レベル側に遷移する。 振幅信号が入力されなければ、反転積分器は、この動作を繰り返すことにより、自励的に一定周期のパルス列を生成し続ける。

図６を参照すると、包絡線検波器１５で検波された振幅信号の一部が抵抗３０'を介してオペアンプ２７に与えられる。 振幅信号が入力することでオペアンプ２７の入力にオフセットがかかり入力レベルが上がると、パルス幅が広くなる。 したがって、この第１のパルス変調部１２は全体としてパルス幅変調器として動作する。 特に、この構成では、図５に示した例のように外部からの基準となる三角波形信号を与える必要が無く、自励的にパルス幅変調信号を発生する。 そのため、図６の例は、図５のものよりも全体の構成を簡略化することができる。

反転積分器で生成され、シュミット回路２８から出力されたパルス幅変調信号は、スイッチングアンプ２４に与えられる。 スイッチングアンプ２４は、パルス幅変調信号によって電源電圧ＶＣＣをオン、オフすることで、パルス幅変調信号を電流増幅する。 そして、スイッチングアンプ２４の出力が低域フィルタ１４を通過することで元のアナログの振幅信号が増幅された信号が再生される。

このとき再生された信号には、自励発振周波数に対応した残留スイッチングノイズが含まれている。 誤差補正部１３は、この残留スイッチングノイズによる誤差を補正する。 誤差補正部１３の構成および動作は、図２，３，４に示したものと同じである。

なお、図１〜５に示した第１の実施形態は、入力信号の位相成分を取り出すリミッタ１６を備えたＥＥＲ増幅器に本発明を適用した例を示したが、図１〜５に示したＥＥＲ構成からリミッタ１６を省いたＥＴ増幅器にも本発明は適用可能である。

（第２の実施形態）
図１に示した第１の実施形態の高周波増幅装置１０において、誤差補正部１３は、リミッタ１６からの位相信号と合成していない段階の、低域フィルタ１４からの振幅信号を誤差の補正に用いていた。 しかし、本発明はこの構成に限定されるものではない。 他の構成例として、誤差補正部１３は、低域フィルタ１４からの振幅信号とリミッタ１６からの位相信号とをＲＦアンプ１１で合成した高周波出力信号から振幅成分を取り出し、それを誤差の補正に用いることとしてもよい。

図７は、第２の実施形態による高周波増幅装置の構成を示すブロック図である。 図７を参照すると、高周波増幅装置２０は、ＲＦアンプ１１、第１のパルス変調部１２、誤差補正部１３、低域フィルタ１４、包絡線検波器１５、リミッタ１６、および包絡線検波器１７を有している。

第２の実施形態による高周波増幅器２０は、図１に示した第１の実施形態には無い包絡線検波器１７を有している。 第２の実施形態では、その包絡線検波器１７が、ＲＦアンプ１１により生成された高周波出力信号から振幅成分を取り出し、誤差補正部１３が包絡線検波器１７により取り出された振幅成分の信号を、包絡線検波器１５からの振幅信号と比較し、その比較結果を用いて誤差を補正する。

図８は、第２の実施形態による高周波増幅装置の詳細な構成を示すブロック図である。 図８を参照すると、図７に示した第１のパルス変調部１２は、減算器２１、サンプルホールド回路２２、比較器（量子化器）２３、スイッチングアンプ２４、減衰器２５、および積分器２６を有している。 これは図１に示したものと同じ構成である。

図８の誤差補正部１３は、包絡線検波器１７、誤差アンプ３１、加算器３２、および減衰器３３を有している。 なお、図７では包絡線検波器１７が誤差補正部１３の外部にあり、図８では外部にあるが、どちらの構成であってもよい。

ＲＦアンプ１１からの高周波出力信号は出力端と減衰器３３に分岐され、減衰器３３によって適当なレベルに減衰された信号が包絡線検波器１７に与えられている。 包絡線検波器１７は、ＲＦアンプ１１からの出力信号の振幅成分を取り出して誤差アンプ３１に与える。

図８に示した誤差補正部１３の他部分の構成は、図１に示したものと同様である。 誤差アンプ３１は、包絡線検波器１５からの信号と、包絡線検波器１７からの信号とを比較して差分を求め、加算器３２に補正信号として与える。 加算器３２は、低域フィルタ１４からの信号と誤差アンプ３１からの補正信号を加算し、ＲＦアンプ１１に電源として供給する。

本実施形態によれば、第１のパルス変調部１２で発生する量子化ノイズによる誤差に加えてＲＦアンプ１１で発生する波形歪をも、第１のパルス変調部１２とは別個に構成された、消費電力の小さい誤差補正部１３で補正することができる。 したがって、本実施形態によれば、第１のパルス変調部１２でのサンプリング周波数を上げることなく、第１のパルス変調部１２およびＲＦアンプ１１で生じる誤差を補正することができるので、高効率（低消費電力）かつ高品質（低ＳＮＲ）で高周波信号を増幅することができる。

なお、図７，８では、ＲＦアンプ１１の出力信号から方向性結合器を用いて振幅信号を取り出しているが、本発明はこの構成に限定されるものではない。 減衰器３３のインピーダンスを十分に高くし、減衰器３３をＲＦ信号経路に直接接続することとしてもよい。

また、図８の誤差補正部１３の代わりに、図３に示したような第２のパルス変調部を有する構成を採用してもよい。

また、図８の誤差補正部１３の代わりに、図４に示したような複数の帰還ループを有する構成を採用してよい。

また、図８の第１のパルス変調部１２の代わりに、任意の次数のシグマデルタ変調器を用いてもよい。 あるいは、図８の第１のパルス変調部１２の代わりに、図５または図６に示したようなパルス幅変調器を用いてもよい。

また、第２の実施形態においても、図７，８に示したＥＥＲ構成からリミッタ１６を省いたＥＴ増幅器に本発明を適用できる。

（第３の実施形態）
第１の実施形態では、高周波入力信号から包絡線検波器１５で振幅成分を取り出し、リミッタ１６で位相成分を取り出す構成を示したが、本発明はこの構成に限定されるものではない。 ベースバンド部が振幅信号と位相信号とを出力することのできる構成であれば、高周波増幅装置は、それらを直接用いてもよい。 そうすれば、第１の実施形態にあるような、高周波入力信号から振幅信号を取り出す包絡線検波器１５や位相信号を取り出すリミッタ１６が不要となり、回路規模が削減される。

図９は、第３の実施形態による高周波増幅装置の構成を示すブロック図である。 図９を参照すると、高周波増幅装置３０は、ＲＦアンプ１１、第１のパルス変調部１２、誤差補正部１３、低域フィルタ１４、および周波数変換器１９を有している。 高周波増幅装置３０には、同じ無線装置（不図示）内に備えられたベースバンド部４０から振幅信号および位相信号が入力されている。

図１に示した第１の実施形態では包絡線検波器１５からの振幅信号が第１のパルス変調部１２および誤差補正部１３に与えられていたが、本実施形態では、ベースバンド部４０からの振幅信号が第１のパルス変調部１２および誤差補正部１３に与えられる。

また、図１に示した第１の実施形態ではリミッタ１６からの位相信号がＲＦアンプ１１に与えられていたが、本実施形態では、ベースバンド部４０からの位相信号を周波数変換器１９でキャリア周波数の位相信号に変換してＲＦアンプ１１に与えている。 キャリア周波数は典型的にはギガヘルツ帯である。 周波数変換器１９は、ローカル信号発生器９２とミキサ９１を有している。 ローカル信号発生器９２がキャリア周波数の発振信号を生成し、ミキサ９１がその発振信号とベースバンド部４０からの位相信号を合成し、キャリア周波数の位相信号を生成する。

本実施形態の第１のパルス変調部１２は、図２に示したデルタ変調器であっても、図５，６に示したパルス幅変調器であってもよい。 また、誤差補正部１３は、図３に示したように第２のパルス変調部を有するものや、図４に示したように複数の帰還ループを有するものであってもよい。 あるいは、誤差補正部１３は、図７に示したようにＲＦアンプ１１の高周波出力信号から包絡線検波器を通して得た参照信号を用いる構成であってもよい。

図１０，１１は、第３の実施形態による高周波増幅装置における第１のパルス変調部および誤差補正部の周辺の具体的な構成例を示すブロック図である。

図１０，１１に共通する部分として、図９の第１のパルス変調部１２に該当する部分が、パルス変調器５０、スイッチングアンプ２４、減衰器２５、および積分器２６で構成されている。 パルス変調器５０は、図２に示した減算器２１、サンプルホールド回路２２、比較器２３で構成される。

また、図１０，１１における積分器２６は、ＲＣの１次の低域フィルタである。 減衰器２５は、２つの抵抗器で構成されており、そのうちの１つは積分器２６の抵抗器を兼ねている。 低域フィルタ１４は、無損失の２次ＬＣ低域フィルタで構成される。

さらに、図１０，１１に共通する部分として、図９の誤差補正部１３に該当する部分が、誤差アンプ３１、加算器３２、および減衰器３３で構成されている。 減衰器３３は、２つの抵抗器で構成されている。 加算器３２は容量で構成されている。

図１０と図１１とで異なる部分として、図１０の例では、スイッチングアンプ２４は、ＰＭＯＳトランジスタとＮＭＯＳトランジスタからなるインバータである。 一方、図１１の例では、スイッチングアンプ２４は、ＰＭＯＳトランジスタとダイオードから構成される。

また、図１０の例では、低域フィルタ１４は、無損失の２次ＬＣ低域フィルタで構成される。 この場合、２次ＬＣ低域フィルタで発生する位相ずれを補正するために、遅延線路１８を誤差アンプ３１の一方の入力に設けると、誤差補正の効果が一層高まる。 一方、図１０の例では、低域フィルタ１４は、無損失の１次Ｌフィルタで構成される。 この場合、低域フィルタ１４で位相ずれは発生しないので、遅延線路は不要である。 なお、フィルタ１４の次数とスイッチングアンプ２４の組み合わせは、逆でも良いことは言うまでもない。 また、図１０と図１１の例では、加算器３２は容量で構成されているが、トランスを用いてもよい。 さらに、帰還ループには、位相補償やＤＣオフセットの影響を低減するために、適宜、並列容量や直列容量を付加してもよい。

以上説明した本発明の各実施形態によれば、以下に示すような効果を得ることができる。

図１２は、デルタ変調器の入力信号と出力信号を示すグラフである。 図１３は、デルタ変調器の出力信号の周波数スペクトルを示すグラフである。

図１２，１２において、入力信号は２ＭＨｚの正弦波である。 出力信号は、本実施形態（例えば図２）における低域フィルタ１４の出力を示している。

図１２の出力信号を見ると、２ＭＨｚの正弦波に、図２に示した比較器２３の量子化ノイズに起因するノイズが重畳している。 図１３の周波数スペクトルで見ると、信号成分である２ＭＨｚ以外に、大量の残留誤差成分が低周波域から高周波域にわたって分布しており、出力信号のＳＮ比を劣化させている。 図１６に示したような従来の高周波増幅装置では、この出力信号を補正せずにＲＦアンプの電源として用いていた。

図１４は、デルタ変調器の入力信号と、デルタ変調器の出力に対して誤差を補正した出力信号とを示すグラフである。 図１５は、デルタ変調器の出力に対して誤差を補正した出力信号の周波数スペクトルを示すグラフである。

図１４の出力信号を見ると、図１２の出力信号に比べてノイズや歪が低減されていることが分かる。 図１５の周波数スペクトルで見ると、残留誤差は残っているものの図１３に比べて大幅に低減され、出力信号のＳＮ比が大幅に改善している。

この誤差の補正を行なう誤差補正部１３は、図１２における入力信号と出力信号の差分として示された、量子化ノイズに起因する誤差の分だけを増幅できればよいので、少ない消費電力で誤差を補正し、高品質の増幅振幅信号を得ることができる。

なお、これらの効果は、入力信号の振幅や周波数が変化した場合でも、デルタ変調方式の原理により、自律的に最適なパルス変調信号が生成されるので、維持される。

また、本発明の各実施形態では、入力信号の振幅成分の波形が変化しても高周波増幅装置が自律的に適応してパルス変調信号を生成し、常に適当なＤＣ電流をＲＦアンプに供給する。 そのため、本発明の各実施形態によれば、広いダイナミックレンジにわたり、高いＰＡＰＲを持つ高周波入力信号に対して常に高効率かつ高品質の増幅が可能である。 また、異なる複数種類の通信方式の高周波入力信号に対しても常に高効率かつ高品質の増幅が可能である。

例えば、複数レベルの電源電圧ＶＣＣを用意しておき、入力振幅レベルに応じて階段的に電源電圧を変化させる従来方法では、所定の入力レベルあるいは所定の振幅波形に対して最適化できても、入力レベルあるいは振幅波形が変化したときに最適なＤＣ電流をＲＦアンプに供給できなくなる場合がある。 これに対して、本発明の実施形態によれば常に高効率で高品質な増幅が可能である。

第１の実施形態による高周波増幅装置の構成を示すブロック図である。

第１の実施形態による高周波増幅装置の詳細な構成を示すブロック図である。

第１の実施形態における誤差補正部の他の構成例を示すブロック図である。

第１の実施形態における誤差補正部の他の構成例を示すブロック図である。

第１の実施形態における第１のパルス変調部の他の構成例を示すブロック図である。

第１の実施形態における第１のパルス変調部の更に他の構成例を示すブロック図である。

第２の実施形態による高周波増幅装置の構成を示すブロック図である。

第２の実施形態による高周波増幅装置の詳細な構成を示すブロック図である。

第３の実施形態による高周波増幅装置の構成を示すブロック図である。

第３の実施形態による高周波増幅装置における第１のパルス変調部および誤差補正部の周辺の具体的な構成例を示すブロック図である。

第３の実施形態による高周波増幅装置における第１のパルス変調部および誤差補正部の周辺の具体的な他の構成例を示すブロック図である。

デルタ変調器の入力信号と出力信号を示すグラフである。

デルタ変調器の出力信号の周波数スペクトルを示すグラフである。

デルタ変調器の入力信号と、デルタ変調器の出力に対して誤差を補正した出力信号とを示すグラフである。

デルタ変調器の出力に対して誤差を補正した出力信号の周波数スペクトルを示すグラフである。

従来のＥＥＲ方式の増幅器の構成を示すブロック図である。

デルタ変調を適用した従来のＥＥＲ増幅器の構成を示すブロック図である。

符号の説明

１０ 高周波増幅装置 １１ ＲＦアンプ １２ 第１のパルス変調部 １３ 誤差補正部 １４ 低域フィルタ １５ 包絡線検波器 １６ リミッタ １７ 包絡線検波器 １８ 遅延線路 １９ 周波数変換器 ２０ 高周波増幅装置 ２１ 減算器 ２２ サンプルホールド回路 ２３ 比較器（量子化器）
２４ スイッチングアンプ ２５ 減衰器 ２６ 積分器 ２７ オペアンプ ２８ シュミット回路 ２９ 容量 ３０，３０' 抵抗 ３１ 誤差アンプ ３２ 加算器 ３３ 減衰器 ３４，３７ 誤差アンプ ３５，３８ 加算器 ３６，３９ 減衰器 ４０ 高周波増幅装置 ４１ 第２のパルス変調部 ４２ 低域フィルタ ５０ パルス変調器 ９１ ミキサ ９２ ローカル信号発生器