Modulator

【発明の詳細な説明】 （産業上の利用分野） 本発明は搬送波の振幅および位相を情報として用いる変調方式において増幅器の非線形性を補償するために予め通信信号波形を変形させて送出する変調装置に関する。

（従来の技術） 近年、電波資源がたりなくなってきていることから、
無線通信では周波数の有効利用を図るためにチャンネルの狭帯域化が進んでいる。 チャンネル帯域が狭くなれば、帯域の広がるFM等の非線形な変調方式よりは、線形な変調方式の方が好ましい。 これはディジタル伝送、アナログ伝送を問わない。 線形変調方式では増幅器の非線形性による送信スペクトルの劣化および受信特性の劣化が問題になる。

通常の増幅器の入出力非線形特性には第３図に示すようにAM−AM変換と呼ばれる出力振幅の飽和特性と、AM−
PM変換と呼ばれる出力位相の入力振幅による変化がある。 入力振幅が飽和点から十分小さい点では、振幅特性は直線であり位相の変化もない。 しかしながら、入力振幅が飽和点に近づくにつれて、出力振幅は飽和し、出力位相は回転し始める。 その結果として送信スペクトルの劣化、および受信特性の劣化をまねく。

第２図（ａ）〜（ｄ）はこのような非線形増幅器の信号に対する影響を16値QAMを例に示している。 第２図（ａ）は本来あるべき送信信号の位相平面における信号点分布であり、第２図（ｂ）はその時の送信スペクトル分布である。 第２図（ｃ）は動作点を飽和レベルの近くにしたときの増幅器出力の位相平面における信号点の分布を示す。 第２図（ｃ）の信号点は第２図（ａ）の信号点に比して歪んでいる。 この時の送信スペクトルは第２
図（ｄ）に示すように、３次および５次等奇数次の相互変調成分が出て、隣接チャンネルへの干渉の原因となる。 また、受信機は第２図（ａ）の信号点が送られたものとして判定を行うので、第２図（ｃ）のような信号点が送られると、小さな雑音によって誤りを起こしてしまい、受信特性が劣化する。

送信スペクトル特性および受信特性の劣化を防ぐために、このような増幅器の非線形性を補償する必要がある。

従来、このような非線形性を補償し、かつ増幅器特性の時間変化をも補償するものとしては、第５図に示した従来の適応線形化回路付変調装置がある。 この回路は、
無線器出力におけるバンドパスフィルター（BPF）除去できない混変調を除去する回路である。

一般に変調された帯域信号ｓ（ｔ）は、搬送波周波数をf _cとして、 ｓ（ｔ）＝Re｛（ａ（ｔ）＋jb（ｔ））exp（j2пf
_c t）｝ ……（１） と書ける。 ここでａ（ｔ）＋jb（ｔ）は等価ベースバンド信号である。 入出力非線形性特性をもつ増幅器をｓ
（ｔ）が亨と、出力ｓ′（ｔ）は、 ｓ′（ｔ）＝Re｛Ｆ［ａ（ｔ）＋jb（ｔ）］exp（i2пf
_c t）｝ ……（２） となる。 ここでＦ［ａ（ｔ）＋jb（ｔ）］は、第３図のような入出力振幅位相特性を持つ関数である。 従って、 Ｆ（Ｇ［ａ（ｔ）＋jb（ｔ）］）＝ａ（ｔ）＋jb（ｔ）
……（３） となる関数Ｇ（ｘ）を実現した回路出力を増幅器に通すと、増幅器出力において歪みを受けない送信信号が得られる。 この装置の基本動作は（１）式におけるａ（ｔ）
＋jb（ｔ）を受けて（３）式における関数Ｇ（ｘ）を実現したデイジタル回路に通し、非線形増幅器出力で

^２пｆ

_c

^t ｝を得る変調装置であり、関数Ｇ（ｘ）の形を増幅器特性の時間的な変化に適応して変化させる機能も兼ねそなえている。

従って、この変調装置に入力する信号は、送信したい情報信号（例えば音声信号やＮ値ディジタル信号等）
を、変調方式によって決定される複素等価ベースバンド信号ａ（ｔ）＋jb（ｔ）を細かくサンプルした信号となる。 例えば音声信号をSSBで送る場合、ａ（ｔ）はそのままの音声信号であり、ｂ（ｔ）はａ（ｔ）をヒルベルト変換した信号となる。 また、ａ（ｔ）＋jb（ｔ）のサンプル周期が短くなければなるほど増幅器出力の線形性は高くなる。 例えば、信号帯域の４倍以上の周波数でサンプルした場合、３次歪成分が十分に等化され、６倍以上の周波数でサンプルした場合には５次歪成分までが十分に等化される。 以下に第５図のブロック図の動作を説明する。

入力端子501および502から、送信するベースバンド信号を信号帯域のｎ倍（ｎは２以上の正整数）でサンプル量子化された信号が入力する。 サンプル周波数は除去する混変調信号の帯域の２倍以上となる周波数である。 入力した信号511−Ｉおよび511−Ｑは、複素信号をサンプル量子化した信号系列の実部および嘘部をあらわす。 第４図に入力信号の例を実線で示した。 信号511−Ｉ及び5
11−Ｑを受けた書き換え可能なメモリー（RAM）520は、
増幅器の非線形性を補償するための歪を加えた複素信号をあらわす521−Ｉおよび521−Ｑを出力する。 第４図に信号511−Ｉの例を実線で、521−Ｉの例を破線で示した。 信号（511−I,511−Ｑ）から信号（521−I,521−
Ｑ）への変換特性は、非線形増幅器の非線形特性とちょうど逆特性となる非線形特性（式（３）におけるＧ
（ｘ））を示している。 信号521−Ｉおよび521−Ｑはディジタル・アナログ（DA）変換器530でそれぞれアナログ信号に変換される。 直交変調器540ではDA変換器530の出力を受けて発振器541で出力を変調する。 変調された信号は出力端子504より増幅器（図示せず）へ入力する。 増幅器出力の一部が入力端子503より入力し、直交復調器545において複素ベースバンド信号549−I,549−
Ｑに復調される。 信号549−Ｉおよび549−Ｑは、アナログ・ディジタル（AD）変換器550においてサンプル量子化される。 減算回路560では本来送信されるべき信号である511−I,511−ＱからAD変換器出力551−I,551−Ｑをそれぞれ引き算する。 RAM520において信号（511−I,511
−Ｑ）から（521−I,521−Ｑ）への変換が増幅器の非線形性を補償するように正しく行なわれていれば、減算回路560の出力は０となる。 この出力が０でない時には、
修正量発生回路570において減算回路560出力がｐ倍される（ｐは１以下の定数）。 加算回路580ではRAM520出力と修正量発生回路出力が加算され、信号571−I,571−Ｑ
を出力する。 信号571−I,571−ＱはRAM520に入力し、RA
Mの内容を書きかえる。

（発明が解決しようとする問題点） このような従来方式では、ディジタルアナログ変換回路530入力からアナログディジタル変換回路550出力までの帰還部において遅延が存在する場合に、減算回路において正確な信号の比較ができなくなり当初設計した歪補償ができなるなる。 仮に、装置製造時においてこの遅延時間が起因する減算回路の二つの入力信号の時間差をなくすように調整したとする。 この時、歪補償用のRAMに記憶された値、ディジタルアナログ変換回路530入力からアナログディジタル変換回路550出力までに起こる非線形歪を正確に補償する値に設定される。 そのとき第６
図の減算器560の入力511−Ｉと511−Ｉ並びに511−Ｑと
511−Ｑは全く等しく減算器560の出力は０となる。 しかし、実際に使用する過程での増幅器の遅延特性が変化したりする。 また、自動車電話などでは通話回線が接続される度に使用周波数が変わり、その都度若干の遅延時間の変化が起こる。 このようなときに、下に述べるように改善特性の劣化が起こる。

増幅器の遅延特性に変化が起こり、変化値をτとする。 復調器出力は、 ａ（ｔ＋τ）とｂ（ｔ＋τ） となる。 減算器入力は、例えば551−Ｉはａ（ｔ）である。 その関係は第６図にしめしたようになり、減算回路
560の出力は０でなくなる。 その結果、RAMの値が必要がないのに書き換わり、送信信号スペクトル劣化を起こす。 また、一旦設定されたRAMの値が消えた場合、以前の遅延特性と変わっているとRAMの初期設定が正しく行なわれない。

本発明の目的は、このような欠点を克服し、送信スペクトル特性を常に高精度に改善する非線形歪補償回路付き変調装置の提供にある。

問題の解決の手法として、本願の第１の発明はこのような遅延特性の問題の存在する条件下でもRAMの式設定を正しく行う方法を提供することを目的とし、本願の第２の発明はこのような遅延特性の問題の存在し且つRAM
の式設定が正しく行われているという条件下で、問題となる遅延時間を検出し、遅延の問題を取り除く方法を提供することを目的としている。

（問題点を解決するための手段） 前述した問題点を解決する本願の第一の発明は、複素表現された入力サンプル値系列を入力する第一の入力端子と；前記複素表現された入力サンプル値系列の1/Nの信号帯域をもつ複素表現された入力サンプル値系列を入力する第二の入力端子と；前記二つの入力端子からの信号を切り替えて出力する切換え回路と；該切換え回路出力をうけて増幅器の非線形性を補償するように予め歪ませた複素信号のサンプル値系列を変換テーブルを参照して出力する信号変換回路と；該信号変換回路出力と搬送波をうけて送信信号に変換する直交変調器と；前記搬送波を出力する発振器と；該直交変調器出力信号を増幅する非線形増幅機と；前記発振器出力により前記増幅器出力をふたつの基底低域信号に変換する直交復調器と；サンプルタイミングクロックを受けてふたつの前記直交復調器出力をサンプルするサンプル器と；前記入力サンプル値系列をサンプル時間間隔の整数倍だけ遅らせる遅延回路と；前記遅延回路出力と前記サンプル回路出力との間の差をとる減算回路；前記減算回路出力の絶対値があらかじめ定められたしきい値より大きい場合には前記切換え回路において信号帯域の狭い前記第二の入力端子入力を出力し、前記減算回路出力の絶対値が前記あらかじめ定められたしきい値より小さい場合には前記切換え回路において信号帯域の広い前記第一の入力端子入力を出力するように切換え回路を制御する制御回路と；前記サンプルタイミングクロックを発生するクロック発生回路と；前記減算器出力と前記信号変換回路出力を加算し前記信号変換回路の前記変換テーブルを書き換える加算器とからなることを特徴とする。

本願の第二の発明は、複素表現された入力サンプル値系列をうけて増幅器の非線形性を補償するように予め歪ませた複素信号のサンプル値系列を変換テーブルを参照して出力する信号変換回路と；該信号変換回路出力と搬送波をうけて送信信号に変換する直交変調器と；前記搬送波を出力する発振器と；該直交変調器出力信号を増幅する非線形増幅器と；前記発振器出力により前記増幅器出力をふたつの基底帯域信号に変換する直交復調器と；
サンプルタイミングクロックを受けてふたつの前記直交復調器出力をサンプルするサンプル器と；前記入力サンプル値系列をサンプル時間間隔の整数倍だけ遅らせる遅延回路と；前記遅延回路出力と前記サンプル回路出力との間の差をとる減算器と；前記遅延回路出力を受けて、
遅延された前記サンプル値系列の微分信号を出力する微分回路と；前記減算器出力で前記微分回路出力を割った商を出力する割り算回路と；前記割り算器出力を受けて前記割り算器出力が零になるように前記サンプルタイミングクロックの位相を調整するクロック発生回路と；前記減算器出力と前記信号変換回路出力を加算し前記信号変換回路の前記変換テーブルを書き換える加算器とからなることを特徴とする。

（作用） 本願の第１の発明は、RAMの初期値を正しく行なえるようにした回路方式に関する。 これまで述べてきた増幅器の遅延特性による劣化は、遅延が信号帯域の逆数に比べ十分小さい時には問題とならない。

これは、以下のように説明できる。 第５図のように遅延調整の機能が何もない時には、減算器560の入力は、
第６図のAD変換器出力とDA変換器入力の関係と同じである。 しかし、このような違いは、増幅器による遅延時間が一定とすると信号の帯域が狭い場合は問題が少なくなる。 図７（ａ）（ｂ）を用いて説明する。 図７（ａ）は信号の帯域が広い場合で、（ｂ）は信号の帯域が狭い場合である。 信号の帯域が広いということは、一定の時間の間の信号変化の割合が大きいということである。 また、信号の帯域が狭いということは、一定の時間の間の信号変化の割合がが小さいということである。 いま、図５における減算器560は入力端子501、502から入力した入力信号511−Ｉと511−Ｑと、これらの信号が増幅器での遅延時間τだけ遅れ且つ増幅器で歪んだ信号のAD変換後信号（AD変換器550出力551−I,551−Ｑ）との差分を計算している。 従って、遅延時間が図７（ａ）のように大きいときには例え図６のRAM520の内容が正しくてAD変換器550出力が無歪みの状態でも減算器出力として差分が検出されてしまい、図６のRAM520の内容が書き変わってしまう。

これに対して、図７の（ｂ）のように遅延時間が信号の帯域の逆数（これは信号の最も短い変化周期となる）
と比較して短いときには、この不要に検出される差分量が小さくなる。 従って、増幅器遅延時間が信号の帯域の逆数（これは信号の最も短い変化周期となる）と比較して十分に短い場合には、帰還信号路に遅延が存在しても、この検出量は量子化誤差以下になり、回路動作に悪影響を及ぼす事はなくなる。

従って、電源投入時又は復調器出力のサンプルタイミングが大きくずれた時には送信信号の帯域を十分に狭くして初期設定を行ない、その後に通常の信号を通せばよい。 このような切換えは、復調器出力と基準信号の差分を見てその絶対値が一定時間つづけて大きくなれば狭帯域信号に変え、差分が十分小さい時に通常の信号を通せばよい。

本願の第２の発明は、RAM値が正しく設定された時の遅延制御に関する。

RAMの値が十分に正しい時には復調された帰還信号は、送信信号と全く等しい。 この時例えば第６図の減算回路の入力に時間差があるとその出力は、例えば ΔＳ（ｔ）＝Ｓ（ｔ）−Ｓ（ｔ−τ） ……（４） と書ける。 一般にある関数ｓ（ｔ）の一次導関数は、

をあらかじめ用意しておけば、 を計算することでτを導出できる。 従って上の を導く回路を備えることで一旦RAMの値が設定されればいかなる増幅器遅延特性に対しても追従して十分な非線形補償特性を確保する事ができる。

（実施例） 以下本発明について図を用いて詳細に説明する。 第１
図は本発明の一実施例を示すブロック図である。 「入力端子101−ａ、101−ｂ、102−ａ、102−ｂから出力端子
104まで」あるいは「入力端子105から減算回路160出力まで」の信号遅延時間は回路設計時に予め知ることが出来る量であり、回路動作上この信号遅延時間が問題となる場合は可変遅延回路161に予めこの信号遅延時間を補償するように設定して信号を遅延させることで対応可能であり、このような遅延は問題とならない。 従って、本説明では入力端子101−ａ、101−ｂ、102−ａ、102−ｂ
から出力端子104まで」あるいは「入力端子105から減算回路160出力まで」の信号遅延時間はないものと仮定して記述している。 入力端子101−ａ、101−ｂから入力した信号111−I,111−Ｑおよび102−ａ、102−ｂ、から入力した信号112−I,112−Ｑは複素信号をサンプル量子化した２組の信号系列の実部および虚部をそれぞれあらわす。 第４図に入力信号の例を実線で示した。 信号111−
I,111−Ｑの信号帯域は112−I,112−Ｑの1/N（Ｎは正整数）の帯域をもつ。 今切り換え回路115は信号111−I,11
1−Ｑを選択している。 この時出力端子104から入力端子
105に信号が戻ってくるまでの遅延は信号帯域に比べて無視できる程度に小さい。 信号111−Ｉ及び111−Ｑを受けた、例えば書き換え可能なメモリー（RAM）で構成された信号変換回路120は、増幅器の非線形性を補償するための歪を加えた複素信号をあらわす121−Ｉおよび121
−Ｑを出力する。 第４図に信号111−Ｉの例を実線で、1
21−Ｉの例を破線で示した。 信号121−Ｉおよび121−Ｑ
はディジタル・アナログ（DA）変換器130でそれぞれアナログ信号に変換される。 直交変調器140ではDA変換器1
30の出力を受けて発振器141出力により変調する。 変調された信号は出力端子104より増幅器（図示せず）へ入力する。 その増幅器出力の一部が入力端子105より入力し、直交復調器145において複素ベースバンド信号149−
I,149−Ｑに復調される。 信号149−Ｉおよび149−Ｑ
は、アナログ・ディジタル（AD）変換器150においてサンプル量子化される。 サンプル量子化のタイミングはクロック発生回路159出力であるクロック信号から得られる。 入力信号111−I,111−Ｑはまた可変遅延回路161を通ってAD変換器出力151−I,151−Ｑと共に減算回路160
に入力する。 減算回路160では可変遅延回路161を経た本来送信されるべき信号である111−I,111−ＱからAD変換器出力151−I,151−Ｑをそれぞれ引き算する。 切り換え回路115において狭帯域の信号111−I,111−Ｑが選択されている段階では、信号変換回路120において信号（111
−I,111−Ｑ）から（121−I,121−Ｑ）への変換が増幅器の非線形を補償するように正しく行なわれ、かつAD変換器150のクロック位相が正しく設定されているとすると、出力端子104から出力端子105に信号が伝達する際に発生する遅延時間を無視できる程度に信号111−I,111−
Ｑの帯域が十分に狭い訳であるから減算回路160の出力は０となる。 この減算回路出力が０でない時には、修正量発生回路170において減算回路160出力がｐ倍される（ｐは１以下の定数）。 加算回路180では120出力と修正量発生回路出力が加算され、信号171−I,171−Ｑを出力する。 信号171−I,171−Ｑは信号変換回路120に入力し、その内容書きかえる。

これまでの説明では減算回路160において信号111−I,
111−Ｑから信号151−I,151−Ｑをそれぞれ引いた値を出力するとしたが、これはその逆の符号の値を出力してもよい。 その場合加算回路180は、減算回路となり、信号変換回路120出力から修正量発生回路170出力を引き算した値が出力される。 差分値検出回路190では減算回路1
60出力を受けて、ある一定時連続して減算回路出力が十分小さい値を出力している事を検知すれば、切換回路11
5が本来送信すべき信号である112−I,112−Ｑを出力するように制御信号を出す。

この時同時にクロック発生回路159出力であるAD変換クロックの位相制御を開始する。

このような切り替えにより、送信信号の帯域が広くなる。 したがって、出力端子104から入力端子105までの信号伝搬遅延時間が無視できなくなる。

これは図７（ｂ）の状態から図７（ａ）の状態へ移ったと言える。 以下の説明は、本発明の請求項２の実施例に相当する。 このような変化が起こると、減算回路160
出力が０でなくなる。 この段階では信号変換回路のテーブルは修正が完了し、AD変換器150出力には増幅器による歪みは補償されていると仮定する。 このとき減算器16
0の出力信号値は、160の出力信号をD _I （ｔ）,D _Q （ｔ）,
161−I,161−ＱをS _I （ｔ）,S _Q （ｔ）、遅延時間をτとすると 可変遅延回路161出力をS _I （ｔ）、S _Q （ｔ）、AD変換器150出力はS _I （ｔ−τ）、S _Q （ｔ−τ）と書くことが出来る。 従って、 D _I （ｔ）＝S _I （ｔ）−S _I （ｔ−τ）、 D _Q （ｔ）＝S _Q （ｔ）−S _Q （ｔ−τ） となり、前述の式（５）（６）の記述から以下のように近似できる。

_I （ｔ）,S

_Q （ｔ）の微分信号dS

_I （ｔ）/dtならびにdS

_Q （ｔ）/dtを求めることが出来れば、減算回路160の出力をそれぞれ微分信号dS

_I （ｔ）/d

tならびにdS

_Q （ｔ）/dtで除算することにより端子104から端子105までの遅延時間τを求めることが出来る。 τ

が導ければ帰還信号（AD変換150出力）を遅らせるか可変遅延回路161出力を遅らせる（AD変換150出力を相対的に早めるための操作）ことにより、減算回路160入力の時刻ずれを調整することができる。

微分信号dS _I （ｔ）/dtならびにdS _Q （ｔ）/dtを求める手段として例えば、サンプル時間間隔Ｔでサンプルされた送信信号である切り換え回路115出力と１サンプル時刻前の該出力の差分を計算する方法がある。 切り換え回路出力その１時刻前のサンプル値は、S _I （ｔ）、S
_Q （ｔ）およびS _I （ｔ−Ｔ）、S _Q （ｔ−Ｔ）と書け、その差分であるS _I （ｔ）−S _I （ｔ−Ｔ）とS _Q （ｔ）−S
_Q （ｔ−Ｔ）は上述と同様に式（５）（６）を考慮してd
S _I （ｔ）/dt・ＴならびにdS _Q （ｔ）/dt・Ｔと表現することが出来る。 つまり、微分回路として切り換え回路11
5出力と１サンプル時刻前の該出力の差分を計算することにすると微分信号dS _I （ｔ）/dtならびにdS _Q （ｔ）/dt
に比例した値が得られる。

このようにして得られた微分回路出力によって、AD変換回路出力を除算することによりその商は τ/T とτに比例した値となる。 クロック発生回路159では割り算回路192からの信号であるτ/Tをあらわした信号を受けてこの値が０になるようにA/D変換のタイミングを制御する。 すなわち、割り算回路192出力が正の値ならば、AD変換のタイミングを早くする方向にサンプルクロックの位相をずらし、回路192出力が負の値ならば、AD
変換のタイミングを遅くする方向にサンプルクロックをずらす。 またτ/Tの絶対値が１をこえる場合には、AD変換のタイミングをずらすだけでは時間差調整が非常に困難なので、可変遅延回路161の遅延時間を１サンプル時間分ずらすことで容易に対応できる。 このようにすることで遅延時間変化に追従できる。

（発明の効果） 以上に説明したように、本発明の変調装置は、いかなる変調方式に対しても、また装置内の遅延時間の大小にかかわらず自動的に非線形増幅器の特性に合わせて非線形増幅器の出力が正しい送信信号波形になるようにすることができる。 さらに、本発明の変調装置では上記遅延時間による歪み除去特性の劣化を抑えることが出来る。
そこで本発明によれば、増幅器の非線形性により送信スペクトルの劣化が起こらないように増幅器の非線形形成を補償できる変調装置が提供できる。 また、本発明の変調装置は調整がきわめて用意であり、増幅器の特性の温度による変化に対しても追従させることができる。

【図面の簡単な説明】

第１図は本願の発明の実施例を示すブロック図、第２図は16値QAMの非線形増幅器による歪を示す図、第３図は非線形増幅器の入出力特性の一例を示す図、第４図は第一図における波形の一例、第５図は従来の適応線形化回路付き変調回路の一例を示す図、第６図は第１図、第５
図における波形の一例を示す図、第７図は信号遅延によるレベル差を示す図である。 図において 115……切り換え回路、120……信号変換回路、 130……ディジタル・アナログ変換器、 140……直交変調器、141……発振器、 145……直交復調器、 150……アナログ・ディジタル変換器、 159……クロック発生回路、160……減算回路、 161……可変遅延回路、170……修正量発生回路、 180……加算回路、190……差分値検出回路、 191……微分回路 をそれぞれ示す。