Digital modulator

本願は、複数のユニット・セル・アレイを含む出力段と、サンプリング段とを備えるデジタル変調器に関する。 本願は、上記デジタル変調器を備える通信装置と、デジタル変調方法と、コンピュータ・プログラム・プロダクトとにさらに関する。

一般に、通信装置、特にワイヤレス通信装置におけるデータレートを改善するため、非定包絡線を用いる変調タイプを使用することができる。 しかし、信号の非定包絡線に起因して送信される信号を適当な送信電力まで増幅するため高効率増幅器を使用することにより問題が生じることがある。

図１には、従来型の同相／直交位相（ＩＱ）送信機が示されている。 図１からわかるように、一方の入力信号は、デジタルアナログ変換器（ＤＡＣ）６によって処理することができる同相成分２でもよい。 同様に、もう一方の入力信号として、直交位相成分４を処理することができる。 同相成分２及び直交位相成分４の両方は、デジタル信号プロセッサ（ＤＳＰ）など（図示せず）のような適当な信号発生器によって発生することができる。 低域通過フィルタ８を通過した後、同相成分２はアップコンバートのため第１の局発（ＬＯ）信号１０と混合することができると共に、直交位相成分４はアップコンバートのため第２のＬＯ信号１２と混合することができる。 第１のＬＯ信号は、位相シフト９０度で第２のＬＯ信号とは異なることがある。 続いて、結果として生じた信号は合成され、プログラマブル利得増幅器（ＰＧＡ）１４及び適当な外部電力増幅器（ＰＡ）１６に供給されることができる。

しかし、このようなＩＱ送信機は、設けられたＤＡＣ６の不正確さに起因して、制限された信号帯域幅しか有しない。 別の欠点は、低域通過フィルタ８によって消費される大きい所要チップ面積である。 さらに、複雑なキャリブレーションがＣＭＯＳプロセスにおいて低域通過フィルタ８の右隅を設定するために必要とされる。

低域通過フィルタは、これまでに提案されたＩＱ送信機の代わりにダイレクトデジタル無線周波数ＲＦ変調器を実施することにより省くことができる。 １つの可能性は、ミキシング装置を直接的に駆動することができるベースバンド電流信号を発生するため、線形補間電流ステアリングＤＡＣを利用することである。 制限された帯域幅という依然として存在している問題を解決するため、ＤＡＣは制限された帯域幅の原因であるので、ＤＡＣ及びアップコンバート・ミキサは組み合わせることができる。 このような変調器装置は、直交位相ＬＯ信号及びデジタルＩＱデータによって駆動されるユニット・セルのアレイを備えることがある。 上述された変調器より高い電力効率をもつ別の種類の適当なデジタルＲＦ変調器は、デジタル的に包絡線変調される。 この変調器では、包絡線情報及び位相情報がＲＦ出力で合成できる。

従来技術の上述のすべての解決策は、離散時間から連続時間への変換のために、サンプリングクロック周波数のオフセット及び高次高調波をもつ像又はスパーが搬送波周波数の近くに導入されるという欠点を含む。 これらの像又はスパーは、スペクトルマスクと、帯域外発射への制約とを妨害することがある。 従来技術によれば、これらの望ましくないスパーは、ＰＡの出力をフィルタ処理することにより防止することができる。 しかし、外部ＬＣタンク及びＬＣ共振回路のそれぞれと、周波数同調及び大きいチップ面積とが必要とされる。 従来技術による別の可能性は、図２に示されるように、サンプリング周波数を増大し、入力を補間することである。

図２では、複数のユニット・セル・アレイ２０が、それぞれライン２８及び３０を介してサンプリング装置２２に接続されている出力回路又は出力段として配置されている。 データ入力信号を搬送波周波数までアップコンバートするため、各ユニット・セル・アレイ２０は入力端子１８を介して局発信号又は搬送波周波数信号が供給される。 端子２６を介して受信されたデータ入力信号のオーバーサンプリング及び折り返しは、ユニット・セル・アレイ２０及びサンプリング装置２２によって実行することができる。 サンプリング装置２２には、端子２４．１から２４．４を介してサンプリングクロック信号を供給することができる。 本例では、異なる端子２４．１から２４．４に印加されるサンプリングクロック信号は位相シフトが異なっている。 サンプリングクロック信号は、信号処理の簡単化のためベースバンド信号の帯域幅のＮ倍として選択される。 その結果、Ｎは補間のため使用される折り返しの回数、又は、配置されたユニット・セル・アレイ２０の数である。

しかし、このようなシステムは、±Ｎ、±２Ｎ、±３Ｎ、． ． ． であるオフセットでスパーを抑制しない。 正オフセットでのスパーは簡単な方法で軽減することができるが、現実の実施では、負の複素領域から実周波数領域への折り返しが原因となって問題が生じる。 換言すると、スパーは負の周波数オフセットから搬送波周波数付近の周波数値まで画像のエイリアシングを折り返すことによって引き起こされる。 従来技術によれば、いわゆるＳＡＷフィルタを搬送波周波数付近でこれらのスパーを抑制するため利用することができ、このＳＡＷフィルタは大きいチップ面積を必要とし、ＳＡＷフィルタの製造は高コストと関連付けられている。

付加的に、異なる帯域を要求する送信機と受信機との組み合わせが通信装置の内部で利用される場合、上記のスパーは問題に陥る。 例えば、Ｂｌｕｅｔｏｏｔｈ送信機（２．４〜２．５ＧＨｚ）及びグローバル移動体通信システム（ＧＳＭ）受信機（１．８〜１．９ＧＨｚ）を同時に使用する用途では、送信機によって発生されたスパーは受信機帯域の範囲内に望ましくないピークスパーを引き起こすことがある。

したがって、本願の目的は、搬送波周波数付近で望ましくないスパーを防止するデジタル変調器を提供することである。 別の目的は、デジタル変調器の所要チップ面積を削減することである。 さらなる目的は、削減されたコストで製造することができるデジタル変調器を提供することである。 別の目的はＳＡＷフィルタの実施を回避することである。 さらなる目的は、同時に作動される異なる帯域の望ましくないスパーを防止することである。

上記の目的及び他の目的は、出力段を備えるデジタル変調器によって解決される。 出力段は複数のユニット・セル・アレイを備え、出力段は、搬送波周波数信号を受信するように構成された少なくとも１つの搬送波周波数信号入力端子を備える。 デジタル変調器は出力段に接続可能であるサンプリング段を備え、サンプリング段は少なくとも１つのデータ入力信号をオーバーサンプリングするように構成されている。 デジタル変調器は、配置されたユニット・セル・アレイの数及び搬送波周波数信号に依存して少なくとも１つのサンプリングクロック信号を発生するように構成された、少なくとも１台のサンプリングクロック発生装置を備える。

本願によれば、デジタル変調器、特に、直接デジタルＲＦ変調器が提供される。 このようなデジタル変調器は情報を送信する送信装置で利用することができる。 本デジタル変調器は、複数のユニット・セル・アレイを含んでいる出力段を備える。 少なくとも２つのユニット・セル・アレイが、補間、特に、Ｎ回折り返し線形補間のため配置されることがある。 ユニット・セル・アレイは、少なくとも２つのユニット・セル、特に、複数のユニット・セルを備えることがある。 出力段は、増幅ユニット、アンテナ要素などのようなさらなる部品に接続することができる出力端子を備えることがある。

さらに、出力段は、デジタル信号のようなデータ入力信号をアップコンバートするため構成されることがある。 特に、各ユニット・セル・アレイはデータ入力信号を適当な望ましい搬送波周波数へアップコンバートするように構成されることができる。 出力段は、搬送波周波数信号を受信する少なくとも１つの搬送波周波数信号入力端子を備える。 この搬送波周波数信号は、電圧制御型発振器（ＶＣＯ）などのような適当な信号発生器によって発生することができる。

さらに、出力段に接続可能であるサンプリング段が配置されている。 サンプリング段は、少なくとも１つのデータ入力信号をオーバーサンプリングするように構成されている。 サンプリング段は、ＤＳＰによって発生されたデジタルデータのようなデータ入力信号を受信する入力端子を備えることがある。 さらに、オーバーサンプリングと組み合わされた補間は、何らかの望ましくないスパーを抑制することができる原因になる。 オーバーサンプリングのため、サンプリング段は、サンプリングクロック信号又はサンプリング周波数信号が供給されることができる。

予想に反して、本発明によれば、特に搬送波周波数付近での望ましくないスパーの発生は、配置されたユニット・セル・アレイの数及び搬送波周波数信号に依存して少なくとも１つのサンプリングクロック信号を発生するように構成された少なくとも１台のサンプリングクロック発生装置を実施することにより、確実に防止することができることがわかる。 特に、搬送波周波数信号と、配置されたユニット・セル・アレイの数、すなわち、折り返し倍数との間の相関は、有意なピークスパーが搬送波周波数付近で生じないことを確実にするため使用することができることがわかる。

本願は、搬送波周波数付近で有意なスパーを簡単な方法で防止し、小さいチップ面積を必要とするデジタル変調器を提供する。 さらに、ＳＡＷフィルタ又は他の付加的な部品は省くことができ、その結果、本デジタル変調器の費用効率の高い設計が得られる。

本願の別の実施形態によれば、ユニット・セル・アレイは、互いに並列に出力段に配置することができる。 補間は簡単に実行することが可能であり、その上、本デジタル変調器の出力段の簡単な構成が提供される。

さらに、サンプリング段は、本願のさらなる実施形態によれば、サンプリング装置を備えることがあり、各サンプリング装置はユニット・セル・アレイのうちの１つに接続されることが可能である。 ユニット・セル・アレイはサンプリング装置を用いて簡単に駆動することが可能である。 さらに、このような配置は、ユニット・セル・アレイを順次に切り換えることを可能にする。

さらに、サンプリング装置は復号化装置として形成することが可能である。 ユニット・セル・アレイは複数のユニット・セルを備えることがあるので、適当な駆動信号が必要とされる。 本願によれば、出力装置によって処理されるべき適当な出力信号をオーバーサンプリングし発生するため特に適することがあるので、デコーダを使用することができる。 より詳細には、バイナリ・ツー・サーモメータ・デコーダが使用できることが有利である。 このようなバイナリ・ツー・サーモメータ・デコーダは、バイナリ符号化された入力デジタル語をサーモメータ符号化されたデジタル語に変換するため使用されることがある。 サーモメータ符号化された語は、特に、ユニット・セル・アレイを駆動するため適することがある。

配置されたユニット・セル・アレイの数に依存して搬送波周波数信号から適当なサンプリングクロック信号を取り出すため、サンプリングクロック発生装置は、本願の別の実施形態による分周器として形成することが可能である。 このような分周器はデジタル変調器の範囲内で簡単に実施することが可能である。 別の実施形態によれば、サンプリングクロック発生装置は少なくとも１つの分周比（分周係数）を含むことがある。 特に、分周比は配置されたユニット・セル・アレイの数に依存することがある。 簡単な方法では、配置されたユニット・セルの数と搬送波周波数信号との間の相関が与えられる。

本願によれば、サンプリングクロック発生装置の分周比は、配置されたユニット・セル・アレイの数、又は、配置されたユニット・セル・アレイの数の半分でもよいことがさらにわかる。 特に、分周比は、配置されたユニット・セル・アレイの数が偶数である場合に、配置されたユニット・セル・アレイの数の半分として決定されることができる。 分周比が配置されたユニット・セル・アレイの半数又は全数である分周器は簡単に実施することができる。

その上、サンプリングクロック発生装置は、少なくとも１つの位相シフトユニットを備えることがある。 位相シフトユニットは、３６０度と配置されたユニット・セル・アレイの数との比率に依存する位相シフトを含むサンプリングクロック信号を発生するように構成されることがある。 位相シフト装置は、特に、Ｎ個の位相シフトされたサンプリングクロック信号によってユニット・セル・アレイを順番に切り換えるため設けることができる。 一例として、４台のユニット・セル・アレイが配置された場合（Ｎ＝４）、最初のサンプリングクロック信号は零度の位相シフトを有することがあり、次のサンプリングクロック信号は９０度の位相シフトを有することがあり、以下同様に続く。 単に１台の位相シフトユニットがすべての位相シフトを発生するため配置できること、及び、異なる位相シフトを有する発生されたサンプリングクロック信号毎に１台の位相シフトユニットのような２台以上の位相シフトユニットを設けることができることが理解されるべきである。

本願の別の実施形態によれば、ユニット・セル・アレイは、Ｎ×Ｎ型のユニット・セルを備えることがある。 各ユニット・セルは、適切なデジタル入力信号をアップコンバートするように構成されることがある。 ユニット・セルは、Ｎ列Ｎ行の形に配置されることができる。 本願のさらなる変形によれば、Ｍ×Ｎ台のユニット・セルがユニット・セル・アレイの中に配置されることも同様に可能である。 ユニット・セル・アレイは、それぞれが、行のための少なくとも１つのラインと列のための少なくとも１つのさらなるラインとを介して対応するサンプリング装置によって駆動されることができる。 直接デジタル変調は、簡単かつ効率的な方法で可能にされる。

本願の別の実施形態によるデジタル変調器は、ＣＭＯＳ技術、バイポーラ技術、ＢｉＣＭＯＳ技術、ＧａＡｓ、ディスクリートデバイス、及び／又は、これらの組み合わせで実施されることができる。 例えば、必要とされるチップ面積が小さいので、ＣＭＯＳ技術が使用できる。 しかし、異なるシステム要件によれば、他の技術におけるデジタル変調器の実施も同様に適することがある。

本願の別の態様は、上記のデジタル変調器を備える通信装置である。 通信装置はどのようなワイヤレス通信装置でもよい。

本願のさらなる実施形態によれば、通信装置は、少なくとも１台の受信装置をさらに備えることがある。 ２つのエンティティの間の双方向通信のため、受信装置はデジタル変調器を有する送信機に加えて配置されることができる。 本願のさらなる変形によれば、通信装置は、２台以上の受信装置と２台以上の送信装置とを備えるだけではなく、送信装置のうちの少なくとも１台は本願によるデジタル変調器を備える。 例えば、いずれの場合にも、送信機及び受信機は、１台の通信装置においてＢｌｕｅｔｏｏｔｈ、ＧＳＭ、ＷｉＭａｘなどのため設けることができる。

本願によれば、デジタル変調器における多数の配置されたユニット・セル・アレイは、望ましくないスパーを防止する少なくとも１つの所定の規準に依存することがあることがさらにわかる。 さらなる実施形態によれば、この少なくとも１つの所定の規準は、少なくとも１台の受信装置によって使用される帯域、及び／又は、少なくとも１台のデジタル変調器によって使用される帯域でもよい。 特に、この規準は、受信装置の帯域とデジタル変調器の帯域との両方でもよい。 Ｂｌｕｅｔｏｏｔｈ、ＧＳＭ又はＷｉＭａｘのための種々の帯域のような使用される帯域に依存して、スパーがデジタル変調器によって発生されることがあり、受信機帯域の範囲内に存在することがある。 特に、異なる帯域を有する送信機及び受信機が同時に作動される場合、受信機帯域における望ましくないスパーは、使用される帯域に依存して配置されるユニット・セルの数を選択することにより回避することができる。

本願のさらなる態様は、少なくとも２つのデータ入力信号を受信するステップと、少なくとも２つのサンプリングクロック信号を使用してデータ入力信号をオーバーサンプリングするステップと、出力段の内部に配置された複数のユニット・セル・アレイによってオーバーサンプリングされた信号を補間するステップと、搬送波周波数信号を使用して出力段によりオーバーサンプリングされた信号をアップコンバートするステップと、搬送波周波数信号と配置されたユニット・セル・アレイの数とに依存してサンプリングクロック信号を発生するステップとを備える、デジタル変調する方法である。

本願の別の態様は、上記の方法をプロセッサに実行させるために演算可能な命令を備えるコンピュータプログラムが記憶されているコンピュータ読み取り可能な媒体である。

本願によるデジタル変調器は、携帯電話機及び他のワイヤレス通信装置のようないくつかの通信装置で利用することができる。 特に、デジタル変調器は、ＧＳＭ進化型高速データレート（ＥＤＧＥ）、広帯域符号分割多元接続（ＷＣＤＭＡ）、ワールドワイド・インターオペラビリティ・フォー・マイクロウェーブ・アクセス（ＷｉＭａｘ）、ロング・ターム・エボリューション（ＬＴＥ）などのような狭帯域用途及び広帯域用途の両方を対象とする、ソフトウェア無線（ＳＤＲ）送信機で使用することができる。

本特許出願のこれらの態様及び他の態様は、添付図面から明白になり、添付図面を参照して解明される。 上述されているような本願及び本願の例示的な実施形態の特徴は、すべての考えられる相互の組み合わせにも開示されていることが理解される。

従来技術によるＩＱ送信機の実施形態を示す図である。

従来技術による直接デジタル変調器の実施形態を示す図である。

本願によるデジタル変調器の第１の実施形態を示す図である。

本願によるデジタル変調器の第２の実施形態を示す図である。

従来技術によるデジタル変調器の第１の例示的な周波数スペクトルを示す図である。

本願によるデジタル変調器の第１の例示的な周波数スペクトルを示す図である。

本願によるデジタル変調器の第３の実施形態を示す図である。

従来技術によるデジタル変調器の第２の例示的な周波数スペクトルを示す図である。

本願によるデジタル変調器の第２の例示的な周波数スペクトルを示す図である。

異なる図面中の類似した符号は類似した要素を示す。

本願の以下の詳細な説明では、本願の例示的な実施形態は、ＳＡＷフィルタのようなさらなる高価な部品の実施の必要なしに搬送波周波数付近の望ましくないスパーを防止するデジタル変調器について記載し指摘する。

図３は、本願によるデジタル変調器の第１の簡略化された実施形態を示す。 デジタル変調器は、Ｎ台の配置されたユニット・セル・アレイ２０を含んでいる出力段１を備える。 ユニット・セル・アレイ２０は、Ｎ×Ｎ行列の形で配置することができるユニット・セルを備えることがある。

ユニット・セル・アレイは、電流源回路と、局発スイッチング回路と、データスイッチング回路とを備えることがある。 さらに、ユニット・セルは、アップコンバートされた出力信号を発生することがある。 ベースバンド信号、好ましくは、デジタル・ベースバンド信号は、データスイッチング回路を駆動することがある。 局発スイッチング回路は、搬送波周波数信号によって駆動することができる。 さらに、局発スイッチング回路は、デジタル・ベースバンド信号を適当な無線周波数までアップコンバートするため構成されることがある。 設けられるスイッチング回路は、局発信号の極性又は論理値とデジタル・ベースバンド信号とにそれぞれに依存して導電性又は非導電性になるように構成される、トランジスタのような適当なスイッチング要素を備えることがある。

さらに、出力段１は、入力端子２６を介して受信されたデータ入力信号をオーバーサンプリングするように構成されることがあるサンプリング段３に接続される。 その上、局発信号又は搬送波周波数信号が端子１８を介して出力段１に供給される。 局部発振器（図示せず）及びサンプリング段３にさらに接続されているサンプリングクロック発生装置５がさらに記述される。 サンプリングクロック発生装置５は、局発信号及び搬送波周波数信号のそれぞれと、出力段１の内部の配置されたユニット・セル・アレイの数とに依存して、少なくとも１つのサンプリングクロック信号を発生するように構成されている。

図４には、本願によるデジタル変調器の第２の実施形態が示されている。 同図からわかるように、Ｎ台のユニット・セル・アレイ２０が出力段として配置されている。 ユニット・セル・アレイ２０の台数Ｎは、以下で明らかにされるように、ユーザの希望又はシステムの要件に依存して選択することができる。

各ユニット・セル・アレイ２０は、同相情報及び直交位相情報のような入力データをこれらの情報を伝送する搬送波周波数にアップコンバートする、複数のユニット・セルを備えてよい。 このユニット・セル・アレイ２０は互いに並列に配置されている。 さらに、各ユニット・セル・アレイ２０は１つの出力端子を備え、出力信号は出力整合回路網などに供給されることができる。

その上、搬送波周波数信号入力端子１８が各ユニット・セル・アレイ２０に設けられている。 電圧制御型発振器（ＶＣＯ）などのような局部発振器（図示せず）は適当な局発信号を発生し、その周波数は特定の伝送標準のため必要とされる搬送波周波数に依存する。 配置されたユニット・セル・アレイ２０のそれぞれには、同じ搬送波周波数信号が供給されることがある。

さらに、ユニット・セル・アレイ２０は、第１のライン２８がＮ×Ｎ型のユニット・セルの行を駆動するため配置されることがあり、第２のライン３０が列を駆動するため配置されることがある２つのライン２８及び３０を介して、サンプリング装置２２に接続されている。 本願のさらなる変形によれば、より多いライン又はより少ないラインが設けられることもできることが理解されるべきである。 図示された実施形態では、符号２８は行を示し、符号３０は列を示す。

サンプリング装置２２は、それぞれのユニット・セル・アレイ２０を適当な方法で駆動するバイナリ・ツー・サーモメータ・デコーダのような復号化装置として形成されることがある。 さらに、サンプリング装置２２は互いに並列に配置され、各サンプリング装置２２は１台のユニット・セル・アレイ２０と直列に配置されている。 その上、設けられているサンプリング装置２２のそれぞれは、２つの入力端子２６及び３４を備える。

入力端子２６はデータ入力端子２６としての役目を果たすことがある。 特に、バイナリ入力データはデータ入力端子２６を介してサンプリング装置２２によって受信することができる。 もう一方の入力端子３４はサンプリングクロック入力端子３４としての役目を果たすことがある。 その結果、第１の位相シフトを有する第１のサンプリングクロック信号は端子３４．１を介して供給されることが可能であり、第２の位相シフトを有する第２のサンプリングクロック信号は端子３４．２を介して供給されることが可能であり、以下同様である。

これらのサンプリングクロック信号は、サンプリングクロック発生装置３２によって発生される。 このサンプリングクロック発生装置３２は分周ユニットとして形成されることがある。 本実施形態では、サンプリングクロック発生装置３２は、Ｎがユニット・セル・アレイの数であるとして、Ｎ分周ユニット（dividing-by-N unit）３２として形成されている。 Ｎ分周ユニット３２は、上述された局部発振器に接続されている入力端子３６を備えてもよい。

図４に示された本実施形態の機能は以下で明らかにされる。 サンプリングクロック信号又はサンプリング周波数ｆ _ｓは、折り返し倍数又は配置されたユニット・セル・アレイの数Ｎで入力搬送波周波数ＬＯを分周することによって発生することができる。 特に、サンプリング周波数は以下の式によって表現することができる。

さらに、サンプリング装置２２の異なるサンプリングクロック入力端子３４．１から３４．３に印加されたサンプリングクロック信号の間の位相差Δｆは、次式によって求めることができる。

Ｎはユニット・セル・アレイの数である。 この点から、最初の端子３４．１に、位相シフト０°を有するサンプリングクロック信号を印加することが可能であり、最後の端子３４．３に、位相シフト３６０°（Ｎ−１）／Ｎを有するサンプリングクロック信号を印加することが可能である。 換言すると、ユニット・セル・アレイ２０は、印加されたサンプリングクロック信号によって順次に切り換え可能である。 特定の位相シフトは選択されたスタート位相に依存することがあることが理解されるべきである。

以下、実施例は、従来技術のデジタル変調器と比較して本デジタル変調器の利点を指摘する。 本実施例では、搬送波周波数は１８００ＭＨｚに設定され、Ｎは４に設定され、変調信号は帯域幅２０ＭＨｚを有する直交周波数分割多重（ＯＦＤＭ）である。 例えば、搬送波周波数１８００ＭＨｚはＧＳＭ １８００標準のため利用される。 従来技術によれば、サンプリング周波数は帯域幅の整数倍に設定される。 本実施例では、サンプリング周波数は４００ＭＨｚに設定される。

図５には、従来技術によるデジタル変調器の第１の例示的な周波数スペクトルが描かれている。 それに関して、符号４０はスペクトル［ｄＢＶ／１００ｋＨｚ］を示し、符号４２は周波数［ＭＨｚ］を示す。 同図からわかるように、スペクトルは搬送波周波数で最大になる。 さらに、有意なピークスパーが３０００ＭＨｚと等しいかそれ以上の周波数に位置している。 これらのスパーは高い搬送波周波数から離れているので、これらのスパーの取り扱いは問題を引き起こさない。

しかし、符号４４は、搬送波周波数付近の有意なピークスパーを示す。 このスパー４４はおよそ１４００ＭＨｚに位置している。 さらに、このスパー４４は、実周波数領域内で１４００ＭＨｚ、すなわち、搬送波周波数付近に折り返される複素領域内のオフセット−３２００ＭＨｚでの像によって引き起こされる。 従来技術によれば、このスパー４４は、大きいチップ面積と費用のかかる製造とを必要とするＳＡＷフィルタを使用することによって抑制することができるだけである。 そうでなければ、高調波フィルタは、スパー４４が搬送波周波数付近に位置しているので、このスパー４４を非常に制限的に減衰させる。

図６には、本願によるデジタル変調器の第１の例示的な周波数スペクトルが示されている。 図４に示されたデジタル変調器を使用することは、サンプリングクロック信号又はサンプリング周波数の変化を引き起こす。 式（ａ）によれば、サンプリング周波数は搬送波周波数から導出することができる。 よって、上記実施例の場合のサンプリング周波数は、ｆ _ｓ ＝１８００ＭＨｚ／４＝４５０ＭＨｚによって与えられる。

図６からわかるように、折り返し回数Ｎに依存する搬送波周波数信号からのサンプリングクロック信号の導出は、搬送波周波数付近の有意なピークスパーが防止される原因になる。 この場合、第１のピーク像は、複素領域内で−１８００ＭＨｚに位置し、実領域内でＤＣに折り返される。 第２の像ピークは、複素領域内で−３６００ＭＨｚに位置し、実領域内で１８００ＭＨｚ、すなわち、搬送波周波数に折り返される。 ＳＡＷフィルタの採用は省くことができる。 従来技術の変調器とは反対に、本デジタル変調器は、搬送波周波数付近に有意なピークスパーが存在しないことを確実にする。

図７は、本願によるデジタル変調器の第２の実施形態を示す。 この第２の実施形態は図３に示された第１の実施形態と類似している。 繰り返しを避けるため、両方の実施形態の間の相違点だけが以下で指摘される。

図７のデジタル変調器は、本サンプリングクロック発生装置３８がＮ／２分周ユニット３８として形成されている点で、図４によるデジタル変調器と異なる。 本願によれば、Ｎが偶数である場合、ベースバンド信号をオーバーサンプリングするため供給されるサンプリングクロック信号は、Ｎ／２分周ユニット３８によって搬送波周波数からも導出できることがわかる。 位相シフト３６０°／ＮをもつＮ個のサンプリングクロックがこの差動構成に起因して依然として実現できることに留意されたい。

さらなる実施例を用いて、図７によるデジタル変調器の機能が続いて明らかにされる。 搬送波周波数として、周波数７００ＭＨｚが選択される（場合によってはＷｉＭａｘである）。 さらに、Ｎは４に設定され、変調された信号の帯域は、２０ＭＨｚを有するＯＦＤＭである。 従来技術によれば、サンプリングクロックは帯域幅の整数倍に設定される。 本実施例では、サンプリング周波数は４００ＭＨｚに設定される。

図８は、従来技術によるデジタル変調器の第２の例示的な周波数スペクトルを示す。 同様に、このスペクトルは搬送波周波数に最大をもつ。 さらに、有意なスパーピーク４６は、９００ＭＨｚの搬送波周波数付近に位置し、２つのさらなるスパーが２．３ＧＨｚ及び２．５ＧＨｚに位置している。 ９００ＭＨｚに位置しているスパー４６はオフセット−１６００ＭＨｚに対応する。 最初の有意な像スパー４６は複素周波数領域内で−９００ＭＨｚに位置している。 この像スパー４６は、実周波数領域内で９００ＭＨｚに折り返される。 上述されているように、このピークスパー４６は、単に適当なＳＡＷフィルタを使用することによって従来技術によれば抑制することができる。

図７によるデジタル変調器が従来技術によるデジタル変調器の代わりに使用される同じ実施例が図９に描かれている。 特に、Ｎ／２分周ユニット３８の採用は、サンプリングクロック又はサンプリング周波数が３５０ＭＨｚに設定される原因になる。 図９からわかるように、望ましくないスパーは搬送波周波数付近に位置していない。 ピークスパーは２１００ＭＨｚだけで発生されるので、搬送波周波数まで十分な距離がある。

上述されているように、補間のため使用される折り返し回数Ｎ又は配置されたユニット・セル・アレイ２０の数Ｎは、それぞれの通信システムに依存することがある。 携帯電話機などのようなワイヤレス通信システムは、送受信装置のためのデジタル変調器をさらに備えることがある。 変調器及び受信装置によって使用される帯域は異なり得る。 補間のため使用される折り返し回数Ｎは送受信装置の使用域に依存して決定され得る。 一例として、適当なＧＳＭ帯域を使用するＧＳＭ受信機（１．８〜１．９ＧＨｚ）及び上記デジタル変調器を備えるＢｌｕｅｔｏｏｔｈ送信機（２．４〜２．５ＧＨｚ）は、同時に機能することがある。 デジタル変調器によって引き起こされ、ＧＳＭ受信機の帯域に位置しているピークスパーを防止するため、数Ｎは、それぞれの帯域に依存して調節することができる。 上記実施例では、Ｎが４である場合、望ましくないピークが現れることがある。 数Ｎがそれぞれの帯域に応じて調節される場合、数Ｎは６に設定することができ、望ましくない外乱を生じない。 複数の異なる送信装置及び受信装置が通信装置内に設けられている場合に、実際に使用される数Ｎを適応させるために適切な処理ユニットを配置することができる。

さらに、概略的なブロック図における論理ブロックと上記説明中に提案されたアルゴリズムステップとが、電子的ハードウェア及び／又はコンピュータソフトウェアで少なくとも部分的に実施されてもよく、論理ブロック又はアルゴリズムステップがハードウェア又はソフトウェアで実施される程度は、論理ブロック及びアルゴリズムステップの機能とそれぞれの装置に課された設計上の制約とに依存することが、当業者に容易にわかる。 提案された論理ブロック及びアルゴリズムステップは、例えば、デジタル信号プロセッサ、特定用途向け集積回路、フィールド・プログラマブル・ゲート・アレイ、又は、他のプログラマブル装置のうちの１つ以上で実施され得る。 コンピュータソフトウェアは、電気式、磁気式、電磁気式、又は、光学式の多種多様の記憶媒体に記憶されることがあり、例えば、マイクロプロセッサのようなプロセッサによって読み取られ、実行されることがある。 このため、プロセッサと記憶媒体とは情報を交換するために結合されることがあり、又は、記憶媒体はプロセッサ内に含まれることがある。