分野 本開示は一般に、通信システムに関連し、より詳細には、サイクル毎ベースで、実質上周期的な信号の振幅、位相、または、振幅および位相の両方を変調する装置および方法に関連する。 背景 バッテリのような制限された電源で動作する通信デバイスは一般的に、意図された機能を提供する一方で、比較的少量の電力を消費する技術を使用する。 人気を得ている１つの技術は、パルス変調技術を使用して信号を送信することに関連する。 この技術は一般に、低いデューティサイクルパルスを使用して情報を送信することと、パルスを送信しない時間中に低電力モードで動作することとを伴う。 したがって、これらのデバイスにおいて、送信機を連続的に動作させる通信デバイスよりも効率は一般的に良い。 通常、これらの低電力消費デバイスは、政府機関によって一般的に規定される、厳格な送信仕様要求を有する。 政府の要求を確実に満たすためだけでなく、通信デバイス間で信号をより正確に送信および受信するために、送信されるパルスの周波数成分またはスペクトルを正確に制御すべきである。 送信されるパルスのそれぞれは、シヌソイド信号のような周期的な信号の複数のサイクルを含んでいてもよい。 したがって、パルスの周波数成分またはスペクトルを制御するために、周期的な信号の振幅および／または位相を制御して、要求を満たすべきである。 さらに、各パルスは、周期的な信号のいくつかのサイクルを含むだけであるかもしれないことから、信号の振幅および／または位相の制御は、サイクル毎ベースでのような、比較的優れた解決を有するべきである。 概要 本開示の観点は、複数のサイクルを含む実質上周期的な信号を発生させるように適合されている信号発生器と、サイクル毎ベースで、周期的な信号の振幅、位相、または、振幅および位相の両方を変調するように適合されている変調器とを備えるワイヤレス通信のための装置に関連する。 別の観点において、変調器は、規定されている変調信号により、周期的な信号の振幅、位相、または、振幅および位相の両方を変調するように適合されている。 別の観点において、規定されている変調信号は、実質上ルートレイズドコサイン信号を含む。 別の観点において、規定されている変調信号は、変調された周期的な信号に対して規定されている周波数スペクトルを達成するように構成されている。 別の観点において、信号発生器は、周期的な信号を発生させるように適合されている電圧制御発振器（ＶＣＯ）を備える。 信号発生器は、周期的な信号の周波数を較正するように適合されている較正デバイスをさらに備えていてもよい。 別の観点において、装置は、タイミング信号を変調器に提供して、サイクル毎ベースで、周期的な信号の変調を制御するように適合されているタイミングモジュールをさらに備える。 タイミングモジュールは、信号発生器からタイミング源信号を受け取るようにさらに適合されていてもよい。 タイミングモジュールは、タイミング源信号に応答して、タイミング信号を発生させるように適合されているシーケンシャル論理をさらに備えていてもよい。 別の観点において、変調器は、複数のコンデンサと、コンデンサをチャージするように適合されている回路と、チャージされたコンデンサのうちの１つ以上を、周期的な信号を増幅する増幅器に選択的に結合するように適合されているスイッチネットワークとを備える。 増幅器は、変調器によって発生された変調信号に応答する利得を含む電力増幅器を備えていてもよい。 添付図面とともに考慮するとき、本開示の他の観点および新規な特徴は、本開示の以下の詳細な説明から明らかになるであろう。
図１Ａは、本開示の１つの観点にしたがって、サイクル毎ベースで、実質上周期的な信号を変調する例示的な装置のブロック図を図示する。 図１Ｂは、本開示の別の観点にしたがって、サイクル毎ベースで変調された振幅を含む例示的な周期的な信号のグラフを図示する。 図１Ｃは、本開示の別の観点にしたがって、サイクル毎ベースで変調された位相を含む例示的な周期的な信号のグラフを図示する。 図１Ｄは、本開示の別の観点にしたがって、本開示の別の観点にしたがって、サイクル毎ベースで変調された振幅および位相の両方を含む例示的な周期的な信号のグラフを図示する。 図２は、本開示の別の観点にしたがって、サイクル毎ベースで、実質上周期的な信号を変調する別の例示的な装置のブロック図を図示する。 図３Ａは、本開示の別の観点にしたがって、サイクル毎ベースで、実質上周期的な信号を変調する別の例示的な装置の概略図を図示する。 図３Ｂは、本開示の別の観点にしたがって、サイクル毎ベースで、実質上周期的な信号を変調する例示的な装置において発生されるさまざまな信号のグラフを図示する。 図３Ｃは、本開示の別の観点にしたがって、サイクル毎ベースで実質上周期的な信号を変調する例示的な装置によって発生される１つの例示的な変調信号の例示的な周波数スペクトルのグラフを図示する。 図４は、本開示の別の観点にしたがった、例示的な通信デバイスのブロック図を図示する。 図５は、本発明の別の観点にしたがった、別の例示的な通信デバイスのブロック図を図示する。 図６Ａは、本開示の別の観点にしたがった、さまざまなパルス変調技術のタイミング図を図示する。 図６Ｂは、本開示の別の観点にしたがった、さまざまなパルス変調技術のタイミング図を図示する。 図６Ｃは、本開示の別の観点にしたがった、さまざまなパルス変調技術のタイミング図を図示する。 図６Ｄは、本開示の別の観点にしたがった、さまざまなパルス変調技術のタイミング図を図示する。 図７は、本開示の別の観点にしたがった、さまざまなチャネルを通して互いに通信する、さまざまな通信デバイスのブロック図を図示する。 詳細な説明 本開示のさまざまな観点を以下で記述する。 ここでの教示は、幅広いさまざまな形態で具体化してもよく、ここで開示されている、いくつかの特定の構造、機能、またはその両方は、代表的なものにすぎないことが明らかなはずである。 ここでの教示に基づいて、当業者は、ここで開示する観点を、他の何らかの観点と無関係に実現してもよく、これらの観点のうちの２以上を、さまざまな方法で組み合わせてもよいことを理解するはずである。 例えば、ここで示す任意の数の観点を使用して、装置を実現してもよく、または、方法を実施してもよい。 さらに、ここで示す観点のうちの１つ以上に加えて、または、それら以外に、他の構造、機能、または、構造および機能を使用して、そのような装置を実現してもよく、または、そのような方法を実施してもよい。 上述の概念のいくつかの例として、いくつかの観点において、装置は、複数のサイクルを有する実質上周期的な信号を発生させるように適合されている、周波数較正される電圧制御発振器（ＶＣＯ）のような、信号発生器を備えていてもよい。 装置は、サイクル毎ベースで、周期的な信号の振幅、位相、または、振幅および位相の両方を変調するように適合されている変調器をさらに備えていてもよい。 変調は、実質上ルートレイズドコサイン信号のような、規定されている変調信号に基づいていてもよい。 規定されている変調信号はまた、変調された周期的な信号に対して規定されている周波数スペクトルを達成するように構成されていてもよい。 装置は、ディスクリートエレメントとして、集積回路として、ならびに、１つ以上のディスクリートエレメントおよび１つ以上の集積回路の組み合わせとして実現してもよい。 装置はさらに、その機能のうちの１つ以上を実現するソフトウェアを実行するプロセッサによって駆動されてもよい。 図１Ａは、本開示の観点にしたがって、サイクル毎ベースで、実質上周期的な信号を変調する例示的な装置１００のブロック図を図示する。 装置１００は、複数のサイクルＴを含む実質上周期的な信号を発生させるように適合されている信号発生器１０２を備えている。 装置１００は、サイクル毎ベースで、周期的な信号の振幅、位相、または、振幅および位相の両方を変調するように適合されている変調器１０４をさらに備えている。 以下でより詳細に論じるように、サイクル毎ベースで、周期的な信号の振幅、位相、または、振幅および位相の両方を変調することによって、装置１００は、パルスの各サイクルに対して特定の振幅および／または位相を有する、複数のサイクルを備えるパルスのような、規定された信号を発生させてもよい。 さらに、周期的な信号のサイクルに対して、振幅および／または位相の規定されているパターンを適切に選択することによって、装置１００は、規定された周波数スペクトルを有するパルスのような信号を発生させてもよい。 規定された周波数スペクトルを使用して、２０％以上のオーダーの比帯域幅、５００ＭＨｚ以上のオーダーの帯域幅、または、２０％以上のオーダーの比帯域幅および５００ＭＨｚ以上のオーダーの帯域幅を有する超広帯域チャネルを確立してもよい。 図１Ｂは、本開示の別の観点にしたがって、サイクル毎ベースで変調された振幅を含む例示的な周期的な信号のグラフを図示する。 グラフが示すように、装置１００は、特定のパターンで変調された振幅を有する周期的な信号を発生させてもよい。 この例において、グラフ中で示すように、装置１００は、比較的高い振幅を有する第１のサイクル（０−Ｔ）、より低い振幅を有する第２のサイクル（Ｔ−２Ｔ）、さらに低い振幅を有する第３のサイクル（２Ｔ−３Ｔ）などを含む信号を発生させる。 サイクル毎ベースで、周期的な信号の振幅を制御することによって、装置１００は、規定された周波数スペクトルを有する規定された信号を発生させることができる。 図１Ｃは、本開示の別の観点にしたがって、サイクル毎ベースで変調された位相を含む例示的な周期的な信号のグラフを図示する。 グラフが示すように、装置１００は、特定のパターンで変調された位相を有する周期的な信号を発生させてもよい。 この例において、グラフ中で示すように、装置１００は、ゼロ（０）度の相対位相を有する第１のサイクル（０−Ｔ）、１８０度の相対位相を有する第２のサイクル（Ｔ−２Ｔ）、１８０度の相対位相を有する第３のサイクル（２Ｔ−３Ｔ）などを含む信号を発生させる。 この例においては、周期的な信号の位相は、２つの値（０および１８０）の間で変化しているが、位相は、ゼロ（０）度および３６０度の間の任意の値であってもよいことが理解される。 振幅変調のごとく、サイクル毎ベースで周期的な信号の位相を制御することによって、装置１００は、規定された周波数スペクトルを有する規定された信号を発生させることができる。 図１Ｄは、本開示の別の観点にしたがって、サイクル毎ベースで変調された振幅および位相を含む例示的な周期的な信号のグラフを図示する。 グラフが示すように、装置１００は、特定のパターンで変調された振幅および位相を有する周期的な信号を発生させてもよい。 この例において、グラフ中で示すように、装置１００は、比較的大きな振幅と、ゼロ（０）度の相対位相とを有する第１のサイクル（０−Ｔ）、より低い振幅と、１８０度の相対位相とを有する第２のサイクル（Ｔ−２Ｔ）、さらに低い振幅と、１８０度の相対位相とを有する第３のサイクル（２Ｔ−３Ｔ）などを含む信号を発生させる。 上述した振幅および位相変調のごとく、サイクル毎ベースで、周期的な信号の振幅および位相を制御することによって、装置１００は、規定された周波数スペクトルを有する規定された信号を発生させることができる。 例えば、以下でより詳細に論じるように、装置１００は、位相および振幅の両方を変調して、実質上ルートレイズドコサイン信号を発生させてもよい。 実質上ルートレイズドコサイン信号は、周期的な信号の周波数にほぼ中心を置く、比較的平坦で高い振幅部分を有し、中心周波数よりも上および下の規定された周波数において振幅の比較的急落をともなう、周波数スペクトルを有する。 図２は、本開示の１つの観点にしたがって、サイクル毎ベースで、実質上周期的な信号を変調する別の例示的な装置２００のブロック図を図示する。 この例において、装置２００は、周期的な信号の振幅、位相、または、振幅および位相の両方を変調できる。 より詳細には、装置２００は、サイクル毎タイミングモジュール２０２と、位相変調モジュール２０４と、振幅変調モジュール２０６と、周波数較正される電圧制御発振器（ＶＣＯ）２０８と、電力増幅器（ＰＡ）２１０とを備えている。 タイミングモジュール２０２は、周波数較正されるＶＣＯ２０８から受け取ったタイミング源信号に基づいて、位相タイミング信号および振幅タイミング信号を発生させる。 これは、位相タイミング信号および振幅タイミング信号が、ＶＣＯ２０８によって発生された周期的な信号に、サイクル毎ベースで同期されることを保証する。 位相変調モジュール２０４は、それがタイミングモジュール２０２から受け取る位相タイミング信号に時間的に基づいている位相制御信号を発生させる。 位相制御信号は、ＶＣＯ２０８によって発生された周期的な信号の位相を変調する。 振幅変調モジュール２０６は、それがタイミングモジュール２０２から受け取る振幅タイミング信号に時間的に基づいている振幅制御信号を発生させる。 振幅制御信号は、電力増幅器（ＰＡ）２１０の利得を制御し、その結果、電力増幅器（ＰＡ）２１０によって増幅される周期的な信号の振幅を変調する。 周波数較正されるＶＣＯ２０８は、サイクル毎タイミングモジュール２０２に対して、タイミング源信号を発生させる。 タイミング源信号は、実質的に固定された振幅と、実質的に固定された位相（例えば、ゼロ（０）度の相対位相）とを有していてもよい。 ＶＣＯ２０８はまた、位相変調モジュール２０４から受け取った位相制御信号によって変調された位相を有する信号を発生させる。 位相変調された信号は実質的に、タイミング源信号に同期された周波数である。 電力増幅器（ＰＡ）２１０は、振幅変調モジュール２０６によって発生された振幅制御信号とともに変化する利得により、位相変調された信号を増幅する。 したがって、電力増幅器（ＰＡ）２１０は、サイクル毎ベースで変調された振幅および位相を有する信号を発生させる。 この例において、タイミングモジュール２０２によって発生される位相タイミング信号は、信号の位相変化が装置２００によって発生されるとき（例えば、どのサイクル）を規定する。 位相変調モジュール２０４によって発生される位相制御信号は、信号の相対位相をどれくらい変化させるかを規定する。 位相制御信号は、位相タイミング信号に基づいていることから、それはまた、信号の位相が変化するときを規定する。 同様に、タイミングモジュール２０２によって発生される振幅タイミング信号は、信号の振幅変化が装置２００によって発生されるとき（例えば、どのサイクル）を規定する。 振幅変調モジュール２０６によって発生される振幅制御信号は、信号の振幅をどれくらい変えるかを規定する。 振幅制御信号は、振幅タイミング信号に基づいていることから、それはまた、信号の振幅が変化するときを規定する。 図３Ａは、本開示の別の観点にしたがって、サイクル毎ベースで、実質上周期的な信号の振幅および位相を変調する別の例示的な装置３００の概略図を図示する。 例示的な装置３００は、以前に論じた装置１００または２００の、より詳細な例示的な観点であってもよい。 装置３００は、タイミングモジュール３０２と、振幅変調器３２０と、位相変調器３３０と、信号発生器３４０と、増幅器３６０とを備えている。 タイミングモジュール３０２は、信号発生器３４０によって発生される実質上周期的な信号の振幅および位相の変調を制御するために、振幅および位相タイミング信号を発生させる。 振幅変調器３２０は、サイクル毎ベースで、周期的な信号の振幅を変調するために、タイミングモジュール３０２によって発生された振幅タイミング信号に応答して、増幅器３６０の利得を制御する。 位相変調器３３０は、信号発生器３４０によって発生された周期的な信号の位相を制御する。 信号発生器３４０は、位相変調器３３０によって発生された位相タイミング信号（ＶＣＯ極性）によって変調または制御された位相を有する、実質上周期的な信号を発生させる。 信号発生器３４０はまた、タイミングモジュール３０２がタイミング信号を発生させるために、タイミング源信号（ＶＣＯ源入力）を発生させる。 増幅器３６０は、信号発生器３４０によって発生された位相変調信号を増幅し、さらに、振幅変調器３２０によって発生された振幅変調信号に応答して、信号の振幅を変調する。 より詳細には、タイミングモジュール３０２は、複数のＤフリップフロップ（ＤＦＦ）３０４−１ないし３０４−８を含むシフトレジスタ３０４と、ＡＮＤゲート３０６と、遅延素子３０８と、複数のＯＲゲート３１０−１ないし３１０−５とを備えている。 シフトレジスタ３０４は、信号発生器３４０によって発生されるタイミング源信号（ＶＣＯ源入力）によってクロックされる。 ＡＮＤゲート３０６は、パルスイネーブル入力と、ＶＣＯ源入力とを含む。 ＡＮＤゲート３０６は、シフトレジスタ３０４のクロック入力に結合されている出力を含む。 シフトレジスタ３０４はまた、遅延素子３０８を通して電力増幅器（ＰＡ）リセット信号を受け取るように適合されているレジスタリセット入力を含む。 第１のＤＦＦ３０４−１の入力は、パルス開始入力を受け取るように適合されている。 ＯＲゲート３１０−１は、第１のＤＦＦ３０４−１の出力に結合されている第１の入力と、第７のＤＦＦ３０４−７の出力に結合されている第２の入力とを含む。 ＯＲゲート３１０−２は、第２のＤＦＦ３０４−２の出力に結合されている第１の入力と、第６のＤＦＦ３０４−６の出力に結合されている第２の入力とを含む。 ＯＲゲート３１０−３は、第３のＤＦＦ３０４−３の出力に結合されている第１の入力と、第５のＤＦＦ３０４−５の出力に結合されている第２の入力とを含む。 ＯＲゲート３１０−４は、第４のＤＦＦ３０４−４の出力に結合されている第１の入力と、論理低電圧Ｖｓｓに結合されている第２の入力とを含む。 ＯＲゲート３１０−５は、論理低電圧Ｖｓｓに結合されている第１の入力と、第８のＤＦＦ３０４−８の出力に結合されている第２の入力とを含む。 次に、振幅変調器３２０は、第１の組のドライバー３２２−１ないし３２２−４と、第１の組の電界効果トランジスタ（ＦＥＴ）３２４−１ないし３２４−４と、第２の組のドライバー３２６−１ないし３２６−３と、第２の組のＦＥＴ３２８−１ないし３２８−３と、１組のコンデンサＣ１ないしＣ３とを備えている。 第１の組のドライバー３２２−１ないし３２２−４の入力は、それぞれ、タイミングモジュール３０２のＯＲゲート３１０−１ないし３１０−４の出力に結合されている。 第１の組のドライバー３２２−１ないし３２２−４の出力は、それぞれ、第１の組のＦＥＴ３２４−１ないし３２４−４のゲートに結合されている。 第２の組のドライバー３２６−１ないし３２６−３の入力は、コンデンサプリチャージイネーブルパルスを受け取るように適合されている。 第２の組のドライバー３２６−１ないし３２６−３の出力は、それぞれ、第２の組のＦＥＴ３２８−１ないし３２８−３のゲートに結合されている。 第２の組のＦＥＴ３２８−１ないし３２８−３のドレインは、バイアス電圧Ｖｄｄを受け取るように適合されている。 第２の組のＦＥＴ３２８−１ないし３２８−３のソースは、それぞれ、コンデンサＣ１ないしＣ３に結合に結合され、それぞれ、ＦＥＴ３２４−１ないし３２４−３のドレインに結合されている。 ＦＥＴ３２４−４のドレインは、バイアス電圧Ｖｄｄを受け取るように適合されている。 位相変調器３３０は、第１のＤＦＦ３０４−１の出力に結合されている第１の入力と、第７のＤＦＦ３０４−７の出力に結合されている第２の入力と、位相制御信号（ＶＣＯ極性）を発生させるように適合されている出力とを有するＯＲゲートとして構成されていてもよい。 次に、信号発生器３４０は、電圧制御発振器（ＶＣＯ）３４２と、ＶＣＯ較正ユニット３４４とを備えている。 ＶＣＯ較正ユニット３４４は、ＶＣＯ３４２によって発生させる実質上周期的な信号の周波数を検知することに応答して、ＶＣＯ３４２に対して周波数チューニング信号を発生させる。 ＶＣＯ３４２はまた、ＶＣＯが周期的な信号を発生させることをイネーブルにするＶＣＯイネーブル信号を受け取るように適合されている。 これは、パルスのような信号が送信されている時間中だけＶＣＯがイネーブルにされる低電力のアプリケーションに有用である。 ＶＣＯ３４２は、位相変調器３３０によって発生される位相制御信号（ＶＣＯ極性）に応答して、０度および１８０度間で、周期的な信号の相対位相を変化させるようにさらに適合されている。 さらに、ＶＣＯ３４２は、タイミングモジュール３０２および増幅器モジュール３６０に対して、ＶＣＯ源信号を発生させるように適合されている。 １つの観点において、ＶＣＯ源信号は、実質的に固定された振幅と、実質的にゼロ（０）度の相対位相とを含む。 第２の観点において、ＶＣＯ源信号は、実質的に固定された振幅と、実質的に１８０度の相対位相とを含む。 次に、増幅器３６０は、前置増幅器３６２と、電力増幅器３６４と、コンデンサＣ４と、ＦＥＴ３６６とを備えている。 前置増幅器３６２は、位相変調された周期的な信号を受け取って増幅するために、ＶＣＯ３４２の出力に結合されている。 電力増幅器３６４の入力は、前置増幅器３６２の出力に結合されて、位相変調された周期的な信号をさらに増幅するだけでなく、振幅変調器３２０によって発生された振幅制御信号に応答して、信号を振幅変調する。 コンデンサＣ４は、電力増幅器３６４のバイアス端子と接地との間に結合されている。 ＦＥＴ３６６のソースおよびドレインは、コンデンサＣ４と並列に結合されている。 ＦＥＴ３６６のゲートは、タイミングモジュール３０２のＯＲゲート３１０−５によって発生されるＰＡリセット信号を受け取るように適合されている。 コンデンサＣ４は、振幅変調器３２０によって発生される振幅制御信号を受け取るように適合されている。 以下で、実質上ルートレイズドコサインパルスを発生させる際の、装置３００の動作を説明する。 装置３００は、他のタイプの信号を発生させるように構成されていてもよいことが理解される。 図３Ｂは、本開示の別の観点にしたがって、サイクル毎ベースで、実質上周期的な信号を変調する例示的な装置３００中で発生されるさまざまな信号のグラフを図示する。 グラフのｘ軸すなわち水平軸は、時間、特に、ＶＣＯ３４２によって発生される周期的な信号の７つのサイクルを表す。 最上部のグラフは、ＶＣＯ３４２によって発生されるＶＣＯタイミング源信号を図示し、ＶＣＯタイミング源信号は、実質的に固定された振幅と、実質的にゼロ（０）度の相対位相とを有する、実質上正弦波である。 第２のグラフは、位相変調器３３０によって発生された位相制御信号（ＶＣＯ極性）に応答して、ＶＣＯ３４２によって発生される位相変調信号を図示する。 第３の図は、振幅変調器３２０のどのＦＥＴがイネーブルにされるかを示す。 最後のグラフは、装置３００の出力を図示する。 図３Ａおよび３Ｂの両方に関して、時間ゼロ（０）に先立って、パルスのような信号が発生される前に、チャージプリチャージイネーブルパルスが、それぞれ、ドライバー３２６−１ないし３２６−３を通して、ＦＥＴ３２８−１ないし３２８−３のゲートに適用される。 これは、ＦＥＴ３２８−１ないし３２８−３をターンオンし、それにより、バイアス電圧Ｖｄｄが、コンデンサＣ１ないしＣ３にわたって印加されて、それらをプリチャージする。 コンデンサＣ１ないしＣ３は、装置３００によって発生される信号に対して、特定の振幅エンベロープを発生させるために選択される。 ルートレイズドコサイン信号を発生させる、この特定の例において、コンデンサＣ１ないしＣ３は、キャパシタンスＣ４／１０、Ｃ４／５およびＣ４／２を有していてもよく、ここで、Ｃ４は、電力増幅器３６４に対するバイアスコンデンサである。 また、時間ゼロ（０）に先立って、信号が発生される前に、ＰＡリセット信号が、コンデンサＣ４を接地し、そこからすべての電荷を取り除くために、ＦＥＴ３６６のゲートに対してだけでなく、論理低レベルでレジスタにロードするためにシフトレジスタ３０４のレジスタリセット入力にも適用され、ひいては、振幅変調器３２０のＦＥＴ３２４−１ないし３２４−４をターンオフさせる。 次に、時間ゼロ（０）において、パルスイネーブル信号からの論理高レベルが、ＡＮＤゲート３０６の入力に適用され、次に、シフトレジスタ３０４の入力にＶＣＯ源入力を伝達する。 シフトレジスタ３０４は次に、ＶＣＯ源信号に応答して、ＤＦＦ３０４−１の入力における（パルス開始入力から受け取った）論理高レベルを、その出力と、ＤＦＦ３０４−２およびＯＲゲート３１０−１の入力とに移す。 ＯＲゲート３１０−１は次に、振幅変調器３２０のドライバー３２２−１を通して、ＦＥＴ３２４−１のゲートに論理高レベルを移す。 論理高レベルに応答して、ＦＥＴ３２４−１はターンオンし、増幅器３６０のコンデンサＣ４に並列に、プリチャージされているコンデンサＣ１を結合する。 したがって、コンデンサＣ１上の電荷はコンデンサＣ４に移され、その結果、電力増幅器３６４に対してバイアス電圧を生成して、信号発生器３４０によって発生された信号を増幅する。 また、時間ゼロ（０）において、位相変調器３３０は、ＶＣＯ極性信号を生成し、ＶＣＯ極性信号は、実質的に１８０度の相対位相をＶＣＯ３４２に発生させる。 したがって、図３Ｂのグラフが図示するように、装置３００は、時間間隔ゼロ（０）ないしＴの間で、コンデンサＣ１からＣ４に移された電荷に関連する振幅を有し、実質的に１８０度の相対位相を有する、実質的にシヌソイド信号のサイクルを発生させる。 時間Ｔにおいて、パルス開始入力は、論理低レベルにある。 したがって、ＶＣＯ源信号は、ＤＦＦ３０４−２およびＯＲゲート３１０−１の入力に論理低レベルをクロックする。 ＯＲゲート３１０−１は次に、ドライバー３２２−１を通して、ＦＥＴ３２４−１のゲートに論理低レベルを移す。 論理低レベルに応答して、ＦＥＴ３２４−１はターンオフし、放電されたＣ１をコンデンサＣ４から切り離す。 また、時間Ｔにおいて、ＶＣＯ源信号は、ＤＦＦ３０４−２の入力における論理高レベルを、ＤＦＦ３０４−３およびＯＲゲート３１０−２の入力にクロックする。 ＯＲゲート３１０−２は次に、振幅変調器３２０のドライバー３２２−２を通して、ＦＥＴ３２４−２のゲートに論理高レベルを移す。 論理高レベルに応答して、ＦＥＴ３２４−２はターンオンし、増幅器３６０のコンデンサＣ４に並列に、プリチャージされているコンデンサＣ２を結合する。 したがって、コンデンサＣ２上の電荷は、コンデンサＣ４に移され、その結果、電力増幅器３６４に対して、より高いバイアス電圧を生成して、信号発生器３４０によって発生された信号を増幅する。 また、時間Ｔにおいて、位相変調器３３０はＶＣＯ極性信号を生成し、ＶＣＯ極性信号は、実質的にゼロ（０）度の相対位相をＶＣＯ３４２に発生させる。 したがって、図３Ｂのグラフが図示するように、装置３００は、時間Ｔおよび２Ｔの間で、コンデンサＣ２からＣ４に移された電荷に関連する振幅を有し、実質的にゼロ（０）度の相対位相を有する、実質的にシヌソイド信号のサイクルを発生させる。 時間２Ｔにおいて、パルス開始入力は、再び論理低レベルにある。 したがって、ＶＣＯ源信号は、ＤＦＦ３０４−２およびＯＲゲート３１０−１の入力に論理低レベルをクロックする。 ＯＲゲート３１０−１は次に、ドライバー３２２−１を通してＦＥＴ３２４−１のゲートに論理低レベルを移して、ＦＥＴ３２４−１を、そのオフセット状態おいて維持し、その結果、放電されたＣ１をコンデンサＣ４から切り離されたままにする。 さらに、時間２Ｔにおいて、ＶＣＯ源信号は、ＤＦＦ３０４−２の入力における論理低レベルを、ＤＦＦ３０４−３およびＯＲゲート３１０−２の入力にクロックする。 ＯＲゲート３１０−２は次に、ドライバー３２２−２を通して、ＦＥＴ３２４−２のゲートに論理低レベルを移す。 論理低レベルに応答して、ＦＥＴ３２４−２は、ターンオフし、放電されたコンデンサＣ２をコンデンサＣ４から切り離す。 さらに、時間２Ｔにおいて、ＶＣＯ源信号は、ＤＦＦ３０４−３の入力における論理高レベルを、ＤＦＦ３０４−４およびＯＲゲート３１０−３の入力にクロックする。 ＯＲゲート３１０−３は次に、振幅変調器３２０のドライバー３２２−３を通して、ＦＥＴ３２４−３のゲートに論理高レベルを移す。 論理高レベルに応答して、ＦＥＴ３２４−３はターンオンし、増幅器３６０のコンデンサＣ４に並列に、プリチャージされているコンデンサＣ３を結合する。 したがって、コンデンサＣ３上の電荷は、コンデンサＣ４に移され、その結果、電力増幅器３６４に対してさらに高いバイアス電圧を生成して、信号発生器３４０によって発生された信号を増幅する。 また、時間２Ｔにおいて、位相変調器３３０は、ＶＣＯ極性信号を生成し、ＶＣＯ極性信号は、実質的にゼロ（０）度の相対位相をＶＣＯ３４２に発生させる。 したがって、図３Ｂのグラフが図示するように、装置３００は、時間２Ｔおよび３Ｔの間で、コンデンサＣ３からＣ４に移された電荷に関連する振幅を有し、実質的にゼロ（０）度の相対位相を有する、実質的にシヌソイド信号のサイクルを発生させる。 時間３Ｔにおいて、パルス開始入力は、再び論理低レベルにある。 したがって、ＶＣＯ源信号は、ＤＦＦ３０４−２およびＯＲゲート３１０−１の入力に論理低レベルをクロックする。 ＯＲゲート３１０−１は次に、ドライバー３２２−１を通してＦＥＴ３２４−１のゲートに論理低レベルを移して、ＦＥＴ３２４−１を、そのオフセット状態おいて維持し、その結果、放電されたＣ１を、コンデンサＣ４から切り離されたままにする。 また、時間３Ｔにおいて、ＶＣＯ源信号は、ＤＦＦ３１０−２の入力における論理低レベルを、ＤＦＦ３０４−３およびＯＲゲート３１０−２の入力にクロックする。 ＯＲゲート３１０−２は次に、ドライバー３２２−２を通してＦＥＴ３２４−２のゲートに論理低レベルを移して、ＦＥＴ３２４−２を、そのオフセット状態おいて維持し、その結果、放電されたＣ２を、コンデンサＣ４から切り離されたままにする。 さらに、時間３Ｔにおいて、ＶＣＯ源信号は、ＤＦＦ３１０−３における論理低レベルを、ＤＦＦ３０４−４およびＯＲゲート３１０−３の入力にクロックする。 ＯＲゲート３１０−３は次に、ドライバー３２２−３を通して、ＦＥＴ３２４−３のゲートに論理低レベルを移す。 論理低レベルに応答して、ＦＥＴ３２４−３はターンオフし、放電されたコンデンサＣ３をコンデンサＣ４から切り離す。 さらに、時間３Ｔにおいて、ＶＣＯ源信号は、ＤＦＦ３０４−４の入力における論理高レベルを、ＤＦＦ３０４−５およびＯＲゲート３１０−４の入力にクロックする。 ＯＲゲート３１０−４は次に、振幅変調器３２０のドライバー３２２−４を通して、ＦＥＴ３２４−４のゲートに論理高レベルを移す。 論理高レベルに応答して、ＦＥＴ３２４−４はターンオンし、増幅器３６０のコンデンサＣ４に電源電圧Ｖｄｄを結合する。 したがって、電源電圧Ｖｄｄは、コンデンサＣ４をフルにチャージし、その結果、電力増幅器３６４に対してさらに高いバイアス電圧を生成して、信号発生器３４０によって発生された信号を増幅する。 さらに、時間３Ｔにおいて、位相変調器３３０はＶＣＯ極性信号を生成し、ＶＣＯ極性信号は、実質的にゼロ（０）度の相対位相をＶＣＯ３４２に発生させる。 したがって、図３Ｂのグラフが図示するように、装置３００は、時間３Ｔおよび４Ｔの間で、電源電圧ＶｄｄからＣ４に移された電荷に関連する振幅を有し、実質的にゼロ（０）度の相対位相を有する、実質的にシヌソイド信号のサイクルを発生させる。 時間４Ｔにおいて、パルス開始入力は、再び論理低レベルにある。 したがって、ＶＣＯ源信号は、論理低レベルを、ＯＲゲート３１０−１、３１０−２および３１０−４の入力にクロックする。 したがって、以前に論じたように、ＦＥＴ３２４−１、３２４−２、および３２４−４がターンオフされ、その結果、コンデンサＣ１、Ｃ２および電源電圧ＶｄｄをコンデンサＣ４から切り離す。 しかしながら、時間４Ｔにおいて、ＶＣＯ源信号は、ＤＦＦ３０４−５の入力における論理高レベルを、ＤＦＦ３０４−６およびＯＲゲート３１０−３の入力にクロックする。 ＯＲゲート３１０−３は次に、振幅変調器３２０のドライバー３２２−３を通して、論理高レベルをＦＥＴ３２４−３のゲートに移す。 論理高レベルに応答して、ＦＥＴ３２４−３はターンオンし、増幅器３６０のコンデンサＣ４に並列に、放電されたコンデンサＣ３を結合する。 このケースにおいて、コンデンサＣ４上にあった電荷のいくらかはＣ３に移り、その結果、コンデンサＣ４上の電荷を低減させる。 これは、電力増幅器３６４に対してより低いバイアス電圧を生成して、信号発生器３４０によって発生された信号を増幅する。 さらに、時間４Ｔにおいて、位相変調器３３０は、ＶＣＯ極性信号を生成し、ＶＣＯ極性信号は、実質的にゼロ（０）度の相対位相をＶＣＯ３４２に発生させる。 したがって、図３Ｂのグラフが図示するように、装置３００は、時間４Ｔおよび５Ｔの間で、コンデンサＣ４からコンデンサＣ３に移された電荷に関連する振幅を有し、実質的にゼロ（０）度の相対位相を有する、実質的にシヌソイド信号のサイクルを発生させる。 時間５Ｔにおいて、パルス開始入力は、再び論理低レベルにある。 したがって、ＶＣＯ源信号は、ＯＲゲート３１０−１、３１０−３および３１０−４の入力に論理低レベルをクロックする。 したがって、以前に論じたように、ＦＥＴ３２４−１、３２４−３および３２４−４がターンオフされ、その結果、コンデンサＣ１、Ｃ３および電源電圧ＶｄｄをコンデンサＣ４から切り離す。 しかしながら、時間５Ｔにおいて、ＶＣＯ源信号は、ＤＦＦ３０４−６の入力における論理高レベルを、ＤＦＦ３０４−７およびＯＲゲート３１０−２の入力にクロックする。 ＯＲゲート３１０−２は次に、振幅変調器３２０のドライバー３２２−２を通して、論理高レベルをＦＥＴ３２４−２のゲートに移す。 論理高レベルに応答して、ＦＥＴ３２４−２はターンオンし、増幅器３６０のコンデンサＣ４に並列に、放電されたコンデンサＣ２を結合する。 このケースにおいて、コンデンサＣ４上にあった電荷のいくらかがＣ２に移り、その結果、コンデンサＣ４上の電荷をさらに低減させる。 これは、電力増幅器３６４に対して、より低いバイアス電圧を生成して、信号発生器３４０によって発生された信号を増幅する。 さらに、時間５Ｔにおいて、位相変調器３３０がＶＣＯ極性信号を生成し、ＶＣＯ極性信号は、実質的にゼロ（０）度の相対位相をＶＣＯ３４２に発生させる。 したがって、図３Ｂのグラフが図示するように、装置３００は、時間５Ｔおよび６Ｔの間で、コンデンサＣ４からコンデンサＣ２に移された電荷に関連する振幅を有し、実質的にゼロ（０）度の相対位相を有する、実質的にシヌソイド信号のサイクルを発生させる。 時間６Ｔにおいて、パルス開始入力は論理低レベルにある。 したがって、ＶＣＯ源信号は、ＯＲゲート３１０−２、３１０−３および３１０−４の入力に論理低レベルをクロックする。 したがって、以前に論じたように、ＦＥＴ３２４−２、３２４−３および３２４−４がターンオフされ、その結果、コンデンサＣ２、Ｃ３および電源電圧ＶｄｄをコンデンサＣ４から切り離す。 しかしながら、時間６Ｔにおいて、ＶＣＯ源信号は、ＯＲゲート３０４−７の入力における論理高レベルを、ＤＦＦ３０４−８およびＯＲゲート３１０−１の入力にクロックする。 ＯＲゲート３１０−１は次に、振幅変調器３２０のドライバー３２２−１を通して、論理高レベルをＦＥＴ３２４−１のゲートに移す。 論理高レベルに応答して、ＦＥＴ３２４−１はターンオンし、増幅器３６０のコンデンサＣ４に並列に、放電されたコンデンサＣ１を結合する。 このケースにおいて、コンデンサＣ４上にあった電荷のいくらかがＣ１に移り、その結果、コンデンサＣ４上の電荷をさらに低減させる。 これは、電力増幅器３６４に対して、より低いバイアス電圧を生成して、信号発生器３４０によって発生された信号を増幅する。 さらに、時間６Ｔおよび７Ｔ間で、位相変調器３３０がＶＣＯ極性信号を生成し、ＶＣＯ極性信号は、実質的に１８０度の相対位相をＶＣＯ３４２に発生させる。 したがって、図３Ｂのグラフが図示するように、装置３００は、時間６Ｔおよび７Ｔの間で、コンデンサＣ４からコンデンサＣ１に移された電荷に関連する振幅を有し、実質的に１８０度の相対位相を有する、実質的にシヌソイド信号のサイクルを発生させる。 時間７Ｔ後に、ＶＣＯ源信号は、ＯＲゲート３１０−１ないし３１０−４の入力に論理低レベルを移す。 これは、コンデンサＣ１−３と、電圧ＶｄｄとをコンデンサＣ４から効果的に切り離す。 さらに、この時間において、ＶＣＯ源信号は、ＤＦＦ３０４−８の入力から、ＤＦＦ３０４−８の出力およびＯＲゲート３１０−５の入力に、論理高レベルを移す。 これは、ＯＲゲート３１０−５に、論理高レベルＰＡリセット信号を発生させる。 次に、ＰＡリセット信号は、ＦＥＴ３６６をターンオンさせ、その結果、コンデンサＣ４を接地し、コンデンサＣ４から実質的にすべての電荷を取り除く。 これは、次の信号発生プロセスのために、コンデンサＣ４をリセットする。 さらに、遅延素子３０８によって規定される時間遅延後に、ＰＡリセット信号は、すべての論理低信号によりシフトレジスタ３０４にロードするために、シフトレジスタ３０４をリセットする。 図３Ｃは、本開示の別の観点にしたがって、サイクル毎ベースで、実質的に周期的な信号を変調する例示的な装置３００によって発生される１つの例示的な変調信号の、例示的なおおよその周波数スペクトルのグラフを図示する。 上述したように、装置３００は、規定された振幅および位相要求を有する複数のサイクルを備えるパルスのような信号を発生させる。 この例において、信号の振幅は、サイクル０から４Ｔまで、規定され方法で増加し（例えば、Ａ／１０、Ａ／５、Ａ／２、Ａ）、サイクル４Ｔから７Ｔまで、規定された方法で減少する（例えば、Ａ、Ａ／２、Ａ／５、Ａ／１０）。 さらに、この例において、間隔０ないしＴと、６Ｔないし７Ｔとにおける信号の位相は、間隔Ｔないし６Ｔにおける信号の位相から実質的に１８０度である。 これは、実質上ルートレイズドコサイン信号を達成するために実施される。 図３Ｃ中で示すように、ルートレイズドコサイン信号は、周期的な信号の周波数ｆ 0よりも上および下で、実質的に平坦な振幅領域を有し、平坦な振幅領域の端において振幅の急落をともなう、規定された周波数スペクトルを生成する。 装置３００は、規定された周波数スペクトルを有する、他の規定された信号を発生させるように構成されていてもよい。 図４は、本開示の別の観点にしたがった、例示的なトランシーバを含む例示的な通信デバイス４００のブロック図を図示する。 通信デバイス４００は、他の通信デバイスにデータを送り、他の通信デバイスからデータを受信するのに特に適していてもよい。 通信デバイス４００は、アンテナ４０２と、Ｔｘ／Ｒｘ分離デバイス４０４と、フロントエンド受信機部４０６と、ＲＦからベースバンドへの受信機部４０８と、ベースバンドユニット４１０と、ベースバンドからＲＦへの送信機部４１２と、送信機４１４と、データ受信機４１６と、データ発生器４１８とを備えている。 送信機４１４は、以前に論じたように、サイクル毎ベースで変調された振幅および／または位相を有するパルスのような、規定された信号を発生させる装置１００、２００および３００のような装置を含んでいてもよい。 したがって、送信機４１４は、規定された周波数スペクトルを有する、規定された信号を送信できる。 動作において、データプロセッサ４１６は、別の通信デバイスからＲＦ信号を受信するアンテナ４０２と、信号をフロントエンド受信機部４０６に送るＴｘ／Ｒｘ分離デバイス４０４と、受信した信号を増幅する受信機フロントエンド４０６と、ＲＦ信号をベースバンド信号に変換する、ＲＦからベースバンドへの受信機部４０８と、ベースバンド信号を処理して、受信したデータを決定するベースバンドユニット４１０とを通して、別の通信デバイスからのデータを受け取ってもよい。 データ受信機４１６は、受信したデータに基づいて、１つ以上の規定されている動作を実行してもよい。 例えば、データプロセッサ４１６は、マイクロプロセッサや、マイクロ制御装置や、縮小命令セットコンピュータ（ＲＩＳＣ）プロセッサや、ディスプレイや、スピーカのようなトランスデューサを含む、ヘッドセットのようなオーディオデバイスや、医療デバイスや、靴や、ウォッチや、データに応答するロボットまたは機械式デバイスや、ディスプレイのようなユーザインターフェースや、１つ以上の発光ダイオード（ＬＥＤ）などを含んでいてもよい。 さらに、動作において、データ発生器４１８は、送信のために、発信データをベースバンド信号に処理するベースバンドユニット４１０と、ベースバンド信号をＲＦ信号に変換する、ベースバンドからＲＦへの送信機部４１２と、ワイヤレス媒体を通して送信するためにＲＦ信号を調整する送信機４１４と、入力を受信機フロントエンド４０６に分離すると同時にＲＦ信号をアンテナ４０２にルーティングするＴｘ／Ｒｘ分離デバイス４０４と、ＲＦ信号をワイヤレス媒体に放射するアンテナ４２０とを通して別の通信デバイスに送信するための発信データを発生させてもよい。 データ発生器４１８は、センサまたは他のタイプのデータ発生器であってもよい。 例えば、データ発生器４１８は、マイクロプロセッサや、マイクロ制御装置や、ＲＩＳＣプロセッサや、キーボードや、マウスまたはトラックボールのようなポインティングデバイスや、マイクロフォンのようなトランスデューサを含む、ヘッドセットのようなオーディオデバイスや、医療デバイスや、靴や、データを発生させるロボットまたは機械式デバイスや、ディスプレイのようなユーザインターフェースや、１つ以上の発光ダイオード（ＬＥＤ）などを含んでいてもよい。 図５は、本開示の別の観点にしたがった、例示的なトランシーバを含む例示的な通信デバイス５００のブロック図を図示する。 通信デバイス５００は、他の通信デバイスにデータを送るのに特に適していてもよい。 通信デバイス５００は、アンテナ５０２と、送信機５０４と、ベースバンドからＲＦへの送信機部５０６と、ベースバンドユニット５０８と、データ発生器５１０とを備えている。 送信機５０４は、以前に論じたような、サイクル毎ベースで変調された振幅および／または位相を有するパルスのような、規定された信号を発生させる装置１００、２００および３００のような装置を含んでいてもよい。 したがって、送信機４１４は、規定された周波数スペクトルを有する、規定された信号を送信できる。 動作において、データ発生器５１０は、送信のために、発信データをベースバンド信号に処理するベースバンドユニット５０８と、ベースバンド信号をＲＦ信号に変換する、ベースバンドからＲＦへの送信機部５０６と、ワイヤレス媒体を通して送信するためにＲＦ信号を調整する送信機５０４と、ＲＦ信号をワイヤレス媒体に放射するアンテナ５０２とを通して別の通信デバイスに送信するための発信データを発生させてもよい。 データ発生器５１０は、センサまたは他のタイプのデータ発生器であってもよい。 例えば、データ発生器５１０は、マイクロプロセッサや、マイクロ制御装置や、ＲＩＳＣプロセッサや、キーボードや、マウスまたはトラックボールのようなポインティングデバイスや、マイクロフォンのようなトランスデューサを含むオーディオデバイスや、医療デバイスや、靴や、データを発生させるロボットまたは機械式デバイスや、ディスプレイのようなユーザインターフェースや、１つ以上の発光ダイオード（ＬＥＤ）などを含んでいてもよい。 図６Ａは、ＰＤＭＡ変調の例として、異なるパルス繰返し周波数（ＰＲＦ）により規定される異なるチャネル（チャネル１および２）を図示する。 特に、チャネル１に対するパルスは、パルス間の遅延期間６０２に対応するパルス繰返し周波数（ＰＲＦ）を有する。 逆に、チャネル２に対するパルスは、パルス間の遅延期間６０４に対応するパルス繰返し周波数（ＰＲＦ）を有する。 したがって、この技術を使用して、２つのチャネル間のパルスの衝突の比較的低い尤度を有する擬似直交チャネルを規定してもよい。 特に、パルス衝突の低い尤度は、パルスに対する低いデューティサイクルの使用を通して達成してもよい。 例えば、パルス繰返し周波数（ＰＲＦ）の適切な選択を通して、所定のチャネルに対する実質上すべてのパルスを、他の何らかのチャネルに対するパルスとは異なる時間で送信してもよい。 所定のチャネルに対して規定されるパルス繰返し周波数（ＰＲＦ）は、そのチャネルによってサポートされるデータレートに依存してもよい。 例えば、非常に低いデータレート（例えば、１秒につき数キロビットすなわち数Ｋｂｐｓのオーダー）をサポートするチャネルは、対応する低いパルス繰返し周波数（ＰＲＦ）を用いてもよい。 逆に、比較的高いデータレート（例えば、１秒につき数メガビットすなわち数Ｍｂｐｓのオーダー）をサポートするチャネルは、対応するより高いパルス繰返し周波数（ＰＲＦ）を用いてもよい。 図６Ｂは、ＰＤＭＡ変調の例として、異なるパルス位置またはオフセットにより規定される異なるチャネル（チャネル１および２）を図示する。 チャネル１に対するパルスは、（例えば、示していない、所定の時点に関して）第１のパルスオフセットにしたがって、ライン６０６によって表されるような時点で発生される。 逆に、チャネル２に対するパルスは、第２のパルスオフセットにしたがって、ライン６０８によって表されるような時点で発生される。 （矢印６１０によって表されるような）パルス間のパルスオフセットの差がある場合、この技術を使用して、２つのチャネル間のパルス衝突の尤度を低減させてもよい。 （例えば、ここで論じるような）チャネルに対して規定される他の何らかのシグナリングパラメータおよびデバイス間のタイミングの精度（例えば、相対クロックドリフト）次第で、異なるパルスオフセットを使用して、直交または擬似直交チャネルを提供してもよい。 図６Ｃは、異なる時間ホッピングシーケンスにより規定される異なるチャネル（チャネル１およびチャネル２）を図示する。 例えば、チャネル１に対するパルス６１２は、１つの時間ホッピングシーケンスにしたがう時間において発生されてもよく、一方、チャネル２に対するパルス６１４は、別の時間ホッピングシーケンスにしたがう時間において発生されてもよい。 使用される特定のシーケンスおよびデバイス間のタイミングの精度次第で、この技術を使用して、直交または擬似直交チャネルを提供してもよい。 例えば、時間ホップされるパルス位置は、隣接チャネルからの繰返しパルスの衝突の確率を低減させるために周期的でなくてもよい。 図６Ｄは、ＰＤＭ変調の例として、異なるタイムスロットにより規定される、異なるチャネルを図示する。 チャネルＬ１に対するパルスは、特定の時間インスタンスで発生される。 同様に、チャネルＬ２に対するパルスは、他の時間インスタンスで発生される。 同じ方法で、チャネルＬ３に対するパルスは、さらに他の時間インスタンスで発生される。 一般に、異なるチャネルに属する時間インスタンスは、同時に起きず、または、さまざまなチャネル間での干渉を低減させ、または除去するために、直交してもよい。 他の技術を使用して、パルス変調スキームにしたがってチャネルを規定してもよい。 例えば、チャネルは、異なる拡散擬似乱数シーケンス、または、他の何らかの適切なパラメータに基づいて規定してもよい。 さらに、チャネルは、２以上のパラメータの組み合わせに基づいて規定してもよい。 図７は、本開示の別の観点にしたがった、さまざまなチャネルを通して互いに通信する、さまざまな超広帯域（ＵＷＢ）通信デバイスのブロック図を図示する。 例えば、ＵＷＢデバイス１ ７０２は、２つの並列のＵＷＢチャネル１および２を通して、ＵＷＢデバイス２ ７０４と通信している。 ＵＷＢデバイス７０２は、単一のチャネル３を通して、ＵＷＢデバイス３ ７０６と通信している。 次に、ＵＷＢデバイス３ ７０６は、単一のチャネル４を通して、ＵＷＢデバイス４ ７０８と通信している。 他の構成が可能である。 通信デバイスは、多くの異なるアプリケーションに対して使用してもよく、例えば、ヘッドセット、マイクロフォン、バイオメトリックセンサ、心拍数モニタ、歩数計、ＥＫＧデバイス、ウォッチ、靴、リモート制御装置、スイッチ、タイヤ空気圧モニタ、または、他の通信デバイスにおいて実現してもよい。 本開示の上述の観点のいずれも、多くの異なるデバイスにおいて実現してもよい。 例えば、上述した医療アプリケーションに加えて、本開示の観点は、健康およびフィットネスのアプリケーションに適用してもよい。 さらに、本開示の観点は、異なるタイプのアプリケーションに対して、靴において実現してもよい。 ここで記述した開示のいくつかの観点を組み込んでもよい他の複数のアプリケーションがある。 本開示のさまざまな観点を上述した。 ここでの教示は、幅広いさまざまな形態で具体化してもよく、ここで開示している、いくつかの特定の構造、機能またはその両方は代表的なものにすぎないことが明らかなはずである。 ここでの教示に基づいて、当業者は、ここで開示する観点を、他の何らかの観点とは無関係に実現してもよく、これらの観点のうちの２以上を、さまざまな方法で組み合わせてもよいことを理解するはずである。 例えば、ここで示す任意の数の観点を使用して、装置を実現してもよく、または、方法を実施してもよい。 さらに、ここで示す観点のうちの１つ以上に加えて、または、それら以外に、他の構造、機能、または、構造および機能を使用して、そのような装置を実現してもよく、または、そのような方法を実施してもよい。 上述の概念のうちのいくつかの例として、いくつかの観点において、並列チャネルを、パルス繰返し周波数に基づいて確立してもよい。 いくつかの観点において、並列チャネルを、パルスの位置またはオフセットに基づいて確立してもよい。 いくつかの観点において、並列チャネルを、時間ホッピングシーケンスに基づいて確立してもよい。 いくつかの観点において、並列チャネルを、パルス繰返し周波数と、パルスの位置またはオフセットと、時間ホッピングシーケンスとに基づいて確立してもよい。 さまざまな異なる技術および技法のいずれかを使用して情報および信号を表わしてもよいことを、当業者は理解するであろう。 例えば、電圧、電流、電磁波、磁界または磁気粒子、光学場または光学粒子、あるいはそれらの任意の組み合わせにより、上の記述を通して参照されているデータ、命令、コマンド、情報、信号、ビット、シンボルおよびチップを表わしてもよい。 ここでの開示に関して記述したさまざまな実例となる論理ブロック、モジュール、プロセッサ、手段、回路およびアルゴリズムステップは、電子ハードウェア（例えば、ソースコーディングまたは他の何らかの技術を使用して設計してもよい、デジタル構成、アナログ構成、または２つの組み合わせ）、命令を組み込んでいるさまざまな形態のプログラムまたは設計コード（ここでは、便宜上、“ソフトウェア”または“ソフトウェアモジュール”と呼ばれるかもしれない）、または、両方の組み合わせとして実現してもよいことを、当業者はさらに理解するであろう。 ハードウェアおよびソフトウェアのこの互換性を明瞭に説明するために、さまざまな実例となるコンポーネント、ブロック、モジュール、回路、およびステップをそれらの機能の点から一般的に上述した。 このような機能がハードウェアまたはソフトウェアとして実現されるかどうかは、特定の用途およびシステム全体に課される設計制約に依存する。 当業者は、各特定の用途に対して、さまざまな方法で、記述した機能を実現するかもしれないが、そのような実現の決定は、本開示の範囲からの逸脱を生じさせるものとして解釈すべきではない。 ここで開示した観点に関して記述した、さまざまな実例となる、論理ブロック、モジュールおよび回路は、集積回路（“ＩＣ”）、アクセス端末、または、アクセスポイント内で実現してもよく、または、それらによって実行してもよい。 ＩＣは、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラム可能ゲートアレイ（ＦＰＧＡ）または他のプログラム可能論理デバイス、ディスクリートゲートまたはトランジスタ論理、ディスクリートハードウェアコンポーネント、電気コンポーネント、光コンポーネント、機械コンポーネント、あるいはここで記述した機能を実行するために設計された、これらの任意の組み合わせを備えていてもよく、ＩＣの内部に、ＩＣの外部に、またはその両方に存在するコードまたは命令を実行してもよい。 汎用プロセッサはマイクロプロセッサでもよいが、代わりに、プロセッサは任意の従来のプロセッサ、制御装置、マイクロ制御装置、または状態遷移機械であってもよい。 計算デバイスの組み合わせ、例えば、ＤＳＰとマイクロプロセッサとの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアに関連した１つ以上のマイクロプロセッサ、または他の任意のこのような構成として、プロセッサを実現してもよい。 いくつかの開示したプロセスにおける、ステップの何らかの順序または階層は、サンプルのアプローチの例であることが理解される。 設計選択に基づいて、本開示の範囲内にとどまりながら、プロセスにおけるステップの特定の順序または階層を並べ変えてもよいことが理解される。 方法の請求項は、サンプルの順序においてさまざまなステップの要素を提示し、提示された特定の順序または階層に限定するように向けられていない。 ここで開示した観点に関して記述した方法またはアルゴリズムのステップを、ハードウェア中で直接、プロセッサにより実行されるソフトウェアモジュール中で、またはその２つの組み合わせ中で具体化してもよい。 （例えば、実行可能命令および関連データを含む）ソフトウェアモジュールおよび他のデータが、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、リムーバルディスク、ＣＤ−ＲＯＭ，または技術的に知られている他の何らかの形態のコンピュータ読み取り可能記憶媒体のようなデータメモリ中に存在してもよい。 サンプルの記憶媒体は、例えば、コンピュータ／プロセッサ（ここでは、便宜上、“プロセッサ”と呼ばれる）のような機械に結合されていてもよく、それにより、プロセッサは、記憶媒体から情報（例えば、コード）を読み出すことができ、記憶媒体に情報を書き込むことができる。 サンプルの記憶媒体はプロセッサと一体化されていてもよい。 プロセッサおよび記憶媒体は、ＡＳＩＣ中に存在してもよい。 ＡＳＩＣはユーザ機器中に存在してもよい。 代わりに、プロセッサおよび記憶媒体は、ユーザ機器中にディスクリートコンポーネントとして存在してもよい。 さらに、いくつかの観点において、任意の適切なコンピュータプログラムプロダクトが、本開示の観点のうちの１つ以上に関連するコードを含んでいるコンピュータ読み取り可能媒体を備えていてもよい。 いくつかの観点において、コンピュータプログラムプロダクトは、実装材料を備えていてもよい。 さまざまな観点に関して本発明を記述したが、本発明は、さらなる修正が可能であることが理解される。 本出願は、後に続く発明のいくつかのバリエーション、使用または適応をカバーするように向けられており、一般に、本開示からの逸脱を含む、本発明の原理は、本発明が関係する技術内での既知および慣例の実施内に入る。 |
