Communication apparatus

本発明は、通信装置に関するものである。

現在、一般的に用いられている変調技術の１つにＩ／Ｑ変調がある。 これは変調信号を複素振幅として扱い、実数部を同相（In-phase）成分、虚数部を直交位相（Quadrature）成分に対応させる。 言い換えれば、Ｘ−Ｙ座標上の点をデータとし、そのデータをＸ−Ｙ信号で表して、キャリア周波数に掛け合わせるものである。

また最近、データを振幅と角度で表し、角度方向の変調を周波数変調として周波数シンセサイザが行い、振幅方向の変調をパワーアンプ（以下ＰＡ）の利得を制御することで変調を行うポーラ変調（polar modulation）が利用されている。

ポーラ変調における振幅変調には２つの方法が知られている。 １つは元となる振幅変調データをデジタルアナログ変換器（以下ＤＡＣ）及びローパスフィルタ（以下ＬＰＦ）を介してアナログ制御信号とし、ＰＡに受け渡してその利得を変化させるものである。 この方法は元のデータに含まれる量子化雑音の影響を除去できる利点を有するが、ＤＡＣやＬＰＦを備える必要がある。 また、ＤＡＣ及びＬＰＦを介することで生じる遅延の補整を行わなければならない。 さらに、与えられた振幅データ（アナログ制御信号）に対して線形な利得を有するＰＡが必要となる。

もう１つの方法は、ＤＡＣやＬＰＦを介さず振幅変調データをそのままデジタル値で与えて振幅制御を行うデジタル制御パワーアンプ（Digitally controlled Power Amplifier：以下ＤＰＡ）を用いるものである。 しかし、ＤＰＡのダイナミックレンジは振幅変調データのダイナミックレンジより小さい。 また、量子化雑音を除去する機能が無いため、出力に全ての雑音が見えるといった問題がある。

このような問題を解決するため、例えばデルタシグマ（ΔΣ）変調器を用いて、振幅変調データを作り出しているクロックより高い周波数でオーバーサンプリングを行い、ダイナミックレンジを拡張し、量子化雑音を高周波側へ分散させ原信号の精度を高める構成が提案されている（例えば非特許文献１参照）。

ΔΣ変調器はオフセットを持つ構造になっている。 ＰＳＫ（Phase Shift Keying）等のデータ点が円周上に存在する変調方式では小さな振幅情報は大きな意味を持たないため、ΔΣ変調器のオフセットは問題とならない。

しかし、ＱＡＭ（Quadrature AM）等の振幅が小さい時にもデータ点を有する変調方式では、このオフセットによりデータを正しく表現することが出来ないという問題を有していた。
Journal of Solid-State Circuits, Dec.2005, vol40, No12,2469-

本発明は高次のオーバーサンプリングを行って振幅変調し、振幅が小さい時にもデータ点を有する変調方式に対応できる通信装置を提供することを目的とする。

本発明の一態様による通信装置は、ベースバンド信号の位相成分に基づいて位相変調を行い、位相変調信号を出力する局部発振器と、前記ベースバンド信号の振幅成分に含まれる整数部が与えられ、前記整数部の大きさに基づいて制御信号を生成して出力する制御回路と、前記整数部及び前記制御信号が与えられ、前記整数部から前記制御信号の値を減じて出力する減算器と、前記振幅成分の小数部が与えられる２次の次数を有するデルタシグマ変調手段であって、前記制御信号に基づいて次数を２次又は１次に切り替え可能なＭＡＳＨ回路と、前記ＭＡＳＨ回路の出力及び前記減算器の出力に基づいて電圧値を設定し、前記電圧値と前記位相変調信号とを掛け合わせて出力する増幅器と、を備えるものである。

また、本発明の一態様による通信装置は、ベースバンド信号の位相成分に基づいて位相変調を行い、位相変調信号を出力する局部発振器と、前記ベースバンド信号の振幅成分に含まれる整数部が与えられ、前記整数部の大きさに基づいて次数制御信号及びオフセット調整信号を生成して出力する制御回路と、前記オフセット調整信号に基づいて０、又は１、又は２を選択して出力するマルチプレクサと、前記整数部及び前記マルチプレクサの出力が与えられ、前記整数部から前記マルチプレクサの出力値を減じて出力する減算器と、前記振幅成分の小数部が与えられる３次の次数を有するデルタシグマ変調手段であって、前記次数制御信号に基づいて次数を３次又は２次又は１次に切り替え可能なＭＡＳＨ回路と、前記ＭＡＳＨ回路の出力及び前記減算器の出力に基づいて電圧値を設定し、前記電圧値と前記位相変調信号とを掛け合わせて出力する増幅器と、を備えるものである。

また、本発明の一態様による通信装置は、ベースバンド信号の位相成分に基づいて位相変調を行い、位相変調信号を出力する局部発振器と、前記ベースバンド信号の振幅成分に含まれる整数部が与えられ、前記整数部の大きさに基づいて次数制御信号及びオフセット調整信号を生成して出力する制御回路と、前記オフセット調整信号に基づいて０〜Ｎ−１（Ｎは３以上の整数）のいずれかの値を出力するオフセット調整部と、前記整数部及び前記オフセット調整部の出力が与えられ、前記整数部から前記オフセット調整部の出力値を減じて出力する減算器と、前記振幅成分の小数部が与えられるＮ次の次数を有するデルタシグマ変調手段であって、前記次数制御信号に基づいて次数をＮ次〜１次のいずれかに切り替え可能なＭＡＳＨ回路と、前記ＭＡＳＨ回路の出力及び前記減算器の出力に基づいて電圧値を設定し、前記電圧値と前記位相変調信号とを掛け合わせて出力する増幅器と、を備えるものである。

本発明によれば、高次のオーバーサンプリングを行って振幅変調し、振幅が小さい時にもデータ点を有する変調方式に対応できる。

以下、本発明の実施の形態による通信装置を図面に基づいて説明する。

（第１の実施形態）図１に本発明の第１の実施形態に係る通信装置の概略構成を示す。 本実施形態による通信装置は、マッシュ（Multi-stAge-noise-Shaping：以下ＭＡＳＨ）回路１、制御回路２、減算器３、局部発振器（Local Oscillator）４、及びデジタル制御パワーアンプ（Digitally controlled Power Amplifier：以下ＤＰＡ）５を備えるポーラ変調方式の通信装置である。 ポーラ変調は、データ（ベースバンド信号）を振幅と位相で表し、振幅変調と位相変調との組み合わせで実現されるものである。

局部発振器４はベースバンド信号の位相成分である、位相θの時間変化（微分値、Δθ／Δｔ）が与えられ、ＰＬＬ（Phase Locked Loop）回路が位相変調を周波数変調として行い、変調結果（位相変調信号）をＤＰＡ５へ出力する。

ベースバンド信号の振幅成分である離散的な振幅制御信号（RData）は、整数部（RData_integer）及び小数部（RData_fractional）から構成される。 整数部は制御回路２及び減算器３に与えられ、小数部はＭＡＳＨ回路１に与えられる。 例えば１４ビットの振幅制御信号のうち、上位６ビットが整数部、下位８ビットが小数部となっている。

制御回路２は整数部の大きさ（入力振幅）が１より大きい場合は１、整数部の大きさが１以下の場合は０の値をとる制御信号ＣＳをＭＡＳＨ回路１及び減算器３へ出力する。

減算器３は整数部（RData_integer）から制御信号ＣＳの値を減じて、ＤＰＡ５へ出力する。

ＭＡＳＨ回路１の概略構成を図２に示す。 ＭＡＳＨ回路１は１次ΔΣ変調器が２段接続されており、２次の次数を有するΔΣ変調手段となっている。 従って、オフセット量は１となる。 加算器１１、１２には振幅制御信号（RData）を生成しているクロックより高い周波数のクロック信号ＣＬＫが与えられ、オーバーサンプリングが行われる。 ＭＡＳＨ回路１はダイナミックレンジを拡張し、量子化雑音を高周波側へ分散させる。

ＡＮＤゲート１３、１４にはそれぞれ制御回路２から出力される制御信号ＣＳが入力される。 整数部（RData_integer）の大きさ（入力振幅）が１以下の時、制御信号ＣＳの値は０となるので、ＭＡＳＨ回路１の２次側の出力が０に固定され、ＭＡＳＨ回路１の次数は１に切り替えられる。 次数が１の時、ＭＡＳＨ回路１ではオフセットは発生しない。

ＤＰＡ５は減算器３の出力及びＭＡＳＨ回路１の出力に基づいて、電源電圧値を設定する。 つまり、電源電圧変調を実施する。 この電源電圧値と、局部発振器４から出力される位相変調信号とが掛け合わされて出力される。

このような構成にすることで、振幅制御信号の整数部（RData_integer）の大きさが１より大きいとき、ＭＡＳＨ回路１は２次のＭＡＳＨとして動作し、オフセット（＝１）が発生する。 このオフセット分に相当する大きさが減算器３にて整数部（RData_integer）から減じられる。 従って、オフセット分がＤＰＡ５の出力に現れない。

また、振幅制御信号の整数部の大きさが１以下のときは、ＭＡＳＨ回路１の次数を１次に切り替え、オフセットが発生しないようにする。 このとき、制御信号ＣＳの値が０になるため、整数部の値は変わらない。 これにより、ＤＰＡ５は入力振幅が１以下の場合でも正しい出力を得ることができる。

本実施形態では、入力振幅がＭＡＳＨ回路のオフセット量より大きいときは、整数部からオフセット分を減じ、入力振幅がＭＡＳＨ回路のオフセット量より小さくなる場合は、ＭＡＳＨ回路の次数を１次にしてオフセットを発生しないようにすることで、入力に対してオフセットの無い正しい出力が得られる。

このように、本実施形態による通信装置は、高次のオーバーサンプリングの効果を持ちつつ、小さな振幅変調をデジタル的に行えるようになり、入力振幅が小さい時にもデータ点を有する変調方式に対応できる。

（第２の実施形態）本発明の第２の実施形態による通信装置を図３に示す。 通信装置はＭＡＳＨ回路２１、制御回路２２、減算器２３、局部発振器２４、ＤＰＡ２５、及びマルチプレクサ２６を備えるポーラ変調方式の通信装置である。

局部発振器２４、ＤＰＡ２５については上記第１の実施形態における局部発振器４、ＤＰＡ５と同様の機能のため、説明を省略する。

マルチプレクサ２６は０、１、２の３つの値が与えられ、制御回路２２から出力されるオフセット調整信号ＯＦＣに基づいていずれか１つを選択し、減算器２３へ出力する。

減算器２３は振幅制御信号（RData）の整数部（RData_integer）からマルチプレクサ２６の出力値を減じて、ＤＰＡ２５へ出力する。

制御回路２２は振幅制御信号（RData）の整数部（RData_integer）の大きさに基づいて次数制御信号ＯＲＣ及びオフセット調整信号ＯＦＣを出力する。 具体的には、整数部の大きさが２より大きい場合は１１、１より大きく２以下の場合は０１、１以下の場合は００という２ビットの値をとる次数制御信号ＯＲＣを出力する。

また、制御回路２２は整数部の大きさが２より大きい場合はマルチプレクサ２６から２が選択出力され、整数部の大きさが１より大きく２以下の場合はマルチプレクサ２６から１が選択出力され、整数部の大きさが１以下の場合はマルチプレクサ２６から０が選択出力されるようなオフセット調整信号ＯＦＣを出力する。

上記第１の実施形態ではＭＡＳＨ回路１は２次の次数を有するΔΣ変調手段となっていたが、本実施形態では図４に示すように、ＭＡＳＨ回路２１は１次ΔΣ変調器が３段接続された３次の次数を有するΔΣ変調手段となっている。 ＭＡＳＨ回路は、次数が３のとき、発生するオフセット量は２になる。

加算器３１、３２、３３には振幅制御信号（RData）を生成しているクロックより高い周波数のクロック信号ＣＬＫが与えられ、オーバーサンプリングが行われる。

ＡＮＤゲート３４、３５には２ビットの次数制御信号ＯＲＣの上位１ビットの値がそれぞれ入力される。 また、ＡＮＤゲート３６、３７には次数制御信号ＯＲＣの下位１ビットの値がそれぞれ入力される。

従って、整数部（RData_integer）の大きさ（入力振幅）が１より大きく２以下の時、ＭＡＳＨ回路２１の３次側の出力が０に固定され、ＭＡＳＨ回路２１の次数は２に切り替えられる。 また、整数部の大きさ（入力振幅）が１以下の時、ＭＡＳＨ回路２１の３次側及び２次側の出力が０に固定され、ＭＡＳＨ回路２１の次数は１に切り替えられる。

このような構成にすることで、振幅制御信号の整数部の大きさが２より大きいとき、ＭＡＳＨ回路２１は３次のＭＡＳＨとして動作し、オフセット（＝２）が発生する。 このオフセット分と同じ値がマルチプレクサ２６で選択出力され、減算器２３にて整数部から減じられる。 従って、オフセット分がＤＰＡ２５の出力に現れない。

また、振幅制御信号の整数部の大きさが１より大きく２以下のとき、ＭＡＳＨ回路２１は２次のＭＡＳＨに切り替えられて動作し、オフセット（＝１）が発生する。 このオフセット分と同じ値がマルチプレクサ２６で選択出力され、減算器２３にて整数部から減じられる。 従って、オフセット分がＤＰＡ２５の出力に現れない。

また、振幅制御信号の整数部の大きさが１以下のときは、ＭＡＳＨ回路２１の次数を１次に切り替え、オフセットが発生しないようにする。 マルチプレクサ２６は０を選択出力するため、整数部の値は変わらない。 これにより、ＤＰＡ５は入力振幅が１以下の場合でも正しい出力を得ることができる。

本実施形態では、入力振幅に応じてＭＡＳＨ回路の次数を切り替え、発生するオフセット分と同じ値を整数部から減じることで、入力に対してオフセットの無い正しい出力を得ることが出来る。

このように、本実施形態による通信装置は、オーバーサンプリングを行って振幅変調を行い、かつ入力振幅が小さい時にもデータ点を有する変調方式に対応できる。

本実施形態ではＭＡＳＨ回路の次数を３次にしていたがＮ次（Ｎは４以上の整数）にしてもよい。 Ｎ次のＭＡＳＨ回路で発生するオフセットはＮ−１である。

Ｎ次のＭＡＳＨ回路を有する通信装置の概略構成を図５に示す。 減算器５３は振幅制御信号（RData）の整数部（RData_integer）からオフセット調整部５６の出力値を減じて、ＤＰＡ５５へ出力する。

ＤＰＡ５５は減算器５３の出力及びＭＡＳＨ回路５１の出力に基づいて、電源電圧値を設定し、局部発振器５４から出力される位相変調信号と掛け合わせて出力する。

制御回路５２は振幅制御信号（RData）の整数部（RData_integer）の大きさに基づいて次数制御信号ＯＲＣ及びオフセット調整信号ＯＦＣを出力する。 オフセット調整部５６はオフセット調整信号ＯＦＣに基づいて０〜Ｎ−１の値のいずれかを減算器５３へ出力する。

例えば、制御回路５２は、整数部の大きさがＮ−１より大きいときはオフセット調整部５６からＮ−１が出力され、整数部の大きさがＮ−ｋ（ｋは２≦ｋ≦Ｎ−１を満たす整数）より大きくＮ−ｋ＋１以下のときはオフセット調整部５６からＮ−ｋが出力され、整数部の大きさが１以下のときはオフセット調整部５６から０が出力されるようなオフセット調整信号ＯＦＣを出力する。

また、制御回路５２は、整数部の大きさがＮ−１より大きいときはＭＡＳＨ回路５１の次数をＮとし、整数部の大きさがＮ−ｋ（ｋは２≦ｋ≦Ｎ−１を満たす整数）より大きくＮ−ｋ＋１以下のときはＭＡＳＨ回路５１の次数をＮ−ｋ＋１に切り替え、整数部の大きさが１以下のときはＭＡＳＨ回路の次数を１次に切り替える次数制御信号ＯＲＣを出力する。

このように、振幅制御信号（RData）の整数部（RData_integer）から減じるオフセット分（オフセット調整部５６の出力値）と、ＭＡＳＨ回路５１の次数とを制御することで、ＤＰＡ５５の出力にＭＡＳＨ回路５１のオフセット分が現れず、正しい出力を得ることができる。

ＭＡＳＨ回路の構成には上記実施形態とは異なる多くの方式があるが、入力振幅が小さくなる時に、ＭＡＳＨの次数と、整数部から減じるオフセット分を調整することで、上記実施形態と同様に、入力振幅が小さい時にも正しい出力が得られる。

上述した実施の形態はいずれも一例であって限定的なものではないと考えられるべきである。 本発明の技術的範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明の第１の実施形態による通信装置の概略構成図である。

ＭＡＳＨ回路の概略構成図である。

本発明の第２の実施形態による通信装置の概略構成図である。

ＭＡＳＨ回路の概略構成図である。

変形例による通信装置の概略構成図である。

符号の説明

１ ＭＡＳＨ回路２ 制御回路３ 減算器４ 局部発振器５ ＤＰＡ