【０００１】
【発明の属する技術分野】
本発明は、位相および振幅変調のための位相制御ループおよび振幅制御ループを有する無線通信システムに適用して有効な技術に関し、特に位相検出回路と振幅検出回路を内蔵する通信用半導体集積回路およびこの通信用半導体集積回路を組み込んだ携帯電話機等の無線通信装置に適用して有効な技術に関する。
【０００２】
【従来の技術】
従来、携帯電話機等の無線通信装置（移動体通信装置）の方式の一つに欧州で採用されているＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）と呼ばれる方式がある。 このＧＳＭ方式は、変調方式に搬送波の位相を送信データに応じてシフトするＧＭＳＫ（Ｇａｕｓｓｉａｎ Ｍｉｎｉｍｕｍ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）と呼ばれる位相変調方式が用いられている。
【０００３】
一般に、無線通信装置における送信側出力部には、高周波電力増幅回路が組み込まれている。 従来のＧＳＭ方式の無線通信装置には、送信出力を検出する検出器からの信号とベースバンドＬＳＩからの送信要求レベルに基づいて送信出力の制御信号を生成するＡＰＣ（Ａｕｔｏｍａｔｉｃ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）回路と呼ばれる回路から出力される制御電圧によって通話に必要な出力電力となるように、高周波電力増幅回路のバイアス電圧を制御する構成が採用されているものがある。
【０００４】
ところで、近年の携帯電話機においては、ＥＤＧＥ（Ｅｎｈａｎｃｅｄ Ｄａｔａ Ｒａｔｅｓ ｆｏｒ ＧＭＳ Ｅｖｏｌｕｔｉｏｎ）方式が提案されている。 このＥＤＧＥ方式には、音声信号の通信はＧＭＳＫ変調で行ない、データ通信は３π／８ｒｏｔａｔｉｎｇ８−ＰＳＫ（Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調で行なうデュアルモードの通信機能を備えている。 ８−ＰＳＫ変調はＧＭＳＫ変調における搬送波の位相シフトにさらに振幅シフトを加えたような変調であり、１シンボル当たり１ビットの情報を送るＧＭＳＫ変調に対し、８−ＰＳＫ変調では１シンボル当たり３ビットの情報を送ることができる。 そのため、ＥＤＧＥ方式においてはＧＳＭ方式に比べて高い伝送レートによる通信を行なうことができる。
【０００５】
送信信号の位相成分と振幅成分にそれぞれ情報を持たせる変調方式の実現方法としては、送信したい信号を位相成分と振幅成分に分離した後、位相制御ループと振幅制御ループでそれぞれフィードバックをかけアンプで合成して出力するポーラーループと呼ばれる方式が従来より知られている（例えば、ＡＲＴＥＣＨ ＨＯＵＳＥ，ＩＮＣ．が１９７９年に出版の“Ｈｉｇｈ Ｌｉｎｅａｒｉｔｙ ＲＦ Ａｍｐｌｉｆｉｅｒ Ｄｅｓｉｇｎ”ｂｙ Ｋｅｎｉｎｇｔｏｎ，Ｐｅｔｅｒ Ｂ．の第１６２頁）。
【０００６】
【発明が解決しようとする課題】
ＧＳＭ方式の通信システムでは位相変調された信号を要求出力レベルに応じて出力すれば良いので最終段の高周波電力増幅回路を飽和領域で動作させることができる。 一方、ＥＤＧＥ方式による送受信が可能な無線通信システムでは、振幅制御を行なう必要があるため最終段の高周波電力増幅回路を非飽和領域で線形動作させなければならない。 しかしながら、従来のＧＳＭ方式の通信システムに用いられている高周波電力増幅回路の駆動方式では、出力レベルが小さい領域において高周波電力増幅回路に要求される線形性を確保することが困難である。 これに対し、ポーラーループ方式によれば、高周波電力増幅回路の線形性に対する要求を満たすことができるとともに、低出力レベル領域における電力効率も向上させることができるという利点を有する。
【０００７】
そこで、本発明者等はＥＤＧＥ方式の無線通信システムにポーラーループ方式を採用することについて検討を行なった。 その結果、ポーラーループ方式で８−ＰＳＫ変調を実現すると、送信波形の変調精度（ＥＶＭ：Ｅｒｒｏｒ Ｖｅｃｔｏｒ Ｍａｇｎｉｔｕｄｅ）やノイズ抑圧度等が規格の要求を満たすことが困難であるという課題があることが明らかになった。
【０００８】
具体的には、振幅制御ループの周波数帯域（送信搬送波の周波数を中心周波数からオープンループ利得が０ｄＢになる周波数までの幅）は広い方が変調精度ＥＶＭが高くまた波形の歪みの度合いを示すスペクトラル・リグロースと呼ばれる特性も良好となるが、帯域が広くなると送信搬送波の中心周波数から２０ＭＨｚ離れた受信周波数での振幅制御ループの減衰量が小さくなり、充分なノイズ抑圧度が得られなくという課題がある。
【０００９】
しかしながら、２つのフィードバックループのうち特に振幅制御ループについては、製造バラツキによりループゲインが変動し、それによってループの安定性が低下してしまうため、所定の時間内に所望の出力レベルまで持って行くのが困難である。 さらに、ポーラーループ方式のシステムでは、振幅制御ループで振幅変調のための出力制御を行なう際に、振幅制御ループのゲインが変化して位相余裕が減少しループの安定性が低下するという課題があることが分かった。
【００１０】
また、ＧＭＳＫ変調モードによる送信と８−ＰＳＫ変調モードによる送信の両方が可能な無線通信装置用の高周波ＩＣを構成する場合に、フィードバックループにはそれぞれループの周波数帯域を制限するためのループフィルタが必要であるが、ＧＭＳＫ変調モードと８−ＰＳＫ変調モードとではそれぞれループの周波数帯域を変えるのが望ましいことが明らかになった。 そこで、当初は、ＧＭＳＫ変調モードに使用する位相制御ループと８−ＰＳＫ変調モードに使用する位相制御ループを別々に設けることを考えたが、そのようにすると異なる特性のループフィルタを構成するために素子数が多くなり、回路規模が大きくなるという課題があることが分かった。
【００１１】
さらに、８−ＰＳＫ変調モードによる送信開始時には、先ず位相制御ループと振幅制御ループの２つのフィードバックループをそれぞれ安定させる必要があり、その場合同時に２つのフィードバックループを安定させるのは困難であるので、先ず位相制御ループを安定させてから振幅制御ループを安定させることを考えた。 しかしながら、ＧＳＭシステムでは位相制御ループを安定させれば良いため比較的時間に余裕があったが、ＥＤＧＥシステムでは短時間に２つのフィードバックループを安定させなければならないという課題があることが明らかになった。
【００１２】
さらに、従来のＧＳＭシステムでは、前述したように、送信出力を検出する検出器からの信号とベースバンド回路からの送信要求レベルに基づいて送信出力の制御信号を生成するＡＰＣ回路が用いられていた。 本発明者等は、ポーラーループには振幅制御ループが設けられているので、これを利用することでＧＳＭシステムあるいはＥＤＧＥシステムのＧＭＳＫ変調モード実現の際に、ＡＰＣ回路を省略できることを思いつき検討した。 その結果、以下のような課題があることがわかった。
【００１３】
それは、振幅制御ループ上のループフィルタをＧＭＳＫ変調モードに合わせて設計すると８−ＰＳＫ変調モードでの動作の際に搬送波の周波数から２０ＭＨｚ離れた受信信号の周波数帯でのノイズ抑圧度が充分でなくなる一方、ループフィルタを８−ＰＳＫ変調モードに合わせて設計するとＧＭＳＫ変調モードでの動作の際やパワーアンプの出力が非常に小さな時にはループの位相余裕が充分でなくなり、ループが不安定つまり発振し易いというものである。
【００１４】
本発明の目的は、位相変調と振幅変調を行なう機能を有し、送信波形の変調精度およびスペクトラル・リグロースを向上させるとともに受信周波数帯へ及ぶノイズを充分に抑制することができる携帯電話器のような無線通信装置を提供することにある。 本発明の他の目的は、位相制御ループと振幅制御ループの２つのフィードバックループを有するポーラーループ方式を採用したシステムにおいて、回路を構成する素子数を減らし、回路の占有面積ひいてはチップサイズを低減することができる技術を提供することにある。
【００１５】
本発明のさらに他の目的は、位相制御ループと振幅制御ループの２つのフィードバックループを有するポーラーループ方式を採用したシステムにおいて、動作開始時に短時間に位相制御ループを安定させることができる技術を提供することにある。
本発明の他の目的は、ポーラーループ方式を採用したシステムにおいて、ループフィルタの特性によって、受信信号の周波数帯でのノイズ抑圧度が充分でなかったり、振幅制御ループの位相余裕が減少しループの安定性が低下したりするのを防止することができる技術を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
【００１６】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。
すなわち、送信用発振器から出力される搬送波の位相を制御する位相制御ループと、電力増幅回路から出力される送信出力信号の振幅を制御する振幅制御ループとを有するポーラーループ方式を採用し、ＧＭＳＫ変調モードによる送信と８−ＰＳＫ変調モードによる送信が可能に構成された無線通信装置において、ＧＭＳＫ変調モードで使用する位相制御ループと、８−ＰＳＫ変調モードで使用する位相制御ループとを共用するようにしたものである。 これにより、回路（高周波ＩＣ）を構成する素子数を減らし、回路の占有面積ひいてはチップサイズを低減することができる。
【００１７】
また、上記のようにＧＭＳＫ変調モードで使用する位相制御ループと８−ＰＳＫ変調モードで使用する位相制御ループとを共用するようにした場合、各変調モードに応じて位相制御ループの周波数帯域を変えるのが望ましい。 そこで、ループフィルタを構成する素子のいずれかと並列に同様の素子を設け、該素子を例えばスイッチ素子を用いて変調モードに応じて接続したり切り離したりできるように構成しておくようにした。 これにより、スイッチの切替えのみで位相制御ループ上のループフィルタの特性を各変調モードに応じて変化させて、位相制御ループを最適な周波数帯域に設定することができるようになる。
【００１８】
表１には、ポーラーループ方式を採用した送信回路において位相制御ループと振幅制御ループの周波数帯域を色々変えて８−ＰＳＫ変調モードで動作させたときの変調精度（ＥＶＭ）のシミュレーション結果を示す。
【００１９】
【表１】
【００２０】
また、表２には、同様の条件でシミュレーションを行なって得られたスペクトラル・リグロース（搬送波の周波数から０．４ＭＨｚ離れた周波数の信号レベルの減衰量）を示す。
【００２１】
【表２】
【００２２】
表１および表２より、位相制御ループと振幅制御ループの周波数帯域が広いほど変調精度およびスペクトラル・リグロースは良好になることが分かる。 一方、表３には、同様の条件でシミュレーションを行なって得られたノイズを示す。
【００２３】
【表３】
【００２４】
表３より、ノイズ抑制度は位相制御ループと振幅制御ループの周波数帯域が狭いほど良好になることが分かる。 表１〜３より、すべての特性が仕様要求を満足するにはループの周波数帯が１．１５１ＭＨｚでは不充分であるが、２．０４７ＭＨｚあれば充分であるが分かる。 このことから、本発明では、８−ＰＳＫ変調モードでの振幅制御ループの周波数帯を搬送波の周波数±１．８ＭＨｚとすることとした。
【００２５】
【発明の実施の形態】
図１は、本発明に係るポーラーループ方式の無線通信装置の一実施例の概略構成を示す。 図１において、符号１００はＧＳＭシステムにおけるＧＭＳＫ変調やＥＤＧＥシステムにおける８−ＰＳＫ変調を行なうことができる高周波ＩＣを表し、２００はアンテナＡＮＴを駆動して送信を行なう高周波電力増幅回路（以下、パワーアンプと称する）２１０や送信電力を検出するためのカプラ２２０などを含むパワーモジュール、３００は送信データ（ベースバンド信号）に基づいてＩ／Ｑ信号を生成したり高周波ＩＣ１００の制御信号やパワーモジュール２００内のパワーアンプ２１０に対するバイアス電圧ＶＢＩＶＧＡＳを生成したりするベースバンド回路、ＴｘＶＣＯは位相変調された送信信号（搬送波）を生成する送信用発振器、ＬＰＦ１は位相制御ループの帯域を制限するループフィルタである。
【００２６】
高周波ＩＣ１００は１つの半導体チップ上に半導体集積回路として構成される。 高周波ＩＣ１００のチップ上には、上記のような送信系の回路と同じように、ロウノイズアンプ（ＬＮＡ）、受信信号を直接、ベースバンド信号にダウンコンバートするミクサ（Ｒｘ−ＭＩＸ）、高利得のプログラマブル・ゲインアンプ（ＰＧＡ）などからなる受信系回路１９０が形成されている。 この高周波ＩＣ１００と送信用発振器ＴｘＶＣＯとループフィルタＬＰＦ等を１つのセラミック基板のような絶縁基板上に実装してモジュールとして構成することができる。 本実施例のポーラーループは、位相制御のためのフィードバックループ（以下、位相ループと称する）の他に、振幅制御のためのフィードバックループ（以下、振幅ループまたはＡＭループと称する）の２つの制御ループを備える。
【００２７】
この実施例のポーラーループを構成する高周波ＩＣ１００は、発振器ＩＦ−ＶＣＯで生成された中間周波数の発振信号φＩＦから互いに位相が９０°ずれた信号を生成する位相分周回路１１０、ベースバンドＬＳＩ３００から供給されるＩ／Ｑ信号と位相分周回路１１０で分周された信号とをミキシングして直交変調を行なう直交変調回路１２０、送信用発振器ＴｘＶＣＯからのフィードバック信号と高周波発振器ＲＦ−ＶＣＯからの発振信号φＲＦとをミキシングして、例えば８０ＭＨｚのような信号にダウンコンバートするミクサ１３１、該ミクサ１３１の出力信号と前記直交変調回路１２０の出力信号との位相差を検出する位相検出回路１４０、パワーアンプ２１０の出力レベルを検出する前記カプラ２２０の検出信号と高周波発振器ＲＦ−ＶＣＯからの発振信号φＲＦとをミキシングするミクサ１３２、該ミクサ１３２の出力を増幅するフィードバック側可変利得増幅回路ＭＶＧＡ、ＭＶＧＡからの増幅された信号と前記直交変調回路１２０の出力信号とを比較して振幅差を検出する振幅検出回路１５０、振幅検出回路１５０の出力に比例した電圧を発生するとともに振幅ループの周波数帯域を規制するループフィルタＬＰＦ２、電流電圧変換器ＶＩＣ、可変利得増幅回路ＭＶＧＡおよびＩＶＧＡの利得を制御する利得制御回路１６０、チップ内部の制御情報や動作モード等を設定するためのレジスタ１７０、レジスタ１７０の設定値に基づいてチップ内部の各回路に対するタイミング信号を出力して動作モードに応じて所定の順序で動作させるシーケンサ１８０などを備える。
【００２８】
上記カプラ２２０からミクサ１３２、可変利得増幅回路ＭＶＧＡ、振幅検出回路１５０、ループフィルタＬＰＦ２、可変利得増幅回路ＩＶＧＡを通ってパワーアンプ２１０に至るまでのループにより振幅ループが構成される。 この振幅ループは、メインループと呼ぶ。 また、この実施例では、位相検出回路１４０からループフィルタＬＰＦ１、送信用発振器ＴｘＶＣＯ、ミクサ１３１を通って位相検出回路１４０までのループにより位相ループが構成される。 この位相ループは、サブループと呼ぶ。
【００２９】
具体的には、直交変調回路１２０の出力信号とミクサ１３１からのフィードバック信号に位相差が生じていると、この誤差を減少させるような電圧が送信用発振器ＴｘＶＣＯの周波数制御端子に供給され、ミクサ１３１からのフィードバック信号の位相が直交変調回路１２０の出力信号の位相と一致するようになる。 この位相のサブループにより、送信用発振器ＴｘＶＣＯの出力の位相が電源電圧変動や温度変化に対してずれないような制御が行われる。 なお、送信用発振器ＴｘＶＣＯの振幅は一定である。
【００３０】
さらに、この実施例では、上記可変利得増幅回路ＭＶＧＡの出力を位相検出回路１４０にフィードバックさせて、カプラ２２０からミクサ１３２を通って可変利得増幅回路ＭＶＧＡまでの経路を振幅ループと位相ループの共通のフィードバックパスとして使用可能にするため、切替えスイッチＳＷ０が設けられている。 スイッチＳＷ０はベースバンドＬＳＩ３００からのレジスタ１７０への設定状態に応じてシーケンサ１８０によって切替えが行なわれるようにされる。
【００３１】
ＥＤＧＥモードではパワーアンプ２１０の出力に位相変調成分と振幅変調成分の両方が含まれるので、出力側の位相成分を有する位相検出回路１４０への帰還信号として、送信用発振器ＴｘＶＣＯの出力またはパワーアンプ２１０の出力のいずれを用いてもよい。 ただし、送信開始時はパワーアンプ２１０の出力がまだ立ち上がっていないので、振幅ループからのフィードバック信号では位相ループをロックさせることができない。 一方、ＥＤＧＥ変調モードでは振幅ループのフィードバックパスは、パワーアンプによってもたらされた歪みを修正するために不可欠である。 それゆえ、ループがロックした後は振幅ループを共用してミクサ１３１を含む狭義の位相ループを遮断してもよく、それにより消費電力を低減でき、またより精度の高い位相変調が行なえる。
【００３２】
そこで、この実施例では、出力立上げ時はスイッチＳＷ０を位相のサブループからのフィードバック信号を選択する側に切り替えて、ループが安定したら振幅ループまたは位相のメインループからのフィードバック信号を選択する側に切り替えるようにしている。
【００３３】
また、位相ループ上のループフィルタＬＰＦ１は、容量Ｃ０，Ｃ１およびＣ１と直列に接続された抵抗Ｒ１とから構成されている。 各容量や抵抗の値は、ループフィルタＬＰＦ１の周波数帯域が、位相変調のみ行なうＧＭＳＫ変調モードを考慮してノイズ抑制度の高い１．２ＭＨｚのような周波数帯域となるように決定されている。
【００３４】
図２には、位相ループのオープンル−プゲイン特性を示す。 図２はキャリア周波数ｆ０を基準にして横軸に周波数を対数目盛（ｌｏｇスケール）で表わし、縦軸にゲインをとって示してある。 実線ＡＡはループゲインを１．２ＭＨｚにしたときの位相ループ ゲイン特性を、また、一点鎖線ＢＢはループゲインを１．８ＭＨｚにしたときの位相ループのゲイン特性を示す。 距離Ｄ１，Ｄ２はループゲインを１．２ＭＨｚと１．８ＭＨｚにしたときのキャリア周波数から２０ＭＨｚ離れた受信信号の周波数での位相ループの信号の減衰量を示す。 図２より、ループゲインが１．２ＭＨｚに設定されたときの方が、１．８ＭＨｚに設定されたときよりも、２０ＭＨｚオフセットのノイズ量が少ない、つまり受信周波数帯域へ混信する信号の量が少ないことが分かる。
【００３５】
さらに、本実施例では、この位相ループをＧＭＳＫ変調モードと８−ＰＳＫ変調モードで共用できるようにするため、上記抵抗Ｒ１と並列に、抵抗Ｒ２およびこれと直列のスイッチＳＷ３が設けられている。 スイッチＷ３をオンさせると抵抗Ｒ２が抵抗Ｒ１と並列に接続されることにより、ループフィルタＬＰＦ１の周波数帯域が１．８ＭＨｚに広がるように構成されている。 すなわち、８−ＰＳＫ変調モードでは周波数帯域が１．８ＭＨｚの振幅ループが有効化されるため、スイッチＳＷ３をオンさせることによりループフィルタＬＰＦ１の周波数帯域を振幅ループと同じ１．８ＭＨｚに設定して動作を安定化させる。
【００３６】
また、ＧＭＳＫ変調モードでは周波数帯域が１．８ＭＨｚの振幅ループが無効化されるため、スイッチＳＷ３をオフさせることによりループフィルタＬＰＦ１の周波数帯域を振幅ループよりも狭い１．２ＭＨｚに設定し、ループの安定性およびノイズ抑制度を高めることができるようにされている。 具体的には、容量Ｃ０が１．５ｎＦ、Ｃ１が１２ｎＦ、抵抗Ｒ１が３０Ωのような値のとき、抵抗Ｒ２は５６Ωのような値にすることにより、位相ループを上記所望の周波数帯域に設定することができる。
【００３７】
なお、この実施例では、特に制限されるものでないが、ループフィルタＬＰＦ１（抵抗Ｒ２を含む）は、高周波ＩＣ１００の外付け回路として構成され、スイッチＳＷ３は変調回路１２０や位相検出回路１４０など一緒に高周波ＩＣ１００のチップ上に形成され、スイッチＳＷ３はベースバンドＬＳＩ３００からのレジスタ１７０への設定状態に応じてシーケンサ１８０によって切替えが行なわれるようにされている。 ただし、ループフィルタＬＰＦ１を構成する素子のうち抵抗Ｒ１とＲ２はスイッチＳＷ３と共に高周波ＩＣ１００のチップ上に形成するようにしてもよい。 容量Ｃ０，Ｃ１はチップサイズが大きくなるのを防止するように外付け素子とするのが良い。
【００３８】
一方、ＧＭＳＫモードでは、図３に破線Ｂで示すように、振幅ループ上のループフィルタＬＰＦ２は、ループの安定性およびノイズ抑制の観点から、開ループ周波数帯域が狭い方が良いが、ＥＤＧＥモードでは、振幅変調の精度（ＥＶＭ）を高めスペクトルリグロースを良好にするためにはループ帯域は広い方が良い。 そこで、本実施例では、ＥＤＧＥ用ループフィルタが、低周波数域では７ＫＨｚの近傍と１０ＫＨｚの近傍に２つの極を、また０．３ＭＨｚ近傍に零点を、高周波数域では１０．８ＭＨｚの近傍に１つの極を有するように構成されている。 ＥＤＧＥモードでは、振幅ループの開ループ周波数帯域は、約１．８ＭＨｚに設定される。 なお、ＡＭループフィルタは、容量Ｃ２，Ｃ３，Ｃ３と直列に接続された抵抗Ｒ３および容量Ｃ４により構成されている。
【００３９】
このような高次数のループフィルタＬＰＦ２を含む振幅ループでは、精度の高い振幅制御が可能である一方、位相余裕が少なくなりループの安定性が保証されない。 そこで、この実施例では、図１に示すように、ループフィルタＬＰＦ２と別個に、全体として低周波数域に極を１つか持たない負荷ＬＰＦ３と、ループフィルタＬＰＦ２と負荷ＬＰＦ３の切替え用のスイッチＳＷ２とを設けている。 精度の高い振幅制御が必要な場合にはスイッチＳＷ２をフィルタＬＰＦ２側に切り替えてフィルタＬＰＦ２でループを動作させる。 精度の高い振幅制御が不要である場合やループの安定性を特に高めたい場合にはスイッチＳＷ２を負荷ＬＰＦ３側に切り替えて負荷ＬＰＦ３でループを動作させて位相余裕を大きくした状態にして、結果としてループを安定化させることができるようにされている。 これについては、後に改めて説明する。
【００４０】
本実施例の送信回路では、８−ＰＳＫ変調モードで動作する場合、振幅ループにおいて、パワーアンプ２１０の出力がカプラ２２０により検出され、その検出信号がミクサ１３２により中間周波数帯（ＩＦ）に変換され、可変利得増幅回路ＭＶＧＡにより増幅されてフィードバック信号ＳＦＢとして振幅検出回路１５０に供給される。 そして、振幅検出回路１５０で直交変調回路１２０により変調された送信信号とフィードバック信号ＳＦＢとが比較されて振幅差が検出される。 その振幅差が振幅ループフィルタＬＰＦ２に透過され、可変利得増幅回路ＩＶＧＡで増幅され、振幅ループフィルタＬＰＦ１に透過され、パワーアンプ２１０の出力制御端子に制御電圧ＶＡＰＣとして印加され、振幅制御が行なわれる。
【００４１】
この実施例においては、パワーアンプ２１０はＦＥＴなどで構成されており、パワーモジュール２００に設けられている電圧制御回路（図４の符号２３０）により前記制御電圧ＶＡＰＣに応じた駆動電圧（Ｖｄｄ）が生成されてこのＦＥＴのドレイン端子もしくはソース端子に印加される。 また、パワーＦＥＴのゲート端子には図示しないバイアス回路で生成された適当なバイアス電圧ＶＢＩＡＳが印加される。
【００４２】
ここで、フォワードパス上の可変利得増幅回路ＩＶＧＡとフィードバックパス上の可変利得増幅回路ＭＶＧＡに対する利得制御について説明する。
【００４３】
ＥＤＧＥまたはＧＳＭ対応の携帯電話端末では、パワーアンプの出力電力ＰＯＵＴを一定時間内に所望の値まで増加または減少させるパワー制御を行なわれる。 ポーラーループでは、このパワー制御を可変利得増幅回路ＭＶＧＡのゲインを制御することにより行なう。 具体的には、可変利得増幅回路ＭＶＧＡのゲインを減少させれば振幅検出器へのフィードバック信号は減少する。 よって、振幅ループは、パワーアンプのＲＦゲインＧＰＡ（ＰＯＵＴ／ＰＩＮ）を増加させて、フィードバック信号と変調回路からの基準信号と一致させるように作用する。
【００４４】
このように、可変利得増幅回路ＭＶＧＡのゲインが減少したときは、出力電力ＰＯＵＴは増加する。 出力電力ＰＯＵＴを減少させたい時は、可変利得増幅回路ＭＶＧＡのゲインを増加させればよい。 本実施例では、可変利得増幅回路ＭＶＧＡのゲイン制御は、ベースバンドＬＳＩ３００からの制御電圧ＶＲＡＭＰにより行なうようにしている。 しかも、振幅ループの制御のために、可変利得増幅回路ＭＶＧＡのゲインＧＭＶＧＡの減少または増加の割合と、パワーアンプのＲＦゲインＧＰＡの増加または減少の割合は常に等しくされる。
【００４５】
そのため、制御電圧ＶＲＡＭＰに対する可変利得増幅回路ＭＶＧＡのゲインの変化は図５（Ａ）に実線ＧＭＡで示すように右下がりの直線になる。 これに反して、制御電圧ＶＲＡＭＰに対するパワーアンプ２１０のゲインの変化は図５（Ａ）に実線ＧＰＡで示すように右上がりの直線になる。 また、これによってパワーアンプ２１０の出力電力ＰＯＵＴは、図５（Ｂ）に示すように、制御電圧ＶＲＡＭＰに対して直線的に増加するようになる。 パワーアンプ２１０による電力ｄＢｍと制御電圧ＶＲＡＭＰとの関係が線形になるのは、ＭＶＧＡの特性によるものである。
【００４６】
一方、変調回路１２０からの基準信号ＳＲＥＦは８−ＰＳＫで変調された信号であり振幅成分は変化しているが、振幅制御ループの作用によりパワーアンプの出力電力ＰＯＵＴの振幅成分が基準信号ＳＲＥＦと一致するように制御がなされる。 このときパワーアンプ２１０の出力電力ＰＯＵＴは上述したパワー制御により所望の値に維持されている。 このような方法によれば、ポーラーループによって、直交変調器１２０により生成される８−ＰＳＫ変調信号の本来の振幅変調にきわめて近似したパワーアンプの出力の振幅変調が行われる。
【００４７】
図４には、ポーラーループ方式を適用した送信回路のより詳細な構成例が示されている。 図４に示されているように、本実施例では、位相検出回路１４０は、デジタル位相比較器ＤＰＤと、アナログ位相比較器ＡＰＤと、前記デジタル位相比較器ＤＰＤの差動出力により制御される一対の定電流源ＣＳ１１，ＣＳ１２と、前記アナログ位相比較器ＡＰＤの差動出力により制御される一対の定電流源ＣＳ２１，ＣＳ２２とで構成されている。 後述するように、送信開始時には先ずデジタル位相比較器ＤＰＤで位相比較を行ない、その後アナログ位相比較器ＡＰＤに切り替えることで、高速で位相ループをロックさせることができるようにされている。
【００４８】
なお、デジタル位相比較器ＤＰＤにより制御される定電流源ＣＳ１１とＣＳ１２の電流の大きさは等しく、アナログ位相比較器ＡＰＤにより制御される定電流源ＣＳ２１とＣＳ２２の電流は等しくする。 また、デジタル位相比較器ＤＰＤとアナログ位相比較器ＡＰＤとでループフィルタＬＰＦ１を共有する場合には、デジタル位相比較器ＤＰＤにより制御される定電流源ＣＳ１１，ＣＳ１２の電流は、アナログ位相比較器ＡＰＤにより制御される定電流源ＣＳ２１，ＣＳ２２の電流の４倍程度に設定しておくのが望ましい。
【００４９】
定電流源ＣＳ１１，ＣＳ１２と位相ループフィルタＬＰＦ１の容量Ｃ０，Ｃ１とにより、また定電流源ＣＳ２１，ＣＳ２２とループフィルタＬＰＦ１の容量Ｃ０，Ｃ１とによりそれぞれチャージポンプが構成され、デジタル位相比較器ＤＰＤまたはアナログ位相比較器ＡＰＤにより検出された変調信号と帰還信号との位相差に応じた電圧が容量Ｃ０，Ｃ１にチャージされる。 送信用発振器ＴｘＶＣＯは容量Ｃ０，Ｃ１のチャージ電圧に応じて発振動作することで、変調回路１２０から出力される変調信号と位相が一致した信号を生成する。
【００５０】
また、図１には示されていないが、位相ループのフィードバックパスには、送信用発振器ＴｘＶＣＯとミクサ１３１との間に発振器ＴｘＶＣＯの出力を減衰してミクサ１３１に供給するアッテネータＡＴＴ１が、またミクサ１３１と位相検出回路１４０との間に高調波を除去するためのロウパスフィルタＰＬＰＦが設けられている。 一方、振幅ループのフィードバックパスには、カプラ２２０とミクサ１３２との間にアッテネータＡＴＴ２が、またミクサ１３２と可変利得増幅回路ＭＶＧＡとの間および可変利得増幅回路ＭＶＧＡと振幅検出回路１５０との間にそれぞれ不要波や高調波を除去するためのロウパスフィルタＭＬＰＦ１，ＭＬＰＦ２が設けられている。
【００５１】
さらに、本実施例では、可変利得増幅回路ＩＶＧＡの後段に、チャージポンプＣＧＰとレベルシフト回路ＬＶＳとが設けられている。 チャージポンプＣＧＰは、可変利得増幅回路ＩＶＧＡの差動出力によりチャージまたはディスチャージを行なって可変利得増幅回路ＩＶＧＡの出力電流を積分する。 レベルシフト回路ＬＶＳは、チャージポンプで発生された電圧を約０．６Ｖだけ負の方向へシフトする。 チャージポンプＣＧＰは一対の電流源ＩＳ１，ＩＳ２と容量Ｃ４とから構成されている。 レベルシフト回路ＬＶＳを設けているのは、出力パワーモジュール２００に対しては制御電圧として０Ｖまで印加できることが要求されるのに対し、チャージポンプでは電流源ＩＳ２の性質から０Ｖを出すことができないためである。
【００５２】
前述したように、位相ループでは、ＧＭＳＫ変調モードの際にはスイッチＳＷ３をオフしておき、８−ＰＳＫ変調モードの際にはスイッチＳＷ３をオンさせてループフィルタＬＰＦ１の周波数帯域を切り替える。 この場合同時にＧＭＳＫ変調モードと８−ＰＳＫ変調モードとで、アナログ位相比較器ＡＰＤの定電流源ＣＳ２１，ＣＳ２２の電流値を変える。 具体的には、ＧＭＳＫ変調モードでの定電流源ＣＳ２１，ＣＳ２２の電流値（例えば１．４ｍＡ）を８−ＰＳＫ変調モードでは約２倍（例えば３．２ｍＡ）に変更してやるのが望ましい。
【００５３】
さらに、ＧＳＭシステムとＤＣＳシステムまたはＰＣＳシステムで使用される送信用発振器ＴｘＶＣＯの周波数はそれぞれ９００ＭＨｚと１８００ＭＨｚまたは１９００ＭＨｚであり、チャージポンプからの制御電圧に対する感度が異なる発振器ＴｘＶＣＯが使用されることがあり、その場合アナログ位相比較器ＡＰＤの定電流源ＣＳ２１，ＣＳ２２の電流値を変えることが行なわれる（ＤＣＳやＰＣＳではＧＳＭのときの半分の電流値０．７ｍＡとされる）。 このようなシステムに本実施例を適用する場合には、ＤＣＳやＰＣＳシステムで８−ＰＳＫ変調を行なうときにはＧＭＳＫ変調モードでの定電流源ＣＳ２１，ＣＳ２２の電流値（例えば０．７ｍＡ）の約２倍（例えば１．６ｍＡ）に変更してやるようにするのが望ましい。
【００５４】
ここで、本実施例のポーラーループ方式の送信回路に使用される位相検出回路１４０について説明する。 本実施例では、前述したように、位相検出回路１４０は、デジタル位相比較器ＤＰＤと、アナログ位相比較器ＡＰＤと、デジタル位相比較器ＤＰＤの差動出力により制御される一対の定電流源ＣＳ１１，ＣＳ１２と、アナログ位相比較器ＡＰＤの差動出力により制御される一対の定電流源ＣＳ２１，ＣＳ２２とで構成されており、送信開始時には先ずデジタル位相比較器ＤＰＤで位相比較を行ないその後アナログ位相比較器ＡＰＤに切り替えることにより、高速で位相ループをロックさせることができるようにされている。
【００５５】
本発明者等は当初ポーラーループにおける位相検出回路１４０として、図７に示すような乗算回路からなるアナログ位相比較器ＡＰＤを使用することを検討した。 このようなアナログ位相比較器ＡＰＤは、従来のＧＳＭ方式の携帯電話器で使用されている。 図８（Ａ）には図７のアナログ位相比較器ＡＰＤの入力信号の位相差と出力電流Ｉｏｕｔとの関係が示されている。 図８（Ａ）において、実線は基準信号ＳＲＥＦと入力信号ＳＦＢ（帰還信号）の周波数が同一の場合の位相差に対する出力電流Ｉｏｕｔの波形を、一点鎖線は入力信号ＳＦＢの周波数が基準信号ＳＲＥＦの周波数の１／３である場合の位相差に対する出力電流Ｉｏｕｔの波形をそれぞれ示している。
【００５６】
図７の回路を使用した位相ループでは、図８（Ａ）において出力Ｉｏｕｔが「０」になる位相差が±９０°と±２７０°のようなポイントでそれぞれループがロックする。 しかし、複数のロックポイントがあると、入力信号ＳＦＢが基準信号ＳＲＥＦの周波数の（２Ｍ＋１／２Ｎ＋１）（ＮとＭは自然数）であるような不所望な場合にもループがロックしてしまうおそれがある。
【００５７】
この場合、図７のアナログ位相比較器ＡＰＤにあっては、破線で示すような定電流源Ｉ３を設けて、出力電流Ｉｏｕｔを図８（Ｂ）のように全体的にシフトさせることで、不所望な周波数でのループのロックを回避することができる。 しかしながら、このような対応策を講じたにもかかわらず図７のアナログ位相比較器は依然として複数のポイントでロックするという不具合を有する上、ロック可能な位相範囲が狭いとともに、ロックするまで要する時間（ロックアップタイム）が出力電流ＩｏｕｔとループフィルタＬＰＦ１の容量Ｃ０，Ｃ１の容量値によって決まってしまう。 また、アナログ位相比較器ＡＰＤはロックアップタイムが数１００μｓｅｃと長いため、ＥＤＧＥシステムで要求される１０μｓｅｃ以下のロックアップタイムは到底実現することができないという不具合があることが分かった。
【００５８】
そこで、本実施例では、位相検出回路１４０を図９に示すようなデジタル位相比較器ＤＰＤとアナログ位相比較器ＡＰＤとで構成し、デジタル位相比較器ＤＰＤを先に動作させることにより高速で位相ループをロックができるようにした。
【００５９】
デジタル位相比較器ＤＰＤは、各々差動の入力信号ＳＦＢ，／ＳＦＢと基準信号ＳＲＥＦ，／ＳＲＥＦを入力とする差動入力−シングル出力のバッファＢＦＦ１１，ＢＦＦ１２と、該バッファＢＦＦ１１，ＢＦＦ１２によってそれぞれラッチ動作するＤ型フリップフロップＦＦ１，ＦＦ２と、該フリップフロップＦＦ１，ＦＦ２の出力を入力とするＮＡＮＤゲートＧ１と、該ＮＡＮＤゲートＧ１の出力と活性化信号ＤＰＤ＿ＯＮとを入力とするＡＮＤゲートＧ２とから構成されている。
【００６０】
バッファＢＦＦ１１，ＢＦＦ１２はサイン波形の入力信号を波形整形して方形波として出力するリミッタの機能を備える回路が望ましい。 このデジタル位相比較器ＤＰＤは、活性化信号ＤＰＤ＿ＯＮがハイレベルにされると位相比較動作を開始し、バッファＢＦＦ１１，ＢＦＦ１２の出力の立上がりに応じてフリップフロップＦＦ１，ＦＦ２がラッチ動作して、２つのフリップフロップＦＦ１，ＦＦ２の出力がハイレベルに変化する。 そして、２つのフリップフロップＦＦ１，ＦＦ２の出力が共にハイレベルになるとＮＡＮＤゲートＧ１を介してフリップフロップＦＦ１，ＦＦ２がリセットされる。
【００６１】
その結果、位相の早い方のフリップフロップＦＦ１，ＦＦ２の出力パルスの幅の方が他方の出力パルス幅よりも広くなり、このパルス幅が広い分だけ電流源ＣＳ１１またはＣＳ１２の電流が余分に流される。 これにより、ループフィルタＬＰＦ１の容量Ｃ０，Ｃ１の充電電圧が変化し送信用発振器ＴｘＶＣＯに対する制御電圧が変化されて出力の位相が進んだり遅れたりする。 入力信号ＳＦＢと基準信号ＳＲＥＦの位相が一致した時点で電流源ＣＳ１１のチャージ電流とＣＳ１２のディスチャージ電流とがバランスしてループフィルタＬＰＦ１の容量Ｃ０，Ｃ１の充電電圧が一定になりロック状態となる。
【００６２】
このときデジタル位相比較器ＤＰＤは、図１１に一点鎖線で示すように、位相差が−３６０°，０°，＋３６０°のときに出力電流Ｉｏｕｔが「０」になってロック状態となる。 アナログ位相比較器ＡＰＤの出力電流波形を示す図８（Ａ）及び（Ｂ）と比較すると分かるように、デジタル位相比較器ＤＰＤは、位相引込み範囲が７２０°でありアナログ位相比較器ＡＰＤの１８０°に比べて広いとともに、ロックするポイントが１つであるためイマジナリーロックを起こすおそれもない。 従って、このデジタル位相比較器ＤＰＤにより先ずループの位相引込みを行なうことで高速（８μｓｅｃ以下）の引込みが可能となる。
【００６３】
ただし、デジタル位相比較器ＤＰＤにおいては、上述したように、位相が一致した時点で電流源ＣＳ１１のチャージ電流とＣＳ１２のディスチャージ電流による貫通電流が流れるため、この貫通電流によって送信用発振器ＴｘＶＣＯの出力にスプリアスノイズが発生するという不具合がある。 従って、図１０に示すようなタイミングの制御信号ＤＰＤ＿ＯＮ，ＡＰＤ＿ＯＮを生成して、デジタル位相比較器ＤＰＤにより位相をロックした後にアナログ位相比較器ＡＰＤに切り替えることによって、送受信時におけるノイズの発生を回避しつつロックアップタイムの短縮が可能となる。 なお、制御信号ＤＰＤ＿ＯＮ，ＡＰＤ＿ＯＮは図１に示されているシーケンサ１８０から与えることができる。
【００６４】
アナログ位相比較器ＡＰＤは、各々差動入力と差動出力とを有し、差動の入力信号ＳＦＢ，／ＳＦＢと基準信号ＳＲＥＦ，／ＳＲＥＦを入力とするバッファＢＦＦ２１，ＢＦＦ２２と、該バッファＢＦＦ２１，ＢＦＦ２２の出力を入力とする乗算回路ＭＬＴとからなる。 バッファＢＦＦ２１はサイン波形の入力信号ＳＦＢ，／ＳＦＢを波形整形して方形波として出力するリミッタの機能を備える回路が望ましい。
【００６５】
乗算回路ＭＬＴは、バッファＢＦＦ２２の差動出力をベースに受ける差動対トランジスタＱ１，Ｑ２と、Ｑ１，Ｑ２の共通エミッタに接続された定電流源ＣＳ０と、Ｑ１のコレクタに共通エミッタが接続されベースにバッファＢＦＦ２１の差動出力を受ける差動対トランジスタＱ３，Ｑ４と、Ｑ２のコレクタに共通エミッタが接続されベースにバッファＢＦＦ２１の差動出力を受ける差動対トランジスタＱ５，Ｑ６と、Ｑ３のコレクタと電源電圧Ｖｃｃとの間に接続されたトランジスタＱ７と、Ｑ６のコレクタと電源電圧Ｖｃｃとの間に接続されたトランジスタＱ８と、トランジスタＱ７とカレントミラー接続されたトランジスタＱ９と、Ｑ９と直列に接続されたトランジスタＱ１０とから構成されている。 そして、上記トランジスタＱ８と前記チャージポンプの定電流源ＣＳ２１としてのトランジスタＱ１１とがカレントミラー接続され、また上記トランジスタＱ１０と前記チャージポンプの定電流源ＣＳ２２としてのトランジスタＱ１２とがカレントミラー接続されている。
【００６６】
このアナログ位相比較器ＡＰＤは、定電流源ＣＳ０が制御信号ＡＰＤ＿ＯＮによりオン状態にされることにより活性化されて、入力信号ＳＦＢと基準信号ＳＲＥＦの位相差の比較を開始し、位相差に比例して図１１に実線で示すような電流Ｉｏｕｔを出力する。 ここで、図１１に示されているアナログ位相比較器ＡＰＤの出力電流特性（実線）とデジタル位相比較器ＤＰＤの出力電流特性（破線）とを比較すると、デジタル位相比較器ＤＰＤでの位相ロックは位相差ゼロのときであるのに対し、アナログ位相比較器ＡＰＤでの位相ロックは位相差が±９０°のときである。
【００６７】
そのため、デジタル位相比較器ＤＰＤでループを位相ロックさせた後にアナログ位相比較器ＡＰＤに切り替えたとしても、切り替え後に必ず位相が９０°ずれてアナログ位相比較器ＡＰＤが位相ロック（再同期）することとなる。 ただし、この再同期に要する時間は通常１μｓｅｃ以下であるのでほとんど問題はない。 また、送信用発振器ＴｘＶＣＯの制御電圧が若干変動するおそれがある。 従って、この再同期に要する時間やＶＣＯ制御電圧変動が気になるようなら、例えば図９に破線ＰＳＦで示すような箇所に位相を９０°シフトするための位相シフタを設けてデジタル位相比較器ＤＰＤに入力される基準信号ＳＲＥＦ，／ＳＲＥＦの位相を９０°ずらすようにしてやれば良い。
【００６８】
これによって、図１１に一点鎖線で示すように、デジタル位相比較器ＤＰＤの出力電流特性をずらしてデジタル位相比較器ＤＰＤでの位相ロックポイントとアナログ位相比較器ＡＰＤでの位相ロックポイントとを一致させ、切替えの際の遅れや制御電圧の変動を防止することができる。 なお、位相シフタを設ける箇所はデジタル位相比較器ＤＰＤの入力側でなくアナログ位相比較器ＡＰＤの入力側であっても良い。
【００６９】
次に、本実施例のポーラーループ方式の送信回路における振幅ループの構成とその作用について詳しく説明する。
本実施例では、前述したように、振幅ループの安定性およびノイズ抑制の向上と、振幅変調の精度およびスペクトルリグロースの向上とのトレードオフの観点から、振幅ループの開ループ周波数帯域を１．８ＭＨｚの幅に設定するため、振幅ループ上のループフィルタＬＰＦ２として、容量Ｃ２，Ｃ３およびＣ３と直列に接続された抵抗Ｒ３とからなり図３に実線Ａで示すような２つの極と１つの零点を有するフィルタが使用されている。
【００７０】
このような低周波数域に１つの極と零点と高周波数域の１つの極を有する高次数のループフィルタＬＰＦ２を含む振幅ループでは精度の高い振幅制御が可能である一方、位相余裕はオープンループゲインに依存する。 そこで、この実施例では、ループフィルタＬＰＦ２と別個に、図１３に示すように、ループ全体で極を１つか持たない負荷ＬＰＦ３と、ループフィルタＬＰＦ２と負荷ＬＰＦ３とを切替えるスイッチＳＷ２とを設けている。 精度の高い振幅制御が必要な場合にはスイッチＳＷ２をフィルタＬＰＦ２側に切り替えてフィルタＬＰＦ２でループを動作させる。 精度の高い振幅制御が不要である場合や特にループの安定性が必要な場合には、スイッチＳＷ２を負荷ＬＰＦ３側に切り替えて負荷ＬＰＦ３でループを動作させ、位相余裕を大きくした状態にして、ループを安定化させることができる。
【００７１】
その結果、製造ばらつきに伴なうループゲインのばらつきを補正する際にこの負荷ＬＰＦ３を使用することで位相余裕を大きくしてループを安定させ、キャリブレーションを行ない易くすることができる。 それとは反対に、例えば８−ＰＳＫ変調モードのように精度の高い振幅制御が必要な場合はループフィルタＬＰＦ２を使用することで変調精度を高めたり、スペクトラル・リグロースを向上させることができる。 負荷ＬＰＦ３が設けられた振幅ループには前述したように、可変利得増幅回路ＩＶＧＡの次段に電流源ＩＳ１，ＩＳ２とループフィルタとしても機能する容量Ｃ４とからなるチャージポンプＣＧＰが設けられているため、前記負荷ＬＰＦ３を抵抗ＲＴ１のみで構成することができる。
【００７２】
本実施例の高周波ＩＣでは、ベースバンドＬＳＩ３００からの出力制御電圧ＶＲＡＭＰに応じて振幅ループの可変利得増幅回路ＩＶＧＡ，ＭＶＧＡの利得を制御するために負荷ＬＰＦ３が使用され、パワーモジュール２００へ供給される出力制御電圧ＶＡＰＣが生成される。 これにより、従来のＧＳＭシステムで必要であった出力レベルを検出してパワーアンプ２１０の出力制御を行なうＡＰＣ回路を不要にすることができる。 これは、ＧＭＳＫ変調モードで振幅ループを使用する場合、振幅変調が不要であるので８−ＰＳＫ変調モードに比べて振幅ループの安定性が高い。
【００７３】
一方、ＧＭＳＫモードは、ＥＤＧＥモードよりも高い出力パワーレンジ（ＧＳＭでは＋３３ ｄＢｍ，ＤＣＳでは＋３０ ｄＢｍ）をカバーしなければならない。 高い出力レベルでは、受信帯のノイズも増幅される。 そのため、ループ帯域は、８−ＰＳＫ変調モードの振幅ループの帯域である前述の１．８ＭＨｚよりも狭い、例えば２００ｋＨｚに設定されるのが望ましい。 それにはループフィルタとして、低周波数の２つの極と高周波数の１つの極と１つの零点を有する前記フィルタＬＰＦ２よりも、極を１つか持たない負荷ＬＰＦ３の方が適している。
【００７４】
図１２（Ａ）及び（Ｂ）には、ループフィルタＬＰＦ２を使用した時の振幅ループのオープンループの周波数特性が示されている。 このうち、図１２（Ａ）は振幅ループのゲイン特性を、また図１２（Ｂ）は振幅ループの位相特性を示す。 ＰＭ０〜ＰＭ２は位相余裕である。 位相余裕の減少は、振幅ループの安定性を損なわせるので、問題である。 振幅ループのオープンループ・ゲインＧＡＭＯＰは、可変利得増幅回路ＭＶＧＡのゲインＧＭＶＧＡが変動すると、その分だけ上下に変動する。 このときループの位相は殆ど変化しないので、位相余裕はＭＶＧＡのゲイン変動が無いときの位相余裕ＰＭ０と比べ、ＰＭ１，ＰＭ２のように減少してしまう。
【００７５】
本実施例では、フォワードパスの可変利得増幅回路ＩＶＧＡのゲインＧＩＶＧＡとフィードバックパス上の可変利得増幅回路ＭＶＧＡのゲインＧＭＶＧＡとの和（ＧＩＶＧＡ＋ＧＭＶＧＡ）が、図５（Ａ）に示すように一定になるよう、ＭＧＶＡとＩＶＧＡを制御することで、この問題を解決している。 つまり、パワーアンプの出力電力ＰＯＵＴを制御するために可変利得増幅回路ＭＶＧＡのゲインを変える際、フィードバックパス上の可変利得増幅回路ＭＶＧＡのゲインを増加（減少）した場合には、それと逆方向にフォワードパス上の可変利得増幅回路ＩＶＧＡのゲインを減少（増加）させる。
【００７６】
これによって、振幅ループのオープンループ特性を一定に維持し、位相余裕が減少するのを防止することができる。 なお、可変利得増幅回路ＭＶＧＡは、例えば図６のような回路で構成されている場合、そのバイアス電流ＩＥＥを指数関数的に変化させることにより、制御電圧ＶＲＡＭＰに対してゲインをリニアに変化させるように制御することができる。
【００７７】
一方、ＧＭＳＫ変調モードのように、振幅変調が不要な場合には、変調精度を高めるために振幅ループの周波数帯域を図１２（Ａ）のように広くする必要はないので、帯域を狭くすることでキャリア周波数から２０ＭＨｚ離れた受信信号の周波数帯でのノイズ抑制度を高くすることができる負荷ＬＰＦ３のような低次数のフィルタが適している。 本実施例では、負荷ＬＰＦ３は図３に破線Ｂで示すような周波数特性を有し、振幅ループの開ループ周波数帯域が約２００ｋＨｚとなるように抵抗ＲＴ１の抵抗値が設定される。 負荷ＬＰＦ３を用いた振幅ループでは低周波域に極が１つしかないため位相が９０°以上回ることがないので、ループの安定性が保証される。
【００７８】
従って、本実施例のように、ループフィルタＬＰＦ２と別個に、低次数の負荷ＬＰＦ３と切替え用のスイッチＳＷ２とを設けることにより、ＧＭＳＫ変調モードの際にこの振幅ループを使用することでＡＰＣ回路を不要とすることができるとともに、ＧＳＭシステムに本実施例の高周波ＩＣを使用することも可能である。 スイッチＳＷ２はベースバンドＬＳＩ３００からのレジスタ１７０への設定状態に応じてシーケンサ１８０によって切替えが行なわれるようにされる。
【００７９】
図１３に示されているように、振幅検出回路１５０は、変調回路１２０からの基準信号ＳＲＥＦを波形整形するリミッタＬＭＴ１と、該リミッタＬＭＴ１で生成された方形波と基準信号ＳＲＥＦとを掛け算した信号を生成する乗算器ＭＬＴ１と、該乗算器ＭＬＴ１の出力により制御される電流源ＩＳ１０と、振幅ループからの帰還信号ＳＦＢを波形整形するリミッタＬＭＴ２と、該リミッタＬＭＴ２で生成された方形波と帰還信号ＳＦＢとを掛け算した信号を生成する乗算器ＭＬＴ２と、該乗算器ＭＬＴ２の出力により制御される電流源ＩＳ２０とから構成されている。 そして、電流源ＩＳ１０とＩＳ２０およびループフィルタＬＰＦ２または負荷ＬＰＦ３とによりチャージポンプが構成され、基準信号ＳＲＥＦと帰還信号ＳＦＢの振幅差に応じた電圧がループフィルタＬＰＦ２または負荷ＬＰＦ３から可変利得増幅回路ＩＶＧＡへ供給される。
【００８０】
図１４には、振幅検出回路１５０のより具体的な回路例が示されている。 乗算器ＭＬＴ１とＭＬＴ２は、図９に示されているアナログ位相検出回路ＡＤＰを構成する乗算器ＭＬＴと同様な構成とされている。 乗算器ＭＬＴ１，ＭＬＴ２の後段にはそれぞれカレントミラー回路と、これらのカレントミラー回路の電流を減算することで、基準信号ＳＲＥＦと帰還信号ＳＦＢの振幅差に比例した電流ＩＯＵＴ１，ＩＯＵＴ２を電流出力端子ＯＵＴ１，ＯＵＴ２へ供給する電流減算回路ＣＳＢ１，ＣＳＢ２とが設けられている。 電流減算回路ＣＳＢ１はループフィルタＬＰＦ２用であり、電流減算回路ＣＳＢ２は負荷ＬＰＦ３用である。
【００８１】
具体的には、トランジスタＴｒ１７の電流をトランジスタＴｒ１９（Ｔｒ３０）にコピーし、トランジスタＴｒ２８の電流をトランジスタＴｒ２４（Ｔｒ３４）にコピーして加算し、さらにカレントミラーでトランジスタＴｒ２２（Ｔｒ３２）にコピーする。 また、トランジスタＴｒ１８の電流をトランジスタＴｒ２１（Ｔｒ３１）にコピーし、トランジスタＴｒ２７の電流をトランジスタＴｒ２９（Ｔｒ３３）にコピーして加算する。 この加算電流から前記カレントミラー・トランジスタＴｒ２２（Ｔｒ３２）の電流を減算することで、基準信号ＳＲＥＦと帰還信号ＳＦＢの振幅差に比例した電流ＩＯＵＴ１（ＩＯＵＴ２）が電流出力端子ＯＵＴ１（ＯＵＴ２）へ供給される。
【００８２】
なお、電流減算回路ＣＳＢ１のカレントミラー・トランジスタＴｒ２１と電流減算回路ＣＳＢ２のカレントミラー・トランジスタＴｒ３１が、図１３の電流源ＩＳ１０に相当する。 また、電流減算回路ＣＳＢ１のカレントミラー・トランジスタＴｒ２２と電流減算回路ＣＳＢ２のカレントミラー・トランジスタＴｒ３２が、図１３の電流源ＩＳ２０に相当する。
【００８３】
このように、ループフィルタＬＰＦ２用と負荷ＬＰＦ３用に別々の電流減算回路ＣＳＢ１，ＣＳＢ２と出力端子ＯＵＴ１，ＯＵＴ２を設けているのは、各フィルタを使用した時のループゲインをそれぞれ独立に最適化できるようにするためである。 図１４の実施例では、トランジスタＴｒ１７とＴｒ１９のエミッタサイズ比の設定によりフィルタＬＰＦ２を使用するときの必要ゲインを、またＴｒ１７とＴｒ３０のエミッタサイズ比の設定により負荷ＬＰＦ３を使用するときの必要ゲインをそれぞれ最適化できる。 また、回路の出力インピーダンスは、トランジスタＴｒ１９とＴｒ３０のエミッタ抵抗の値を調整することで最適化できる。
【００８４】
図１５には、ループフィルタＬＰＦ２および負荷ＬＰＦ３とその周辺回路の具体例が示されている。 図１５において、符号Ｐ０は高周波ＩＣ１００に設けられた外部端子であり、この外部端子Ｐ０にループフィルタＬＰＦ２を構成する容量Ｃ２，Ｃ３と抵抗Ｒ３とが接続されている。 つまり、この実施例では、ループフィルタＬＰＦ２を構成する容量Ｃ２，Ｃ３と抵抗Ｒ３は外付け素子として接続されるようになっている。 一方、負荷ＬＰＦ３を構成する抵抗ＲＴ１は、高周波ＩＣ１００のチップ上に内部素子として形成されている。 現在のプロセス技術では容量を半導体チップ上に形成するとチップ面積が大きくなるので、上記のように外付け素子とすることにより、高周波ＩＣ１００のチップサイズの増大を抑えることができる。
【００８５】
ループフィルタＬＰＦ２と負荷ＬＰＦ３を切り替えるスイッチＳＷ２は、一対のオン／オフ・スイッチで構成されており、フィルタの選択信号ＴＰ１またはＴＰ２により、フィルタまたは負荷のいずれかが振幅検出回路１５０の出力端子（図１４の電流出力端子ＯＵＴ１，ＯＵＴ２）に接続される。 スイッチＳＷ２１，ＳＷ２２およびＳＷ３１，ＳＷ３２はそれぞれリセットスイッチで、選択信号ＴＰ１，ＴＰ２の反転信号／ＴＰ１，／ＴＰ２により制御されて、フィルタＬＰＦ２，または負荷ＬＰＦ３を使用しないときにオンされる。 これにより内部ノードを接地電位に固定してフローティングになるのを防止する。 また、各フィルタＬＰＦ２と負荷ＬＰＦ３には、それぞれ選択信号ＴＰ１，ＴＰ２によってオン／オフされる電流源Ｉ２１〜Ｉ２３，Ｉ３１〜Ｉ３３が設けられており、切替えスイッチＳＷ２により選択状態にされたフィルタ側の電流源が同時にオン状態にされる。
【００８６】
前段の振幅検出回路１５０の電流源ＩＳ２１〜ＩＳ３２からの出力電流の積分の結果、容量Ｃ２，Ｃ３や配線寄生容量等に発生された電圧により、各フィルタＬＰＦ２または負荷ＬＰＦ３の出力エミッタフォロワ・トランジスタＱ２１，Ｑ３１が駆動されて、後段の利得可変増幅回路ＩＶＧＡへの一方の入力端子に供給される信号が生成される。 利得可変増幅回路ＩＶＧＡへの他方の入力端子に供給される信号は、電流源Ｉ２３（Ｉ３３）とダイオードＤ２１，Ｄ２２（Ｄ３１，Ｄ３２）とからなるバイアス回路からのバイアス電圧（ダイオードの順方向電圧の２段分）によって出力エミッタフォロワ・トランジスタＱ２２（Ｑ３２）が駆動されて一定レベルの基準信号として生成される。 負荷ＬＰＦ３では、前段の電流源ＩＳ３１，ＩＳ３２の電流差に相当する出力電流ＩＯＵＴ２が抵抗ＲＴ１に流される。 これにより、出力エミッタフォロワ・トランジスタＱ３１のベース電位は、他方のトランジスタＱ３２のベース電位よりもＩＯＵＴ２・ＲＴ１だけ高い電位にバイアスされる。
【００８７】
また、出力トランジスタＱ２１とＱ２２のベース端子間とＱ３１とＱ３２のベース端子間にはそれぞれスイッチＳＷ２０とＳＷ３０が設けられており、振幅検出回路１５０の出力を使用しないときはスイッチＳＷ２０とＳＷ３０をオンさせて、後段の利得可変増幅回路ＩＶＧＡの差動入力の電位差を「０」にするようになっている。 スイッチＳＷ２０〜ＳＷ２２およびＳＷ３０〜ＳＷ３２はベースバンドＬＳＩ３００からのレジスタ１７０への設定状態に応じてシーケンサ１８０によって制御される。
【００８８】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、上記実施例の説明では、振幅ループに８−ＰＳＫ変調に最適な周波数帯域を与えるループフィルタＬＰＦ２の他にそれよりも周波数帯域が狭い特性を振幅ループに与える負荷ＬＦＰ３を用意しておいて、要求制御精度に応じてスイッチでフィルタＬＰＦ２または負荷ＬＰＦ３のいずれかに切り替えるようにしたが、システムを立ち上げる前に、出力制御電圧ＶＲＡＭＰに対する送信装置の出力パワーを更正するのに上記負荷ＬＰＦ３を利用することができる。 キャリブレーションのために出力パワーを測定する場合、ループが安定していないと正確な測定を行なうことができないが、上記のように振幅ループのループフィルタを切り替えてやればループが安定した状態で送信装置の出力パワーを測定できるという利点がある。
【００８９】
また、上記実施例では、位相ループの周波数帯域を変調モードに応じて変えるためループフィルタＬＰＦ１に設けられているスイッチＳＷ３を抵抗Ｒ２と接地点との間に設けているが、ループフィルタＬＰＦ１を構成する容量Ｃ１と抵抗Ｒ１との接続ノードと抵抗Ｒ２との間に設けても良い。 また、抵抗を切り替える代わりに、容量を切り替えることで周波数帯域を変更するような構成とすることも可能である。
【００９０】
以上、本発明を、ＧＳＭ方式とＤＣＳ１８００方式の２つの方式に従った通信が可能に構成されたデュアルバンド方式のシステムに適用した場合を説明したが、本発明は、ＧＳＭ方式またはＤＣＳ方式のいずれか一方、またはこれらの方式に加えＰＣＳ（Ｐｅｒｓｏｎａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｓｙｓｔｅｍ）１９００の方式に従った通信が可能に構成されたトリプルバンド方式のシステムに適用することができる。 また、本発明に従うと、このようなシステムにおいて、ＧＭＳＫ変調モードと同様に８−ＰＳＫ変調モードによる位相変調を伴なう通信を行なえるようにすることができる。
【００９１】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、位相変調と振幅変調を行なう機能を有し、送信波形の変調精度およびスペクトラル・リグロースを向上させるとともに受信周波数帯へ及ぶノイズを充分に抑制することができる携帯電話器のような無線通信装置を提供することができる。
【００９２】
また、位相制御ループと振幅制御ループの２つのフィードバックループを有するポーラーループ方式を採用したシステムにおいて、回路を構成する素子数を減らし、回路の占有面積ひいてはチップサイズを低減することができ、動作開始時に短時間に位相制御ループを安定させることができる。
さらに、ポーラーループ方式を採用したシステムにおいて、ループフィルタの特性によって、受信信号の周波数帯でのノイズ抑圧度が充分でなかったり、振幅制御ループの位相余裕が減少しループの安定性が低下したりするのを防止することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に従ったポーラーループ方式の送信装置の概略構成とそれを用いた無線通信システムの構成例を示すブロック図である。
【図２】図１の送信装置における位相ループのオープンゲイン特性を示すグラフである。
【図３】図１の送信装置における振幅制御ループのオープンゲイン特性を示すグラフである。
【図４】図１の送信装置におけるポーラーループのより詳細な構成例を示すブロック図である。
【図５】図５（Ａ）及び（Ｂ）は、本発明に従ったポーラーループ方式の送信装置における出力制御電圧ＶＲＡＭＰと出力パワーアンプおよび利得可変増幅回路のゲインとの関係、並びに出力制御電圧ＶＲＡＭＰと出力パワーアンプの出力電力との関係を示すグラフである。
【図６】本発明の実施例において使用する利得可変増幅回路の具体例を示す回路図である。
【図７】従来の一般的なアナログ位相検出回路の具体例を示す回路図である。
【図８】図８（Ａ）及び（Ｂ）は、図７のアナログ位相検出回路における入力信号の位相差と出力電流との関係を示すグラフである。
【図９】本発明の実施例において使用する位相検出回路の具体例を示す回路図である。
【図１０】図９の位相検出回路における各信号のタイミングを示すタイミングチャートである。
【図１１】図９の位相検出回路における入力信号の位相差と出力電流との関係を示すグラフである。
【図１２】図１２（Ａ）及び（Ｂ）は、図１の送信装置における振幅制御ループのオープンゲイン特性と位相特性を示すグラフである。
【図１３】図１の送信装置において振幅制御ループ上のループフィルタを負荷ＬＰＦ３に切り替えた場合のより詳細な振幅制御ループのより詳細な構成例を示すブロック図である。
【図１４】本発明の実施例において使用する振幅検出回路の具体例を示す回路図である。
【図１５】本発明の実施例において使用するループフィルタとその切替え回路の具体例を示す回路図である。
【符号の説明】
１００ 高周波ＩＣ
１１０ 位相分周回路１２０ 直交変調回路１３１ ミクサ１３２ ミクサ１４０ 位相検出回路１５０ 振幅検出回路１６０ 利得制御回路１７０ レジスタ１８０ シーケンサ１９０ 受信系回路２００ パワーモジュール２１０ パワーアンプ２２０ カプラ２３０ 電圧制御回路３００ ベースバンド回路ＴｘＶＣＯ 送信用発振器φＲＦ 高周波発振器からの発振信号φＩＦ 中間周波数の発振信号ＬＰＦ１ ループフィルタＩ，Ｑ Ｉ／Ｑ信号ＳＲＥＦ 基準信号ＳＦＢ フィードバック信号Ｃ０〜Ｃ４ 容量素子Ｒ１〜Ｒ３，ＲＴ１ 抵抗素子ＳＷ０〜ＳＷ３ スイッチＡＰＤ アナログ位相比較器ＤＰＤ デジタル位相比較器ＬＶＳ レベルシフト回路ＲＦ−ＶＣＯ 高周波発振器ＩＦ−ＶＣＯ 発振器ＭＶＧＡ，ＩＶＧＡ 可変利得増幅回路ＶＩＣ 電流電圧変換器
|
