移动通信改变了人们通信的方式并且移动电话从一种奢侈品转变成为生 活中的基本必须品。当今移动电话的使用由社会状态支配而不是被地理位置 或技术阻碍。虽然语音连接满足了通信的基本需要，移动语音连接继续甚至 进一步渗透到生活的每一天中，多种利用无线和/或有线网络并集成了移动多 媒体业务的应用将是移动通信革命的下一步发展方向。
实现多种高速率接入技术的第三代(3G)蜂窝网络和使用这些技术设计出 来的移动电话，实现了对集成多媒体业务应用的需求。这些应用支持使用高 级压缩标准的TV和音频应用、高分辨率游戏应用、音乐接口、外设接口支 持等。随着芯片设计者利用压缩和更高带宽发射更多信息，处理速度要求逐 渐增加。3G无线应用支持384Kbps到2Mbps的比特速率，可以允许芯片设计 者提供具有多媒体业务能力、高质量、干扰小、覆盖范围广的无线系统。
随着移动多媒体服务的使用和普及的增长，如功耗、网络容量低成本优 化和服务质量(QoS)等因素对当今蜂窝网运营商而言将变得更加重要。这些 因素可以通过细致的网络规划和操作、改善发射方法和改进接收机技术等方 法实现。为此，运营商们需要有技术能使其增加用于移动多媒体应用支持的 下行吞吐量，并从而为移动多媒体应用服务的消费者提供高QoS能力和速 率。当前，移动多媒体处理器不能完全依靠片上综合系统(SOC)作为当今移 动设备的高级整体系统解决方案。例如，传统移动处理器可以利用多个硬件 加速器以实现多种多媒体应用，而这些应用明显的增加功耗、实现复杂度、 移动处理器的占用面积(real estate)以及最后终端大小。
一些移动通信技术，例如全球移动通信系统(GSM)、通用无线分组业务 (GPRS)以及改进数据率GSM服务(EDGE)，可以利用直接调制或者极化调制。 极化调制包括将用同相信号(I)分量和正交信号(Q)分量表示的信号转换成利 用幅度(ρ)分量和相位(φ)分量表示。由同相信号(I)分量和正交信号(Q)分量表 示的信号转换成利用幅度(ρ)分量和相位(φ)分量表示可能会引入量化噪声。 因此，至少ρ和φ信号分量的一部分需要滤波处理。
存在着许多用于直接调制和/或极化调制发射机的集成电路(IC)设计，它 们是基于分数N锁相环(PLL)和/或∑-Δ调制技术实现的。这些IC设计中的 多数包括混合模拟和数字信号，对于此，CMOS技术是一种保持低功耗和低 制造成本的半导体制造技术选择。然而，在IC制造过程中引入的部件参数值 的偏差，以及电路工作时引起的温度偏差，可能需要模拟分量值是可调整或 者是可调谐的，以控制部件的特性。在很多PLL设计中，一个特别受关注的 领域就是低通滤波器特性。当低通滤波器的截断频率是在直接调制和/或极化 调制发射机用来发射信号的频率范围时，这将会引起一个特别的问题。那么， 被直接调制或者极化调制发射机调制的输入信号将会失真。进而，调制输出 信号可能失真。结果将是接收机接收到的被发射的数据不能完全重现原始的 提交给发射机发射的输入信号。
在一些现有的直接调制和/或极化调制发射机中，PLL电路中的模拟分量 值可以通过模拟控制电路来实现调谐。然而，使用模拟控制电路以控制模拟 PLL电路的一个限制是模拟PLL电路中的分量间的不匹配，而这将会对系统 性能有直接的影响。在极化调制发射机中使用这样的电路所带来的相关限制 是会在给极化调制发射机的输入信号的相位信号路径和幅度信号路径之间引 入时间偏移。
通过比较以上系统与本发明在下文并参考附图给出的一些方面，常规和 传统方式的进一步的限制和缺点对于本技术领域的人员将是非常明显的。

本发明结合下文中至少一个附图充分地展示和/或详尽地描述了一种在 直接调制和极化调制中用于数字跟踪的方法和系统，并在权利要求中将会更 加完全地给出。
根据本方面的一个方面，本发明提供了一种用于电路中处理信号的方法， 所述方法包括：在对信号进行直接调制或者对所述信号进行极化调制的过程 中，以自适应和数字方式控制模拟锁相环(PLL)。
作为优选，所述模拟PLL至少包括以下部件的中之一：整数N(integer-N) PLL、整数N合成器、分数N(fractional-N)PLL、分数N合成器、∑-Δ分 数N PLL、∑-Δ分数N合成器、混合PLL和混合合成器。
作为优选，该方法进一步包括生成所述信号的数字波形以用于所述自适 应和数字控制。
作为优选，该方法进一步包括基于根据所述数字波形和所述信号计算出 的目标函数的值生成所述数字控制信号。
作为优选，该方法进一步包括利用以下至少之一来最小化所述目标函数： 最小均方算法、共轭下降算法、递推最小二乘算法。
作为优选，该方法进一步包括基于所述模拟PLL产生的模拟反馈信号生 成数字控制信号，其中所述生成的数字控制信号用于所述自适应和数字控制。
作为优选，该方法进一步包括基于输入到所述模拟PLL内的压控振荡器 (VCO)的控制电压输入信号产生所述模拟反馈信号。
作为优选，该方法进一步包括通过所述模拟PLL内的分频器生成输出信 号以用于所述自适应和数字控制。
作为优选，所述自适应和数字控制包括调节至少以下之一：VCO增益因 子、电荷泵(charge pump)增益因子、PLL带宽参数、PLL控制增益参数、反 馈增益参数、电容值以及电阻值。
作为优选，所述自适应和数字控制包括调节参数均衡器电路的至少一个 系数。
作为优选，该方法进一步包括基于所述至少一个系数配置所述参数均衡 器电路内的至少以下之一：通带增益参数、滤波器下降(rolloff)参数、中 心频率参数、滤波器带宽参数。
作为优选，所述参数均衡器电路包括数字电路，所述数字电路包括以下 之一：有限脉冲响应滤波器和无限脉冲响应滤波器。
根据本方面的一个方面，本发明提供了一种用于电路中处理信号的系统， 所述系统包括：在对信号进行直接调制或者对该信号进行极化调制的过程中 以自适应和数字方式控制模拟锁相环(PLL)的至少一个电路。
作为优选，所述模拟PLL至少包括以下部件的中之一：整数N PLL、整 数N合成器、分数N PLL、分数N合成器、∑-Δ分数N PLL、∑-Δ分数N 合成器、混合PLL和混合合成器。
作为优选，所述至少一个电路生成所述信号的数字波形以用于所述自适 应和数字控制。
作为优选，所述至少一个电路基于根据所述数字波形和所述信号计算出 的目标函数的值生成所述数字控制信号。
作为优选，所述至少一个电路利用以下至少之一来最小化所述目标函数： 最小均方算法、共轭下降算法、递推最小二乘算法。
作为优选，所述至少一个电路基于所述模拟PLL产生的模拟反馈信号生 成数字控制信号，其中所述生成的数字控制信号用于所述自适应和数字控制。
作为优选，所述至少一个电路基于输入到所述模拟PLL内的压控振荡器 (VCO)的控制电压输入信号产生所述模拟反馈信号。
作为优选，所述至少一个电路通过所述模拟PLL内的分频器生成输出信 号以用于所述自适应和数字控制。
作为优选，所述自适应和数字控制包括调节至少以下之一：VCO增益因 子、电荷泵增益因子、PLL带宽参数、PLL控制增益参数、反馈增益参数、 电容值以及电阻值。
作为优选，所述自适应和数字控制包括调节参数均衡器电路的至少一个 系数。
作为优选，所述至少一个电路基于所述至少一个系数配置所述参数均衡 器电路内的至少以下之一：通带增益参数、滤波器下降(rolloff)参数、中 心频率参数、滤波器带宽参数。
作为优选，所述参数均衡器电路包括数字电路，所述数字电路包括以下 之一：有限脉冲响应滤波器和无限脉冲响应滤波器
本发明的这些与其他的优点、方面以及新特性，以及其具体的实施例， 可以从下文的描述和图中得到会更加完全的被理解。

图1A是依据本发明实施例的移动终端的示意框图；
图1B是结合本发明实施例使用的极化调制发射机的示意框图；
图2A是依据本发明实施例的具有数字跟踪的模拟PLL的示意框图；
图2B是结合本发明实施例使用的A/D信号转换的示意框图；
图3是依据本发明实施例的具有数字跟踪的模拟PLL的示意框图；
图4是依据本发明实施例的数字控制模拟分数N(Frac N)PLL的示意图；
图5A是依据本发明实施例的含有参数均衡器的数字控制模拟分数N (Frac N)PLL的示意图；
图5B是依据本发明实施例的数字控制参数均衡器电路的示意图；
图6是依据本发明实施例基于反馈信号数字控制的含有参数均衡器的数 字控制模拟分数N(Frac N)PLL的示意框图；
图7是依据本发明实施例的基于内部反馈信号数字控制的模拟分数N (Frac N)PLL的示意框图；
图8是依据本发明实施例用于模拟电路的数字跟踪控制的方法步骤的流 程图；
图9是结合本发明实施例使用的作为Kv的函数的PLL反馈频率响应的 示意图；
图10A是结合本发明实施例使用的基于阶跃响应获取数据的示意框图；
图10B是结合本发明实施例使用的统计测量值的示意框图。

本发明的一些实施例涉及在直接调制和极化调制中用于数字跟踪的方法 和系统。在本发明的多个实施例中，模拟PLL电路中的模拟分量值可以基于 数控输入信号来控制，该数控输入信号由数控电路基于该模拟PLL电路内产 生的模拟反馈信号来生成。该模拟反馈信号可以被该数控电路连续地检测或 者监视到，从而基于当前的模拟反馈信号产生随后的数控信号。响应当前模 拟反馈信号而连续监视和产生数控信号便可称为数字跟踪。这样，本发明的 多种实施例包括用于模拟PLL电路的数字跟踪的方法和系统。对于用于直接 调制发射机或者极化调制发射机的模拟PLL电路，本发明的多种实施例涉及 在直接调制和极化调制发射机中用于数字跟踪的方法和系统。利用模拟分数 N PLL设计的数字跟踪控制，可以利用超大规模集成电路(VLSI)IC制造技术 实现这些PLL设计的制造，其中模拟分量值可能对IC制造过程中引入的误 差和/或电路工作时引起的温度误差非常敏感。
本发明的多种实施例可以被许多无线通信系统使用，例如频率调制发射 机、蓝牙系统、ZigBee系统、数字增强无线通信系统(DECT)、全球移动通信 系统(GSM)、改进数据率GSM服务(EDGE)系统以及宽带码分多址接入 (WCDMA)系统。本发明的多种实施例也可以使用于软件无线电(SDR)架构 中。
图1A是依据本发明实施例的移动终端的示意框图。参考图1A，给出了 移动终端120，包括RF接收机123a、RF发射机123b、数字基带处理器129、 处理器125和存储器127。接收天线121a可以连接到RF接收机123a。发射 天线121b可以连接到RF发射机123b。
RF接收机123a可包括有用于处理接收到的RF信号的合适的逻辑、电 路和/或代码。RF接收机123a可以接收多个频带内的RF信号。该RF接收 机123a可以接收蜂窝频带内的信号，如GSM、GPRS和/或EDGE。该RF 接收机123a所支持的每一个频带都有相应的处理低噪声放大和下变频操作 的前端电路。
该RF接收机123a可以下变频接收的RF信号到基带频率信号，该信号 包括同相信号(I)分量和正交信号(Q)分量。在一些实例中，RF接收机123a可 以在传输这些分量到数字基带处理器129之前实现该基带信号分量的模数转 换。
数字基带处理器129可包括合适的逻辑、电路和/或代码，实现基带频率 信号的处理和/或操作。这样的话，数字基带处理器129可以处理或者操作从 RF接收机123a接收到的信号和/或将要发送给RF发射机123b的信号。基于 来自于已处理的信号的信息，数字基带处理器129还可以给RF接收机123a 和RF发射机123b提供控制和/或反馈信息。数字基带处理器129可以把从已 处理信号获得的信息和/或数据传送到处理器125和/或存储器127。而且，数 字基带处理器129可以接收来自于处理器125的信息和/或给存储器127的信 息，该信息可经处理后传送到RF发射机123b。
RF发射机123b可包括合适的逻辑、电路和/或代码，用于处理RF信号 以通过无线媒质发送。该RF发射机123b可以实现在多个频带内发送RF信 号。此外，例如，该RF发射机123b可以在蜂窝频带内发送信号。例如，该 RF发射机123b所支持的每一个频带可以有对应的用于处理放大和/或上变频 操作的前端电路。
该RF发射机123b可以把包含I/Q分量的基带信号转换成包含相位和/ 或幅度分量的信号，接着该信号被上变频为RF信号。在一些实例中，在上 变频之前，在该RF发射机123b可以实现对接收自数字基带处理器129的基 带信号分量的数模转换。
处理器125可包括合适的逻辑、电路和/或代码，实现移动终端120的控 制和/或数据处理操作。该处理器125可以被用来控制RF接收机123a、RF 发射机123b、数字基带处理器129和/或存储器127中的至少一部分。这样， 处理器125可以产生至少一个信号以用于控制移动终端120内的操作。处理 器125也可以执行那些被移动终端120调用的应用。
存储器127可包括合适的逻辑、电路和/或代码，实现移动终端120使用 的数据和/或其它信息的存储。例如，存储器127可以被用来存储由数字基带 处理器129和/或处理器125所产生的已处理过的数据。存储器127还可以被 用来存储信息，例如配置信息，该信息可能被用来控制移动终端120内至少 一个模块的操作。
图1B是结合本发明实施例使用的极化调制发射机的示意框图。参考图 1B，给出了数字基带处理器132、参考频率模块134、功率放大器152、带通 滤波器138、发射天线121b、锁相环(PLL)156、前置放大器144和笛卡尔到 极坐标转换模块158。极化调制发射机，如果1B所示，可以是移动终端的一 部分，例如如图1A所示的移动终端120的一部分。
参考频率模块134可包括合适的逻辑、电路和/或代码，用于产生本地振 荡(LO)和/或载波信号。该参考频率模块134可以包括有用来产生LO信号的 晶振。
数字基带处理器132可包括合适的逻辑、电路和/或代码，实现基带信号 的处理和/或操作。该数字基带处理器可以产生包含同相信号(I)分量和正交信 号(Q)分量的数字基带信号。该数字基带信号可以包括多个采样，其中每一个 采样值可包括多个比特，例如12比特。数字基带信号内的采样可以一定的采 样率进行，例如13MHz。数字基带信号内的每一个采样可以表示多个信号电 平，例如212或4096个信号电平。
带通滤波器138可包括合适的逻辑、电路和/或代码，通过处理并输入信 号以衰减掉低于下边界频率fLOW和高于上边界频率fHIGH频率范围的输入信 号幅度以产生一个输出信号。大于或者等于fLOW而小于或等于fHIGH的频率 范围所包含的是通带。
前置放大器144可包括合适的逻辑、电路和/或代码，用于产生输出信号， 相比于对应的输入信号的信号电平，该输出信号的信号电平具有固定的或者 可变的衰减。
功率放大器152可包括合适的逻辑、电路和/或代码，在足够的电功率下 基于输入信号产生输出信号。当该输出信号应用于电力负载时，该输出信号 的相关的幅度可以保持不变。当输入信号的幅度变化会引起相应输出信号的 幅度成正比关系的变化，该功率放大器152的特征在于线性操作。该功率放 大器152的相关增益可基于接收到的增益控制输入信号而变化。
笛卡尔空间到极化空间转换模块158可包括合适的逻辑、电路和/或代码， 用于产生对应于接收的输入信号的幅度和相位分量。笛卡尔空间到极化空间 转换模块158接收包括I和Q分量的数字基带信号。笛卡尔空间到极化空间 转换模块158可以产生该数字基带信号利用幅度(ρ)分量和相位(φ)分量表示 的形式。幅度分量可以表示幅度调制信号分量，而相位分量可以表示相位调 制信号分量。
分数N合成器156可包括合适的逻辑、电路和/或代码，利用相位调制信 号分量产生合成的RF信号。分数N合成器156可基于输入IF信号产生合成 的RF信号。基于对应输入IF信号的变化，分数N合成器156可以为该合成 的RF信号产生信号电平和/或频率的变化。分数N合成器156可以执行校正 和预失真过程以均衡在一定频率范围内该对应的变化，这将结合分数N合成 器142给出充分描述。
工作时，数字基带处理器132可以提供包含I和Q信号分量的基带信号。 该I和Q信号分量可以传送给笛卡尔空间到极化空间转换模块158。笛卡尔 空间到极化空间转换模块158产生与接收到的I和Q信号分量相对应的幅度 (ρ)分量和相位(φ)分量。该相位信号分量将传送给PLL 156。PLL 156可以 利用该相位信号分量和来自参考频率模块134的LO信号和/或载波频率信号 以产生RF合成信号。该RF合成信号的频率取决于从接收自参考频率模块 134的输入信号得到的载波频率。
前置放大器144可以改变RF合成信号的幅度值。该幅度已改变的RF合 成信号为输出RF合成信号。功率放大器152可以修改该输出RF合成信号的 幅度值。功率放大器152可以基于从笛卡尔到极化空间转换模块158接收到 的幅度分量信号，修改该输出RF合成信号的幅度值。该输出RF合成信号可 包括一定跨度频率范围内的信号分量。带通滤波器138可以通过减小在带通 滤波器138的通带外的信号分量的信号电平以限制放大后的输出RF合成信 号的频带。发射天线121a通过无线媒质发射该经过频带限制的信号。
图2A是依据本发明实施例的具有数字跟踪的模拟PLL的示意框图。参 考图2A，给出了PLL 220。在一个典型的极化调制发射机中，例如图1B所 示，PLL 220可以是典型的PLL 156。PLL 220可以包括模拟分数N PLL模块 221、模数转换(A/D)模块222、信号重构模块223和数字自适应算法模块224。
模拟分数N(Frac N)PLL模块221可包括合适的逻辑、电路和/或代码， 基于数字输入信号un产生模拟输出信号Ot。在直接调制发射机电路中，或在 极化调制发射机电路中，输出信号Ot可包括频率为F(un)的调频(FM)信号， 其中频率F(un)是基于输入信号un确定的。输出信号Ot可包括模拟信号。在 直接调制电路中，输入信号un可包括数字基带信号。在极化调制电路中，输 入信号un可包括相位分量，例如笛卡尔空间到极化空间转换模块158所产生 的相位分量。发射信号的中心频率以及频率F(un)响应un的变化而改变的间 隔量，可基于参考频率FRef和输入到该模拟分数N PLL模块221的输入N来 确定。该参考频率可以由参考频率模块134(图1B)在分数N PLL模块221内 部产生。输入N可以表示频分数量，它可以是非整数值。
A/D模块222可包括合适的逻辑、电路和/或代码，基于模拟输入信号pt 产生数字输出信号pn。该A/D模块222可以测量和转换模拟信息例如信号幅 度到适合数字处理的形式，例如与在不同时间点测量到的一系列信号幅度测 量值相对应的字节序列或者采样。该A/D转换处理包括采集、量化和编码。 采集包括采样模拟输入信号以获得不同时间点的信号幅度测量值或信号电 平。量化包括把信号测量范围分成不同的信号电平或者量化电平，以及将采 集到的信号电平映射到一个量化电平上。编码包括将该量化电平转换成包含 一个或者多个比特的数字表示形式。该A/D模块可以利用任何一种编码技术， 例如u律或A律算法。
信号重构模块223可以包括合适的逻辑、电路和/或代码，用于产生与输 入数字信号un近似的数字波形。该数字波形可以表示与数字输入信号内的采 样序列相对应的不同时刻的量化电平序列。
数字自适应算法模块224可包括合适的逻辑、电路和/或代码，基于数字 波形信号和输入信号un产生数字控制输出信号cn。该数字自适应算法模块 224可以基于该数字波形信号与输入信号的比较，产生该数字控制输出信号。
工作中，模拟分数N PLL模块221可以接收输入信号un和输入N。数字 控制输入信号cn的初始值可以基于在对模拟分数N PLL模块221初始化正常 操作之前执行的校正过程而得到。该模拟分数N PLL模块221可以产生输出 信号Ot，它包括来自于在FM信号中的输入信号un的调制数据。该分数N PLL 模块221可以产生输出反馈信号pt，传送给A/D模块222。A/D模块222可 以产生该信号pt的适合数字处理的表示形式。该表示形式包括利用数字编码 算法编码的采样序列。基于由A/D模块222产生的数字表示形式，信号重构 模块223可以产生数字波形信号。数字自适应算法模块224可以比较数字波 形信号和输入信号un。基于比较，数字自适应算法模块224可以产生下一个 数字控制信号cn+1，进而传送给模拟分数N PLL模块221。当模拟分数N PLL 模块221基于下一个输入信号un+1、输入N和下一个数字控制信号cn+1而产 生下一个采样反馈值pn+1，输出信号Ot和反馈信号pt将会受到影响。
模拟分数N PLL 221设计中的限制之一是虽然N的值越大使得F(un)的频 率可做出更加小的微调以响应输入信号un的变化，但是N值越大便可在模拟 分数N PLL 221电路内引入相位噪声，这将会限制频率F(un)响应输入信号 un的变化而改变的精度。
在本发明的多个实施例中，基于输出反馈信号pt，数字控制输入信号cn 可以调整模拟分数N PLL模块221内的电路参数。反馈信号pt可以是模拟信 号。模拟分数N PLL模块221可包含数模转换(D/A)电路，将数字控制输入 信号cn转换为一个或者多个对模拟电路的电路参数的调整值，例如，模拟分 数N PLL模块221的压控振荡器(VCO)增益因子Kv。VCO增益因子可以提 供输出频率F(un)响应输入信号un的变化而变化的响应度测量。
在本发明的一个典型实施例中，输出反馈信号pt可以提供对输出频率 F(un)响应输入信号un的变化而变化的响应度的测量。本发明的一个方面包括 一种方法和系统，通过该方法和系统，可连续地检测和/或监测模拟输出反馈 信号pt的值。基于该连续的监测，可以产生数字控制输入信号cn。模拟分数 N PLL模块221可以利用该数字控制输入信号调整模拟电路内的电路参数 值。为了响应该调整，产生下一个模拟输出反馈信号，由此进而产生下一个 数字控制输入信号。该过程可以在模拟分数N PLL模块221工作过程中持续 地执行。
图2B是结合本发明实施例使用的A/D信号转换的示意框图。参考图2B， 给出了模拟信号252、该模拟信号的数字表示254以及数字波形信号256。该 模拟信号252表示典型的模拟输出反馈信号pt(图2A)。数字表示254可以是 在不同时刻t0，t1，…，tn采样模拟信号252得到的。数字波形信号256表示数字 波形信号pn。数字波形信号256的值可以表示模拟信号252在时刻t0，t1，…，tn 采样和量化的值。
图3是依据本发明实施例的具有数字跟踪的模拟PLL的示意框图。参考 图3，给出了PLL 325。该PLL 325可包括模拟分数N PLL模块221、A/D模 块222、信号重构模块223、数字自适应模块224、校正模块326、多个数字 放大器327和328以及切换模块329。模拟分数N PLL模块221、A/D模块 222、信号重构模块223和数字自适应模块224已结合图2A进行了充分地描 述。
校正模块326可包括合适的逻辑、电路和/或代码，实现信号的生成和数 字波形输入信号的接收。一个或者多个生成的信号可以基于接收到的数字波 形输入信号而调整。
工作中，在校正过程中，切换模块329可以把来自校正模块326的输出 连接到分数N PLL模块221的输入端，并连接到数字自适应算法模块224 的输入端。处理器125(图1A)产生信号以使切换模块329将校正模块326 的输出连接至分数N PLL模块221的输入以及数字自适应算法模块224的输 入。校正模块326可以产生连接到切换模块329的输入端的输入信号。该信 号可被用来产生校正输出反馈信号pt。
基于该反馈信号，A/D模块222可以产生数字输出信号。数字放大器327 可以初始化配置为输出接收自A/D模块222的数字信号的未修正版本，该信 号将进一步传送给校正模块326。校正模块326对接收的数字信号执行测量。 基于测量值，该校正模块可以调整数字放大器327和328内的参数。该调整 可以包括修正数字放大器之一的数字增益值，修正全部数字放大器的数字增 益值，或者不修正任何一个数字放大器的数字增益值。
数字放大器327的数字增益的修正可以使得数字放大器327能够接收来 自于A/D模块222的数字信号，并输出数字信号给信号重构模块223，在其 输出的数字信号中，一个或者多个采样值相对于由A/D模块222产生的熟悉 信号内的对应值已经经过调整。数字放大器328的数字增益的修正可以使得 数字放大器328能够接收来自于数字自适应算法模块224的数字信号并可以 在产生输出信号控制信号cn以输入给模拟分数N PLL模块221时，修改该 数字信号内的一个或者多个值。
在校正过程结束时，切换模块329将输入信号un连接到模拟分数N PLL 模块221的输入端并连接到数字自适应算法模块224的输入上。这代表常规 电路(normal circuit)操作配置，如图2A中对PLL 220的描述。PLL 325的常 规操作与PLL 220的不同在于，对于PLL 325，数字控制信号cn可以基于数 字放大器328的数字增益(该增益可在校正过程中确定)进行修改。而且， 在PLL 325中，A/D模块222数字所产生的数字信号可以基于在校正过程中 确定的数字放大器327的数字增益来进行修正。
图4是依据本发明实施例的数字控制的模拟分数N(Frac N)PLL的示意 图。参考图4，给出了数控模拟分数N PLL 421。该数控模拟分数N PLL 421 包括相频检测器和电荷泵(PFD/CP)451、环路滤波器452、VCO 453、分频器 454、∑Δ调制器模块455以及加法器模块456。
相频检测器和电荷泵(PFD/CP)451可包括合适的电路、逻辑和/或代码， 基于参考输入信号Ref、反馈信号和数字控制输入信号cn产生电流i(F)。变 量F为表示与信号i(F)相关的频率的变量。Ref信号可以由晶体振荡器产生。 Ref信号可以通过频率FRef、幅度ARef和/或相位Ref定义。相频检测器和电 荷泵(PFD/CP)451中的PFD功能可以检测Ref信号和反馈信号之间在不同时 间点的相位差。相频检测器和电荷泵(PFD/CP)451中的CP功能可基于检测 到的相位差和数字控制输入信号cn产生电流i(F)。
环路滤波器452可包括合适的电路、逻辑和/或代码，用于基于接收的电 流i(F)产生控制电压信号VCntl。环路滤波器452的特征在于阻抗，该阻抗可随 频率的函数Zloop(F)而变化，其中变量F表示与信号i(F)相关的频率。控制电压 VCntl的近似值可以用以下方程表示：
$V_{\mathrm{Cntl}}\left(F\right)\cong Z_{\mathrm{loop}\left(F\right).}i\left(F\right)---\left[1\right]$
VCO 453可包括合适的电路、逻辑和/或代码，基于输入控制电压VCntl产 生输出信号ot。由VCO模块453产生的输出信号可以通过幅度、相位和/或 频率来定义。该产生的输出信号具有VCO频率Fv，可用以下给出的方程表 示：
$F_V\cong K_{V.}{V}_{\mathrm{Cntl}}---\left[2\right]$
其中Kv表示VCO增益因子，将输入控制电压VCntl的幅度与产生的输出信号 ot的对应频率关联起来。
分频器454可包括合适的逻辑、电路和/或代码，基于接收到的输入信号 和输入分频除数NF产生反馈信号。该反馈信号可以用幅度AFB、相位FB和/ 或频率FFB表示。对于频率为Fv的输入信号和输入除数NF，分频器454可以 产生频率为FFB的反馈信号，它可以用以下所示方程表示：
$F_{\mathrm{FB}}\cong \frac{F_V}{N_F}---\left[3\right]$
∑Δ模块455可包括合适的逻辑、电路和/或代码，基于接收到的数字输 入信号产生分频除数NF。分频除数NF可以包括整数部分和/或分数部分。∑Δ 模块455可针对接收的数字信号估计一个值，在比较该估计值与该接收的数 字信号时求得一个偏差，并基于当前的估计值和当前计算出的偏差生成下一 个估计值。基于该下一个估计值的值，∑Δ模块455可以输出下一个分频除 数NF的值。∑Δ模块455可以对接收的包含有特定频率范围内的噪声分量的 数字信号执行噪声整形，这是通过把一部分噪声分量移到高于和/或低于该特 定频率范围的频率来实现的。通过执行噪声整形，∑Δ模块455可以得到更 加精确的分频除数NF以响应接收的数字信号。
加法器模块456可包括合适的逻辑、电路和/或代码，基于输入数字信号 un和输入N产生输出数字信号。输入N指的是多个频率之一的索引，其中该 多个频率指的是频率段(bin)。加法器模块输出的数字信号可以表示成N+un 的和值，这可以基于例如二进制算法计算。
工作中，加法器模块456可以接收包含二进制值序列的数字输入信号un。 加法器模块456通过将索引N与信号un的每一个相应二进制值相加得到包含 二进制值序列的数字信号。基于从加法器模块456接收的该数字信号，∑Δ模 块455可以产生分频除数NF。
PFD/CP模块451接收由晶振产生的输入参考信号和由分频器454产生 的反馈信号。在给定的时间点t0，PFD/CP模块451比较输入参考信号的信号 电平ARef(t0)与反馈信号的信号电平AFB(t0)。基于这两个信号电平ARef(t0)和 RFB(t0)之间的比较结果，可以检测出输入参考信号和反馈信号之间的相位和/ 或频率差。基于检测到的相位和/或频率差以及当前数字控制输入信号cn， PFD/CP模块451可以产生对应的电流电平i(t0)。基于在当前时间点以及大概 一个或多个在前时间点产生的电流电平，PFD/CP模块451可产生电流i(F)， 其中变量F表示频率值。
环路滤波器452在时间点t0′接收电流i(F)并产生控制电压VCntl(t0′)，其中t0′ 表示时间点t0+δ。该控制电压还可作为输出反馈信号pt0′输出。VCO模块453 在时间点t0″接收控制电压VCntl(t0′)，其中t0″表示时间点t0′+δ。基于接收到的控 制电压，VCO模块453可以产生具有频率Fv(t0″)的输出信号ot。
分频器454在时间点t0接收信号ot，其中t0可以表示时间点t0″+δ。基于 该接收的信号ot和来自于∑Δ模块455的分频除数NF，分频器454可以产生 具有频率FFB(t0)的反馈信号，其可以用以下所示的方程表示：
$F_{\mathrm{FB}}\left(t^{\prime \prime \prime }\right)\cong \frac{F_V\left(t^{\prime \prime }\right)}{N_F}---\left[4\right]$
由分频器454在时间点t0′(其中t0′表示时间点t0+δ)产生的反馈信号 可以用来产生下一个输出信号ot+1。
图5A是依据本发明实施例的含有参数均衡器的数字控制模拟分数N (Frac N)PLL的示意图。参考图5A，给出了数控模拟分数N PLL 521。该数 控模拟分数N PLL 521包括PFD/CP 451、环路滤波器452、VCO 453、分频 器454和∑Δ模块455、加法器模块456以及参数均衡器模块561。PFD/CP 451、环路滤波器452、VCO 453、分频器454和∑Δ模块455已结合图4给 出了详细描述。
参数均衡器模块561可包括合适的逻辑、电路和/或代码，通过滤波数字 输入信号un产生数字输出信号yn。该参数均衡器模块561的滤波特性可以经 配置用于控制带宽、中心频率、相位和/或通带增益。该滤波特性可以配置成 补偿数字输入信号un中因产生该输入信号的电路的不均衡频率响应而引起 的失真，该不均衡频率响应是因PLL的部件451到456的闭环传输特性而造 成的。在本发明的多个实施例中，该滤波特性可以基于数字控制输入信号cn 来进行配置。
工作中，数控分数N PLL电路521可以产生如图4所描述的输出反馈信 号pt。图4和图5A所示的PLL电路之间的不同之处在于，用于分数N PLL 电路421的数控机制包括控制PFD/CP模块451的增益，而用于分数N PLL 电路521的数控机制包括通过控制参数均衡器模块561内的滤波参数来控制 对数字输入信号un的滤波。
图5B是依据本发明实施例的数字控制参数均衡器电路的示意图。参考 图5B，给出了参数均衡器模块561。该参数均衡器模块561包括数字滤波器 模块571、存储器572和系数求值模块573。
数字滤波器模块571可包括合适的逻辑、电路和/或代码，通过对数字输 入信号un的数字滤波产生数字输出信号yn。滤波特性，如带宽、中心频率和 /或通带增益，可以基于输入系数自适应地确定。本发明的一个典型的实施例 中，数字滤波器模块571包括无限脉冲响应(IIR)滤波器。在本发明的多个典 型实施例中，数字滤波器模块571可以包括其它合适的滤波方法，例如有限 脉冲响应(FIR)滤波器。
存储器572可包括合适的逻辑、电路和/或代码，用于存储数字控制参数 均衡器电路所使用的系数和参数。典型的参数包括高和/或低通带频率、增益 水平和滤波下降参数，这些参数可以用来确定在高于高通带频率和/或低于低 通带频率的频率下增益水平减小的速度。例如，典型的系数包括用来确定IIR 和/或FIR滤波器中的每一个抽头(tap)的缩放因子的值。各个缩放因子可以实 现对参数均衡器电路561的滤波特性的控制。
系数求值模块573可包括合适的逻辑、电路和/或代码，用于计算参数均 衡器电路561所使用的各个系数的值。该系数值可基于数字控制输入信号cn 来计算。
工作中，系数求值模块573可以接收数字控制输入信号cn。基于该数字 控制输入信号，系数求值模块573可以从存储器572获取当前参数值。使用 该当前参数值，可求出参数均衡器电路561的当前数字滤波器系数值。系数 求值模块573可以将产生的系数值存储在存储器572中。当处理数字输入信 号un时，数字滤波器571可以获取存储于存储器572中的当前系数集。数字 滤波器571可以产生数字输入信号un的数字滤波版本，其中该数字滤波特性 可基于从存储器572得到的系数来确定。基于输入信号un的数字滤波版本， 数字滤波器571可以产生数字输出信号yn。
图6是依据本发明实施例基于反馈信号数字控制的含有参数均衡器的数 字控制模拟分数N PLL的示意框图。参考图6，给出了数控模拟分数N PLL 621。该数控模拟分数N PLL 621包括PFD/CP 451、环路滤波器452、VCO 453、 分频器454和∑Δ模块455、加法器模块456、参数均衡器模块561以及信号 转电压模块681。PFD/CP 451、环路滤波器452、VCO 453、分频器模块454、 ∑Δ模块455、加法器模块456和参数均衡器模块561参见结合图5A给出的 详细描述。
信号转电压模块681可包括合适的逻辑、电路和/或代码，基于由分频器 454产生的模拟反馈信号产生模拟输出反馈信号pt。
工作中，图5A和图6中的PLL电路的不同之处在于，分数N PLL电路 521中，模拟输出反馈信号pt是基于给VCO模块453的控制电压VCntl产生的， 然而分数N PLL电路621中，模拟输出反馈信号是基于分频器454产生的反 馈信号而产生的。
图7是依据本发明实施例基于内部反馈信号数字控制的模拟分数N PLL 的示意框图。参考图7给出了数控模拟分数N PLL 721。该数控模拟分数N PLL 721包括PFD/CP 451、环路滤波器452、VCO 453、分频器454、∑Δ模 块455、加法器模块456、参数均衡器模块561以及信号转电压模块681。 PFD/CP 451、环路滤波器452、VCO 453、分频器454、∑Δ模块455、加法 器模块456、参数均衡器模块561、信号转电压模块681参见结合图6给出的 详细描述。
工作中，图4和图7中PLL电路的不同之处在于，分数N PLL电路421 中的模拟输出反馈信号pt是基于给VCO模块453的控制电压VCntl产生的，然 而分数N PLL电路721中的模拟输出反馈信号是基于通过分频器454产生的 反馈信号而产生的。
图8是依据本发明实施例用于模拟电路的数字跟踪控制的方法步骤的流 程图。参考图8，在步骤802，将数字输入信号un应用于模拟PLL电路221。 在步骤804，产生模拟反馈信号pt并发送到A/D模块222。在步骤806，输 出806，将A/D模块222的输出发送到信号重构模块223，进而将重构的数 字波形发送到数字自适应算法模块224。在步骤808，数字自适应模块224 产生数字控制信号cn。在步骤810，将该数字控制信号发送到分数N PLL 221 中的模拟电路，其中电路参数可以基于接收的数字控制信号进行调整。使用 经过调整后的电路参数，步骤802可以跟在步骤810之后处理下一个数字输 入信号。
PLL的带宽是我们希望跟踪的模拟量。这可以表示为αbw，其中α是比例 常数，而bw可以用以下表示：
bw＝KV.KD    [5]
其中KV表示VCO增益因子，而KD表示PFD/CP 451中的电荷泵的增益因子。 对于给定的KV值，带宽参数可以保持近似恒定，进而由此PLL电路的带宽 也近似恒定，如果满足：
$K_D=\frac{b_W}{K_V}---\left[6\right]$
参考方程式[6]，VCO增益因子可以基于VCO控制电压VCntl来估算。因 此，参考图4和图7，数字输入控制信号cn可以用来控制参数KD的值。如此， 模拟输出反馈信号pt可以用来跟踪带宽参数bw的变化。作为响应，可以产生 数字输入控制信号cn以调整当前KD的值，以使bw的值保持近似恒定。
在本发明的一个典型实施例中，对于PLL 421和PLL 721，从输入信号 un到输出信号ot的转换函数Ho(s)可以用以下方程式表示：
$H_o\left(S\right)=\frac{\mathrm{Re\; f}·\frac{K_{D·}{K}_V}{F\left(S\right)}}{1+\frac{K_{D·}{K}_V}{N}·\frac{F\left(S\right)}{S}}---\left[7\right]$
其中Ref表示给PLL的参考信号，s指频率，F(s)表示环路滤波器452的拉普 拉斯变换，而N表示图4和7中所示的频率段的索引。
在本发明的一个典型的实施例中，对于PLL 421，从输入信号un到反馈 信号pt的转换函数Ho(s)可以用以下方程式表示：
$H_p\left(S\right)=\frac{\mathrm{Re\; f}·\frac{K_D}{N}·F\left(s\right)}{1+\frac{K_{D·}{K}_V}{N}·\frac{F\left(S\right)}{S}}---\left[8\right]$
基于方程式[8]，输入信号un的重构版本可以根据经采样和滤波的反馈 信号pt按如下方程式计算得到：
${\hat{u}}_t=\frac{p_t}{H_p\left(s\right)}---\left[9a\right]$
${\hat{u}}_t=\frac{p_t·K_V}{\mathrm{Ref}}(\frac{N}{b_w·F\left(s\right)}+\frac{1}{s})---\left[9b\right]$
因此，基于该重构的输入信号的数字信号可以用以下所示方程式表示：
${\hat{u}}_{n+1}\left(k\right)=u_n-A^T·U_n+k·\frac{(P_n+B^T·P_n)}{\mathrm{Ref}}---\left[10\right]$
其中A和B表示的数字等效形式的系数矢量的分母和分子，而Un和 Pn分别表示PLL输入内的延迟线和反馈路径内的延迟线。Kv的值可以通过最 小化以下目标函数来计算得到：
$J_{n+1}\left(k\right)={(u_{n+1}-{\hat{u}}_{n+1}\left(k\right))}^2---\left[11\right]$
结合方程[11]利用最小均方(LMS)算法：
$k_{n+1}=k_n+\mu ·(P_{n+1}+B^T·P_{n+1})·(u_{n+1}-{\hat{u}}_{n+1}\left(k_n\right))---\left[12\right]$
由方程[6]可以推出：
$c_n=\frac{b_w}{k_n}---\left[13\right]$
在本发明的另外一个典型的实施例中，KV的值可以通过最小化以下目标函数 来计算得到：
$J_{n+1}\left(k\right)={(u_{n+1}-\frac{{\hat{o}}_{n+1}\left(k\right)}{N})}^2---\left[14\right]$
其中$\hat{o}\left(s\right)=N·K_V·P\left(S\right),$因此：
${\hat{o}}_n\left(k\right)=N·k·p_n---\left[15\right]$
结合方程[15]利用最小均方(LMS)算法：
$k_{n+1}=k_n+\mu ·p_{n+1}·(u_{n+1}-{\hat{o}}_{n+1}\left(k_n\right))---\left[16\right]$
当利用最陡下降算法、共轭下降算法、递推最小二乘算法或者其它合适 的数字自适应算法计算cn的值时，本发明的多个实施例也同样可以实现。
当利用最陡下降算法时，目标函数可以是如下所示的方程：
$J\left(k\right)=E\left[{\left|\right|u_n-\frac{{\hat{o}}_n\left(k\right)}{N}\left|\right|}^2\right]---\left[17a\right]$
J(k)＝Ruu(0)+R∞(0，k)-2.Ruo(0，k)    [17b]
其中E[]表示期望值，Ruu、Roo和Ruo表示自相关和互相关函数。基于方程[17]， 最陡下降更新算法如下方程所示：
kn＝kn+1+μ·(Rup(0，kn-1)-Rpo(0，kn-1))    [18a]
该等式可以近似表示为以下所示方程：
$k_n=k_{n-1}+\frac{\mu }{I}·\underset{i=1}{\overset{I}{\Sigma }}{P}_{n-1+i}·(u_{n·I+i}-\frac{{\hat{o}}_{n·I+i}\left(k_n\right)}{N})---\left[18b\right]$
其中I表示平均窗口长度。
工作中，CP增益因子KD和反馈信号pt分别具有增益误差eD和eV。误 差eD取决于模拟PLL电路内的电阻值的偏差，而eV是因A/D转换器电路内 偏差引起的。合并误差eVD＝eV.eD可以通过校正过程来估计。通过校正过程， 合并误差的中至少一部分可以被消除掉。
图9是结合本发明实施例使用的作为Kv的函数的PLL反馈频率响应的 示意图。图9给出了高分辩率频率(HDF)点和低分辩率(LDF)点的功率响应。 比值(其中PHDF，k和PLDF，k分别为在HDF和LDF点各自的功率响应)可用 于通过与预先计算的值进行比较来估计带宽参数bw。获得的估计结果K1正比 于eD而与eV无关。带宽的另外一个估计值可以用以下公式求得：
K2＝Ref·dcm/dcout    [19]
其中dcin是应用于PLL输入的阶跃值，而dcout是在VCntl处测得的DC值。K2 与eV成反比而与eD无关。eVD的值可以用以下所示方程计算：
evd＝K1/K2    [20]
由以上方程，数字控制信号可以用以下所示方程计算：
cn＝bw/(evd·kn)    [21]
通过基于输入信号的DC分量执行跟踪，校正过程可以扩展到独立于eV 的值跟踪带宽。在这种情况下，计算出的功率比可以表示为其中KO 表示针对参数bw的一个固定参考值。
在校正过程中，可以产生频率对应于LDF的正弦波，并测量出反馈功率 响应Pldf，kc c，其中kc是bw在校正时候的值。针对感兴趣的带宽范围内的k的值， 在LDF点测得的功率响应Pldf，k可以存储在查找表LUTLDF中。还会产生频率对应 于HDF的正弦波并测得反馈功率响应Phdf，kc c。该测量值可以用来更新kc的估计 值。在KO的反馈功率响应的一个更加精确的估计值可以通过来自于查找表 LUTLDF的信息计算得到。接着，可使用该新的功率估计值来计算kc的一个更 加精确的估计值。该过程可以通过迭代的方式执行以进一步减小估计误差。
该迭代算法可以归纳为如下所示方程：
$P_{\mathrm{ldf},k0}^{\left(0\right)}=P_{\mathrm{ldf},\mathrm{kc}}^c$
$\left.\begin{array}{c}{k}_0^i={\mathrm{LUT}}_{\mathrm{hdf}}^{-1}(P_{\mathrm{hdf},\mathrm{kc}}^c/P_{\mathrm{ldf},k0}^{(i-1)})\\ P_{\mathrm{ldf},k0}^{\left(i\right)}=P_{\mathrm{ldf},k0}^{(i-1)}·{\mathrm{LUT}}_{\mathrm{ldf}}\left(k_0\right)/{\mathrm{LUT}}_{\mathrm{ldf}}\left(k_0^{(i-1)}\right)\end{array}\right\}i=\mathrm{1,2},...,I---\left[22\right]$
$P_{\mathrm{ldf},\mathrm{kc}}^c=P_{\mathrm{ldf},k0}^{\left(I\right)}$
第n个带宽值Kn可以通过搜索表按如下方程产生：
$k_n={\mathrm{LUT}}_{\mathrm{hdf}}^{-1}(P_{\mathrm{out},n}/\left(P_{\mathrm{in},n}{P}_{\mathrm{ldf},\mathrm{kc}}^c\right))---\left[23\right]$
其中Pin，n和Pout，n是在足够长的第n个时间间隔内在低通频率范围上计算出的 输入和反馈功率。
参考图7，通过信号转电压模块681产生反馈信号pt。在这种情况下， 由输入信号到反馈信号的转换函数可以用如下所示方程表示：
$H_P\left(s\right)=\frac{\mathrm{Ref}}{s(1+K_d{K}_v/N·F\left(s\right))}---\left[24\right]$
基于以上反馈信号重构的输出信号的拉普拉斯变换可以用以下所示方 程表示：
$\hat{O}\left(s\right)=N·(\mathrm{Ref}·Y\left(s\right)-\mathrm{sP}\left(s\right))---\left[25\right]$
其中Y(s)指的是参数均衡器561的输出。因此，带宽参数c可以基于误差函 数计算得到：
$J_{n+1}\left(c\right)={(u_{n+1}-{\hat{o}}_{n+1}\left(c\right)/N)}^2---\left[26a\right]$
其中：
${\hat{o}}_{n+1}\left(c\right)=N(\mathrm{Ref}·y_{n+1}\left(c\right)-p_{n+1}+p_n)---\left[26b\right]$
用于估计Cn的LMS算法可以用以下所示方程表示：
$c_{n+1}=c_n+\mu ·(u_{n+1}-{\hat{O}}_{n+1}\left(c_n\right)/N)\frac{d}{d{c}_n}{y}_{n+1}\left(c_n\right)---\left[27\right]$
参考图6和图7，重构的输出信号的拉普拉斯变换可以用以下所示方程 表示：
$\hat{O}\left(s\right)=K_d{K}_v\mathrm{sF}\left(s\right)·P\left(s\right)---\left[28\right]$
因此，经数字化的重构输出可以用以下所示方程表示：
${\hat{O}}_{n+1}\left(k\right)=-A^T{\hat{O}}_n+k{K}_b·B^T{P}_n---\left[29\right]$
其中A和B表示sF(s)的数字等效形式的系数矢量分母和分子，而和Pn分别 是PLL重构输出内和反馈路径内的延迟线。Kv可以基于以下目标函数计算得 到：
$J_{n+1}\left(k\right)={(u_{n+1}-{\hat{O}}_{n+1}\left(k\right)/N)}^2---\left[30\right]$
基于LMS算法：
$k_{n+1}=k_n+\mu ·B^T{P}_{n+1}(u_{n+1}-{\hat{O}}_{n+1}\left(k_n\right)/N)---\left[31\right]$
在如GSM和EDGE这样的猝发数据通信系统内，需要在数据猝发串的开 始计算出参数估计值。在本发明的多个实施例中，数据获取可以与前述的校 正过程相结合。例如，可产生频率处于HDF点的正弦波，并测量出反馈功率 响应Phdf，k a。根据法则$c_a={\mathrm{LUT}}_{\mathrm{bdf}}^{-1}(P_{\mathrm{bdf},k}^a/P_{\mathrm{ldf},k}^c)$对计算出的查找表执行搜索，便可 计算出获取值ca。
利用了参数均衡后，数据获取可以利用阶跃触发器(step trigger)完成。 图10A是结合本发明实施例使用的基于阶跃响应获取数据的示意框图。图 10B是结合本发明实施例使用的统计测量值的示意框图。图10B给出了基于 相位反馈阶跃响应的测量统计值ya，其与c呈线性关系，而且可以用来估计 获取值ca＝(ya-β)/α ca＝(ya-β)/α，其中α和β是常数。该常数的估算可以在 校正过程中执行。对于2个不同的校PLL带宽，可以估算出相关的值ci和 yi，并可以用来针对α和β的值求解如下所示的多个方程：
yi＝α·ci+β，i＝1，2    [32]
对于i＝1，2的值yi可通过阶跃触发器计算出。对于i＝1，2的值ci可以通过给 PLL输入一个伪随机序列并利用LMS估计器来计算出。或者，对于i＝1，2的值 ci可以使用阶跃触发器结合如上所描述的校正过程来估计。例如，对于EDGE 和GSM系统，阶跃触发器可包括5个二进制的1后面跟随5个二进制的0组 成的序列。
在本发明的多个实施例中可以跟踪和/或控制的模拟参数包括VCO增益 KV、电荷泵增益KD、PLL带宽、PLL控制增益(通过数字放大器328)、反馈增 益(通过数字放大器327)、器件电容值、器件电阻值。在本发明的多个实施 例中，基于控制信号cn可以控制多个参数。例如，参数均衡器561中的电荷 泵增益KD和滤波特性可基于控制信号cn同时进行控制。
本发明的多个实施例可以在使用各种PLL设计的直接调制和/或极化调 制电路中实现。这些PLL设计可以包括例如使用整数N PLL或整数N合成器、 分数N PLL或分数N合成器、∑-Δ分数N PLL或∑-Δ合成器和/或混合PLL 或混合合成器的PLL设计。本发明的多个实施例也可以在各种两输入PLL设 计中实现。
本发明提出的在直接调制和极化调制中用于数字跟踪的方法和系统包括 锁相环(PLL)电路325中的至少一个电路，实现在对输入信号的直接调制或极 化调制过程中对模拟PLL的自适应和数字控制。该模拟PLL可包括以下至少 之一：整数N PLL、整数N合成器、分数N PLL、分数N合成器、∑-Δ分数 N PLL、∑-Δ合成器、混合PLL和/或混合合成器。信号重构模块223可以 产生输入信号的数字波形以用于该自适应和数字控制。数字自适应算法模块 224基于目标函数的值产生数字控制信号，该目标函数可以基于数字波形和 输入信号来计算出。
数字自适应算法模块224通过最小均方算法、共轭下降算法和/或递推最 小二乘算法来最小化目标函数。PLL电路325中的数字自适应算法模块224 基于模拟分数N PLL电路221内产生的模拟反馈信号来产生数字控制信号， 其中所产生的数字控制信号可以用于自适应和数字控制。环路滤波器452基 于输入给模拟分数N PLL电路221中的压控振荡器(VCO)的控制电压输入信号 来产生该模拟反馈信号。分频器454通过模拟分数N PLL电路221中的分频 器电路产生输出信号以用于该自适应和数字控制。
该自适应和数字控制包括调整VCO增益因子、电荷泵增益因子、PLL带 宽参数、PLL控制增益参数、反馈增益参数、电容值和/或电阻值。该自适应 和数字控制还包括调整参数均衡器电路561中的至少一个系数。数字自适应 算法模块224可以基于所述至少一个系数对参数均衡器电路561内的通带增 益参数、滤波器下降参数、中心频率参数和/或滤波器带宽参数进行配置。参 数均衡器电路561可包括数字电路，该数字电路包括有限脉冲响应滤波器和/ 或无限脉冲响应滤波器。
因此，本发明可以通过硬件、软件，或者软、硬件结合来实现。本发明 可以在至少一个计算机系统中以集中方式实现，或者由分布在几个互连的计 算机系统中的不同部分以分散方式实现。任何可以实现所述方法的计算机系 统或其它设备都是可适用的。常用软硬件的结合可以是安装有计算机程序的 通用计算机系统，通过安装和执行所述程序控制计算机系统，使其按所述方 法运行。在计算机系统中，利用处理器和存储单元来实现所述方法。
本发明还可以通过计算机程序产品进行实施，所述程序包含能够实现本 发明方法的全部特征，当其安装到计算机系统中时，通过运行，可以实现本 发明的方法。本文件中的计算机程序所指的是：可以采用任何程序语言、代 码或符号编写的一组指令的任何表达式，该指令组使系统具有信息处理能力， 以直接实现特定功能，或在进行下述一个或两个步骤之后实现特定功能：a) 转换成其它语言、编码或符号；b)以不同的格式再现。
本发明是通过几个具体实施例进行说明的，本领域技术人员应当明白， 在不脱离本发明范围的情况下，还可以对本发明进行各种变换及等同替代。 另外，针对特定情形或具体情况，可以对本发明做各种修改，而不脱离本发 明的范围。因此，本发明不局限于所公开的具体实施例，而应当包括落入本 发明权利要求范围内的全部实施方式。