変調器、及び、変調方法

本技術は、変調器、及び、変調方法に関し、特に、例えば、利便性の高い変調器を提供することができるようにする変調器、及び、変調方法に関する。

通信システムで利用される変調器として、例えば、複数のDBM(Double Balanced Mixer)で構成され、QPSK(Quadrature Phase Shift Keying)変調を行う変調器が提案されている(例えば、特許文献1を参照)。

国際公開第2002/030406号

特許文献1に記載の変調器において、DBMは、カスコード段及びゲイン段を有するカスコード(cascode)回路で構成される。カスコード段には、キャリア(搬送波)を出力する発振器が接続され、その発振器が出力するキャリアが入力される。一方、ゲイン段には、送信対象のデータとしてのBB(Base Band)信号が入力される。

カスコード回路では、出力の時間変化に対するカスコード段及びゲイン段の各ノードへの影響については、ゲイン段へ接続されているノードの方が小さい。すなわち、カスコード段の入力インピーダンスは、カスコード回路の出力の時間変化、及び、カスコード回路の出力に接続されている回路の入力インピーダンスの時間変化の影響を受けて変化しやすい。

また、発振器が、PLL(Phase Lock Loop)なしで構成される場合、発振器の発振周波数、すなわち、キャリアの周波数は、ノイズや、発振器に接続される負荷の時間的変化の影響で変化しやすい。

以上のような、発振器の発振周波数の変化を抑制する方法としては、発振器の出力にバッファ回路を設ける方法がある。しかしながら、バッファ回路を設けるのでは、消費電力の増加や、回路規模の増大等が生じ、変調器の利便性が損なわれる。

一方、特許文献1に記載のように、DBMで構成される変調器に、キャリアと、BB信号そのものとを入力した場合、変調器で行われるキャリアの変調は、BPSK(Binary Phase Shift Keying)等の位相変調になり、ASK(Amplitude Shift Keying)変調を行うことは困難である。

本技術は、このような状況に鑑みてなされたものであり、例えば、発振器の発振周波数の変化を抑制することが可能な変調器や、ASK変調が可能な変調器等の利便性の高い変調器を提供することができるようにするものである。

本技術の第1の変調器は、差動信号のベースバンド信号を構成するポジティブ信号及びネガティブ信号のうちの一方の信号に対応する第1の信号と、前記一方の信号がHレベルになっているHレベル区間、及び、前記一方の信号がLレベルになっているLレベル区間のうちの一方の区間において前記第1の信号のレベルと同一レベルの第2の信号とが入力されるように構成され、キャリアを、前記第1及び第2の信号で変調することにより、前記キャリアを前記ベースバンド信号でASK(Amplitude Shift Keying)変調した変調信号を生成する変調器である。

本技術の第1の変調方法は、差動信号のベースバンド信号を構成するポジティブ信号及びネガティブ信号のうちの一方の信号に対応する第1の信号と、前記一方の信号がHレベルになっているHレベル区間、及び、前記一方の信号がLレベルになっているLレベル区間のうちの一方の区間において前記第1の信号のレベルと同一レベルの第2の信号とで、キャリアを変調することにより、前記キャリアを前記ベースバンド信号でASK(Amplitude Shift Keying)変調した変調信号を生成する変調方法である。

本技術の第1の変調器及び変調法においては、差動信号のベースバンド信号を構成するポジティブ信号及びネガティブ信号のうちの一方の信号に対応する第1の信号と、前記一方の信号がHレベルになっているHレベル区間、及び、前記一方の信号がLレベルになっているLレベル区間のうちの一方の区間において前記第1の信号のレベルと同一レベルの第2の信号とで、キャリアが変調され、前記キャリアを前記ベースバンド信号でASK(Amplitude Shift Keying)変調した変調信号が生成される。

本技術の第2の変調器は、差動信号のキャリアが入力されるゲイン段と、ベースバンド信号が入力されるカスコード段とを有するカスコード回路で構成され、前記キャリアを、前記ベースバンド信号で変調する変調器である。

本技術の第2の変調方法は、ゲイン段とカスコード段とを有するカスコード回路の前記ゲイン段に、キャリアの差動信号を入力するとともに、前記カスコード段に、ベースバンド信号を入力し、前記キャリアを、前記ベースバンド信号で変調する変調方法である。

本技術の第2の変調器及び変調方法においては、ゲイン段とカスコード段とを有するカスコード回路の前記ゲイン段に、キャリアの差動信号が入力されるとともに、前記カスコード段に、ベースバンド信号が入力され、前記キャリアが、前記ベースバンド信号で変調される。

なお、変調器は、独立した装置であっても良いし、1つの装置を構成している内部ブロックであっても良い。

本技術によれば、利便性の高い変調器を提供することができる。

なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。

変調器として、シングルミキサを用いた変調システムの構成例を示す図である。

変調器として、シングルバランスドミキサを用いた変調システムの構成例を示す図である。

変調器として、DBMを用いた変調システムの構成例を示す図である。

本技術を適用した変調システムの一実施の形態の構成例を示す図である。

カスコード段102の第1の構成例を示す図である。

発振周波数の誤差を計測するシミュレーションのシミュレーション結果を示す図である。

変調器100の動作を説明する図である。

変換部90の第1の構成例を示す図である。

変換部90の第2の構成例を示す図である。

カスコード段102の第2の構成例を示す図である。

カスコード段102の第3の構成例を示す図である。

<変調器として、シングルミキサを用いた変調システムの構成例>

図1は、変調器として、シングルミキサを用いた変調システムの構成例を示す図である。

図1において、変調システムは、発振器10、変調器20、及び、アンプ40を有する。

発振器10は、発振によって所定の発振周波数のキャリアを生成して出力する。

変調器20は、シングルミキサであり、ゲイン段21、カスコード段22、及び、抵抗23を有するカスコード回路になっている。

ゲイン段21は、N(Negative)チャネルMOS FET(Metal Oxide Semiconductor Field Effect Transistor)であるFET31で構成される。

カスコード段22は、NチャネルMOS FETであるFET32で構成される。

FET31のソースは接地され、FET31のゲートには、BB信号が入力される。FET31のドレインは、FET32のソースに接続されている。

FET32のゲートには、発振器10が接続され、その発振器10が出力するキャリアLOが入力される。

FET32のドレインは、抵抗23の一端に接続され、抵抗23の他端は、電源Vddに接続されている。

アンプ40の入力端子は、カスコード段22(のFET32)と抵抗23との接続点に接続されている。アンプ40は、カスコード段22と抵抗23との接続点の信号を増幅して出力する。

以上のように構成される変調システムでは、BB信号(のレベル)に応じて、発振器10が出力するキャリアの振幅が変化するASK変調が行われる。

すなわち、変調器20では、FET32のゲートに入力されるキャリアL0に応じてFET32に流れる電流の振幅が、FET31のゲートに入力されるBB信号に応じて変化し、これにより、キャリアのASK変調が行われる。

変調器20でのASK変調により生成される変調信号は、カスコード段22と抵抗23との接続点に現れ、アンプ40を介して出力される。

<変調器として、シングルバランスドミキサを用いた変調システムの構成例>

図2は、変調器として、シングルバランスドミキサを用いた変調システムの構成例を示す図である。

なお、図中、図1の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。

図2において、変調システムは、発振器10、アンプ40、及び、変調器50を有する。

したがって、図2の変調システムは、発振器10及びアンプ40を有する点で、図1の場合と共通し、変調器20に代えて、変調器50を有する点で、図1の場合と相違する。

また、図2では、発振器10が、差動信号のキャリアを出力する点で、図1の場合と相違する。

ここで、発振器10は、差動信号のキャリアを出力することができる。キャリアとしての差動信号は、いわゆるポジティブ信号及びネガティブ信号で構成される。ポジティブ信号及びネガティブ信号のうちの一方の信号は、ポジティブ信号及びネガティブ信号に共通のレベル(コモン電位)(例えば、GND)に対して、他方の信号を反転した信号になっている。

なお、図1では、発振器10は、ポジティブ信号及びネガティブ信号のうちの一方である、例えば、ポジティブ信号に相当する、シングルエンド信号のキャリアを出力する。

変調器50は、シングルバランスドミキサであり、ゲイン段51、カスコード段52、並びに、抵抗53及び54を有するカスコード回路になっている。

ゲイン段51は、NチャネルMOS FETであるFET61で構成される。

カスコード段52は、NチャネルMOS FETであるFET62及び63で構成される差動対で構成される。

FET61のソースは接地され、FET61のゲートには、BB信号が入力される。FET61のドレインは、FET62及び63のソースに接続されている。したがって、FET62及び63のソースどうしは、接続されている。

FET62及び63のゲートには、発振器10が接続されている。FET62及び63のゲートには、発振器10が出力する差動信号のキャリアを構成するポジティブ信号+LO及びネガティブ信号-LOが、それぞれ供給される。

FET62のドレインは、抵抗53の一端に接続され、抵抗53の他端は、電源Vddに接続されている。

FET63のドレインは、抵抗54の一端に接続され、抵抗54の他端は、電源Vddに接続されている。

なお、図2では、カスコード段52(のFET62)と抵抗53との接続点、及び、カスコード段52(のFET62)と抵抗53との接続点が、アンプ40の2つの入力端子(非反転入力端子及び反転入力端子)に、それぞれ接続されている。

以上のように構成される変調システムでは、BB信号に応じて、発振器10が出力するキャリアの振幅が変化するASK変調が行われる。

すなわち、変調器50では、FET62及び63のゲートに入力されるキャリアのポジティブ信号+L0及びネガティブ信号-LOに応じてFET62及び63に流れる電流の振幅それぞれが、FET31のゲートに入力されるBB信号に応じて変化し、これにより、キャリアのASK変調が行われる。

変調器50でのASK変調により生成される変調信号は、カスコード段52と抵抗53及び54それぞれとの接続点に現れる。この変調信号は、差動信号になっており、アンプ40を介して出力される。

<変調器として、DBMを用いた変調システムの構成例>

図3は、変調器として、DBMを用いた変調システムの構成例を示す図である。

なお、図中、図1の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。

図3において、変調システムは、発振器10、アンプ40、及び、変調器70を有する。

したがって、図3の変調システムは、発振器10及びアンプ40を有する点で、図1の場合と共通し、変調器20に代えて、変調器70を有する点で、図1の場合と相違する。

なお、図3では、図2と同様に、発振器10が、差動信号のキャリアを出力する。

さらに、図3では、BB信号として、ポジティブ信号+BB及びネガティブ信号-BBで構成される差動信号が、変調器70に入力される。

変調器70は、DBMであり、ゲイン段71、カスコード段72、並びに、抵抗73及び74を有するカスコード回路になっている。

ゲイン段71は、NチャネルMOS FETであるFET81及び82で構成される。

カスコード段72は、NチャネルMOS FETであるFET83及び84で構成される差動対、並びに、NチャネルMOS FETであるFET85及び86で構成される差動対で構成される。

FET81のソースは接地され、FET81のゲートには、BB信号のポジティブ信号+BBが入力される。FET81のドレインは、FET83及び84のソースに接続されている。したがって、FET83及び84のソースどうしは、接続されている。

FET82のソースは接地され、FET82のゲートには、BB信号のネガティブ信号-BBが入力される。FET82のドレインは、FET85及び86のソースに接続されている。したがって、FET85及び86のソースどうしは、接続されている。

FET83及び84のゲートには、発振器10が接続されている。FET83及び84のゲートには、発振器10が出力する差動信号のキャリアを構成するポジティブ信号+LO及びネガティブ信号-LOが、それぞれ供給される。

FET83のドレインは、抵抗73の一端に接続され、抵抗73の他端は、電源Vddに接続されている。

FET84のドレインは、抵抗74の一端に接続され、抵抗74の他端は、電源Vddに接続されている。

FET85及び86のゲートには、発振器10が接続されている。FET85及び86のゲートには、発振器10が出力する差動信号のキャリアを構成するネガティブ信号-LO及びポジティブ信号+LOが、それぞれ供給される。

FET85のドレインは、抵抗73の一端に接続され、FET86のドレインは、抵抗74の一端に接続されている。

以上から、FET83及び85のドレイン、並びに、抵抗73は、接続されており、FET84及び86のドレイン、並びに、抵抗74も、接続されている。FET83及び85のドレイン、並びに、抵抗73の接続点を、接続点J1と記載し、FET84及び86のドレイン、並びに、抵抗74の接続点を、接続点J2と記載することとする。

図3では、接続点J1及びJ2が、アンプ40の2つの入力端子(非反転入力端子及び反転入力端子)に、それぞれ接続されている。

以上のように構成される変調システムでは、BB信号に応じて、発振器10が出力するキャリアの位相が変化するBPSK変調が行われる。

すなわち、変調器70では、大ざっぱには、例えば、ポジティブ信号+BBが(ゲートに)入力されるFET81がオンで、ネガティブ信号-BBが入力されるFET82がオフである場合、接続点J1には、FET83に流れる、キャリアのポジティブ信号+LOに対応する電流に対応する信号が現れる。また、FET81がオフで、FET82がオンである場合、接続点J1には、FET85に流れる、キャリアのネガティブ信号-LOに対応する電流に対応する信号が現れる。

したがって、接続点J1には、BB信号に応じて、キャリアをBPSK変調した信号が現れる。

また、接続点J2には、接続点J1に現れる信号を反転した信号が現れる。

したがって、接続点J1及びJ2には、BB信号に応じて、キャリアをBPSK変調した変調信号であって、差動信号になっている変調信号が現れる。

接続点J1及びJ2に現れる差動信号の変調信号は、アンプ40を介して出力される。

以上の図1ないし図3の変調システムは、様々な周波数のキャリアの変調に適用することができる。

ところで、周波数が30ないし300GHz程度、つまり、波長が、1ないし10mm程度の、いわゆるミリ波帯のキャリアの変調では、発振器10を差動構成として、差動信号のキャリアを用いることが多い。

以上のように、差動信号のキャリアを用いる場合、発振器10は、差動信号を入力することができる差動対で構成されるカスコード段52や72に接続される。そして、発振器10が出力する差動信号のキャリアは、カスコード段52や72(を構成する差動対(FET62及び63や、FET83及び84、FET85及び86))に入力される。

ここで、いま、説明を簡単にするため、カスコード回路である図1の変調器20、図2の変調器50、及び、図3の変調器70のうちの、例えば、変調器70に注目する。

カスコード回路である変調器70は、ゲイン段71及びカスコード段72を有し、変調器70の出力端子としての接続点J1及びJ2の時間変化に対するゲイン段71及びカスコード段72への影響については、ゲイン段71への影響の方がカスコード段72への影響より小さい。

すなわち、カスコード段72の入力インピーダンスは、カスコード回路である変調器70の出力端子としての接続点J1及びJ2に接続される回路、すなわち、ここでは、アンプ40の入力インピーダンスの影響を受けて変化しやすい。さらに、カスコード段72の入力インピーダンスは、カスコード段72の前段のゲイン段71に入力されるBB信号の影響を受けて変化しやすい。

カスコード段72の入力インピーダンスが変化する場合、そのカスコード段72に接続される発振器10の発振周波数であるキャリアの周波数が、カスコード段72の入力インピーダンスの変化に起因して変化する。

以上のような発振器10の発振周波数の変化を抑制する方法としては、例えば、PLLを用いて発振器10を構成する方法や、発振器10の出力に、バッファ回路を設けて、カスコード段72の入力インピーダンスの変化を、発振器10に伝達しない方法等がある。

しかしながら、PLLを用いて発振器10を構成するのでは、発振器10の高コスト化や大型化、消費電力の増加等が生じ、変調器70の利便性が損なわれる。

発振器10をPLL(による周波数の固定)なしで構成する場合、発振器10の出力に、バッファ回路を設けることにより、発振器10の発振周波数が、カスコード段72の入力インピーダンスの変化の影響により変化することを抑制することができる。

しかしながら、バッファ回路を設けるのでは、消費電力の増加や、回路規模の増大等が生じ、やはり、変調器70の利便性が損なわれる。

以上の点、変調器70の他、変調器20及び50でも同様である。

また、上述したように、シングルミキサである変調器20、及び、シングルバランスドミキサである変調器50では、ASK変調が行われるが、DBMである変調器70では、位相変調であるBPSK変調が行われる。

しかしながら、DBMの変調器において、ASK変調を行うことができれば、便利である。

そこで、以下では、PLLなしで構成された発振器10を、バッファ回路を設けることなく用いても、発振器10の発振周波数の変化を抑制することや、位相変調が行われるDBM等のミキサを用いて、ASK変調を行うことが可能な、利便性の高い変調器について説明する。

<本技術を適用した変調システムの一実施の形態>

図4は、本技術を適用した変調システムの一実施の形態の構成例を示す図である。

なお、図中、図1ないし図3の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。

図4において、変調システムは、発振器10、アンプ40、変換部90、及び、変調器100を有する。

したがって、図4の変調システムは、発振器10及びアンプ40を有する点で、図1ないし図3の場合と共通する。

但し、図4の変調システムは、変調器20,50、又は、70に代えて、変調器100を有する点、及び、変換部90が新たに設けられている点で、図1ないし図3の場合と相違する。

なお、図4では、図2及び図3と同様に、発振器10が、ポジティブ信号+LO及びネガティブ信号-LOで構成される差動信号のキャリアを出力する。さらに、図4では、図3と同様に、BB信号が、ポジティブ信号+BB及びネガティブ信号-BBで構成される差動信号になっている。

変換部90には、差動信号のBB信号が供給される。変換部90は、差動信号のBB信号を変換し、変換後のBB信号である変換BB信号を出力する。

変換BB信号は、第1の信号P及び第2の信号Nで構成される。

第1の信号Pは、BB信号のポジティブ信号+BB及びネガティブ信号-BBのうちの一方の信号に対応する信号である。

「BB信号のポジティブ信号+BB及びネガティブ信号-BBのうちの一方の信号に対応する信号」には、ポジティブ信号+BB及びネガティブ信号-BBのうちの一方の信号そのものの他、その一方の信号と同等の情報を有する信号(例えば、一方の信号をオフセットした信号や増幅した信号等)が含まれる。

第2の信号Nは、ポジティブ信号+BB及びネガティブ信号-BBのうちの一方の信号がHレベルになっているHレベル区間、及び、一方の信号がLレベルになっているLレベル区間のうちの一方の区間において第1の信号Pのレベルと同一レベルの信号である。

したがって、第2の信号Nとしては、例えば、Hレベル区間、及び、Lレベル区間のうちの一方の区間の第1の信号Pのレベルに固定の固定レベルの信号を採用することができる。

また、例えば、第1の信号P及び第2の信号Nとしては、ポジティブ信号+BB及びネガティブ信号-BBのうちの一方及び他方の信号を、Hレベル区間、及び、Lレベル区間のうちの一方の区間でレベルが一致するようにオフセットした信号を、それぞれ採用することができる。

なお、変換部90は、差動信号のBB信号を変換せずに、そのまま出力すること、すなわち、第1の信号P及び第2の信号Nとして、BB信号のポジティブ信号+BB及びネガティブ信号-BBそのものを、それぞれ出力することができる。

また、変調システムは、変換部90を設けずに構成することができる。但し、変調システムにおいて、ASK変調を行う場合、すなわち、キャリアをBB信号に従ってASK変調した変調信号を生成する場合には、変換部90において、BB信号を、BB信号のポジティブ信号+BB及びネガティブ信号-BBのうちの一方の信号に対応する第1の信号Pと、Hレベル区間及びLレベル区間のうちの一方の区間において第1の信号Pのレベルと同一レベルの第2の信号Nとに変換する必要がある。

以上の点、後述する変調システムでも、同様である。

変調器100は、ゲイン段101、カスコード段102、及び、負荷103を有するカスコード回路になっている。

ゲイン段101は、NチャネルMOS FETである2個のFET111及び112で構成される。

カスコード段102は、変調器100がカスコード回路となる範囲において、任意の構成をとることができる。

カスコード段102は、例えば、図3のカスコード段72のように、2個の差動対等で構成することができる。なお、カスコード段102は、カスコード段102の構成によっては、図示せぬ電源に接続される場合がある。

負荷103としては、変調器100が動作する範囲において、任意の負荷を採用することができる。

負荷103は、カスコード段102に接続されるとともに、図示せぬ電源に接続される。負荷103としては、図3の変調器70における負荷である抵抗73及び74のような抵抗の他、例えば、インダクタンス等を採用することができる。

図4の変調器100は、発振器10がゲイン段101に接続され、発振器10が出力するキャリアが、ゲイン段101に入力されるとともに、BB信号が、カスコード段102に入力されるように構成される。

すなわち、図1ないし図3では、発振器10がカスコード段22,52、又は、72に接続され、発振器10が出力するキャリアが、カスコード段22,52、又は、72に入力されるとともに、BB信号が、ゲイン段21,51、又は、71に入力されるが、図4では、発振器10がゲイン段101に接続され、発振器10が出力するキャリアが、ゲイン段101に入力されるとともに、BB信号が、変換部90を介して、カスコード段102に入力される。

ゲイン段101において、FET111のソースは接地され、FET111のゲートには、キャリアのポジティブ信号+LOが入力される。したがって、FET111には、キャリアのポジティブ信号+LOに従った電流が流れる。FET111のドレインは、カスコード段102に接続されている。

さらに、ゲイン段101において、FET112のソースは接地され、FET112のゲートには、キャリアのネガティブ信号-LOが入力される。したがって、FET112には、キャリアのネガティブ信号-LOに従った電流が流れる。FET112のドレインは、カスコード段102に接続されている。

カスコード段102では、変換部90からの変換BB信号に応じて、FET111及び112に流れる電流、すなわち、キャリアに対応する電流が流れ、これにより、BB信号に従ってキャリアを変調した変調信号が生成(出力)され、カスコード段102と負荷103との間を流れる。

カスコード段102が生成する変調信号は、例えば、差動信号になっており、カスコード段102と負荷103との間に接続されているアンプ40を介して出力される。ここでアンプ40としては、差動信号になっている変調信号のポジティブ信号及びネガティブ信号の両方を入力することができる1個の差動アンプを採用することができる。また、アンプ40としては、差動信号になっている変調信号のポジティブ信号及びネガティブ信号のうちの一方が入力される1個のシングルエンドアンプと他方が入力される他の1個のシングルエンドアンプとの、合計で2個のシングルエンドアンプを採用することができる。

以上のように、図4の変調器100では、発振器10が出力するキャリアが、ゲイン段101に入力されるとともに、BB信号が、カスコード段102に入力される。

変調器100では、ゲイン段101の入力インピーダンスに対する、変調器100の出力に接続されるアンプ40の入力インピーダンスの影響や、BB信号の影響は、発振器10と、BB信号やアンプ40それぞれとの中間に存在するカスコード段102の影響により軽減される。

以上のように、ゲイン段101の入力インピーダンスに対する、アンプ40の入力インピーダンスの影響や、BB信号の影響が軽減されるので、ゲイン段101に接続される発振器10の発振周波数が、アンプ40の入力インピーダンスの影響や、BB信号の影響により変化することを抑制することができる。

したがって、発振器10をPLLなしで構成し、発振器10の出力に、バッファ回路を設けない場合でも、発振器10の発振周波数の変化が抑制され、その結果、高コスト化、消費電力の増加、回路規模の増大を防止して、利便性の高い変調器100を提供することができる。

なお、図4では、変調器100は、ゲイン段101にキャリアを入力するとともに、カスコード段102に、変換BB信号を入力するように構成されているが、変調器100は、ゲイン段101に変換BB信号を入力するとともに、カスコード段102に、キャリアを入力するように構成することができる。

変調器100に対して、BB信号のポジティブ信号+BB及びネガティブ信号-BBのうちの一方の信号に対応する第1の信号Pと、Hレベル区間及びLレベル区間のうちの一方の区間において第1の信号Pのレベルと同一レベルの第2の信号Nを、変換BB信号として入力する場合、キャリア及び変換BB信号のそれぞれを、ゲイン段101及びカスコード段102のいずれに入力しても、ASK変調を行うことができる。

但し、ゲイン段101に変換BB信号を入力するとともに、カスコード段102に、キャリアを入力する場合には、図1ないし図3の場合と同様に、カスコード段102に接続される発振器10の発振周波数は、アンプ40の入力インピーダンスの影響や、BB信号の影響により変化しやすくなる。

以上の点、後述する変調システムでも、同様である。

<カスコード段102の第1の構成例>

図5は、図4のカスコード段102の第1の構成例を示す図である。

なお、図5では、図4の負荷103として、所定のインピーダンスの負荷125及び126が設けられている。

図5において、カスコード段102は、NチャネルMOS FETであるFET121及び122で構成される差動対、並びに、NチャネルMOS FETであるFET123及び124で構成される差動対の、2個の差動対で構成され、カスコード段102には、BB信号そのものが入力される。

FET121及び124のゲートには、変換BB信号の第1の信号Pとして、BB信号のポジティブ信号+BBが供給される。

FET122及び123のゲートには、変換BB信号の第2の信号Nとして、BB信号のネガティブ信号-BBが供給される。

FET121及び123のドレインは、負荷125の一端に接続され、負荷125の他端は、電源Vddに接続されている。

FET122及び124のドレインは、負荷126の一端に接続され、負荷126の他端は、電源Vddに接続されている。

FET121及び122のソースどうしは接続され、そのソースどうしの接続点は、ゲイン段101のFET111のドレインに接続されている。

FET123及び124のソースどうしは接続され、そのソースどうしの接続点は、ゲイン段101のFET112のドレインに接続されている。

図5では、FET122及び124、並びに、負荷126の接続点に接続された出力端子out1に現れる信号(以下、信号out1とも記載する)と、FET121及び123、並びに、負荷125の接続点に接続された出力端子out2に現れる信号(以下、信号out2とも記載する)とが、キャリアをBB信号でBPSK変調して得られる変調信号として出力される。この変調信号は、差動信号であり、信号out1及びou2は、差動信号の変調信号を構成するポジティブ信号及びネガティブ信号である。

すなわち、図5の変調器100では、大ざっぱには、例えば、ポジティブ信号+BBが入力されるFET121及び124がオンで、ネガティブ信号-BBが入力されるFET122及び123がオフである場合、変調信号のポジティブ信号out1としては、FET112に流れる、キャリアのネガティブ信号-LOに対応する信号が現れ、変調信号のネガティブ信号out2としては、FET111に流れる、キャリアのポジティブ信号+LOに対応する信号が現れる。

一方、FET121及び124がオフで、FET122及び123がオンである場合、変調信号のポジティブ信号out1としては、FET111に流れる、キャリアのポジティブ信号+LOに対応する信号が現れ、変調信号のネガティブ信号out2としては、FET112に流れる、キャリアのネガティブ信号-LOに対応する信号が現れる。

したがって、変調信号のポジティブ信号out1及びネガティブ信号out2としては、BB信号に応じて、キャリアをBPSK変調した信号が現れる。

以上のように、変調器100に、BB信号そのものが入力される場合には、変調器100では、BPSK変調が行われるが、キャリアが、ゲイン段101に入力されるとともに、BB信号が、カスコード段102に入力されることにより、図4で説明したように、ゲイン段101に接続される発振器10の発振周波数が、アンプ40の入力インピーダンスの影響や、BB信号の影響により変化することを抑制することができる。

図6は、BB信号の周波数に対する、PLLなしで構成される発振器10の発振周波数の誤差(変化量)を計測するシミュレーションのシミュレーション結果を示す図である。

図6において、横軸は、BB信号の周波数を表し、縦軸は、発振器10の発振周波数の変化量を表している。

グラフG1は、ゲイン段101にBB信号を入力するとともに、カスコード段102にキャリアを入力した場合の発振周波数の変化量を示している。グラフG2は、ゲイン段101にキャリアを入力するとともに、カスコード段102にBB信号を入力した場合の発振周波数の変化量を示している。

図6によれば、ゲイン段101にキャリアを入力するとともに、カスコード段102にBB信号を入力した場合(グラフG2)には、ゲイン段101にBB信号を入力するとともに、カスコード段102にキャリアを入力した場合(グラフG1)に比較して、発振周波数(キャリアの周波数)の変化が十分に抑制されていることを確認することができる。

図7は、図5のカスコード段102の第1の構成例において、カスコード段102に、BB信号そのものではない変換BB信号が入力される場合の変調器100の動作を説明する図である。

なお、図7では、図5の負荷125及び126として、所定の相互インダクタンスMを有するコイル131及び132が、それぞれ採用されている。

図7において、カスコード段102には、変換部90から、BB信号そのものではない変換BB信号が入力される。

すなわち、図7では、変換BB信号を構成する第1の信号P及び第2の信号Nとして、BB信号のポジティブ信号+BB及びネガティブ信号-BBを、ポジティブ信号+BBのHレベル区間(Hi)、及び、Lレベル区間(Lo)のうちの一方の区間である、例えば、Lレベル区間でレベルが一致するようにオフセットした信号が、それぞれ採用されている。

いま、FET121,122,123,124に流れる電流を、それぞれ、i1,i2,i3,i4と表すとともに、FET111及び112に流れる電流を、それぞれ、I_IN及びI_INBと表すこととする。

電流I_IN及びI_INBは、それぞれ、キャリアのポジティブ信号+LO及びネガティブ信号-LOに対応した信号になる。

Hレベル区間では、変換BB信号の第2の信号Nよりも高いレベルの第1の信号Pが入力されるFET121及び124には、電流I_IN及びI_INBが、電流i1及びi4として、それぞれ流れる。

その結果、電流i1が流れるFET121のドレインに接続された出力端子out2には、電流i1、すなわち、キャリアのポジティブ信号+LOに対応する電流I_INに対応する信号が現れる。

また、電流i4が流れるFET124のドレインに接続された出力端子out1には、電流i4、すなわち、キャリアのネガティブ信号-LOに対応する電流I_INBに対応する信号が現れる。

一方、Lレベル間では、変換BB信号の第1の信号Pと第2の信号Nとのレベルが同一であるため、電流i1及びi2は電流I_IN/2に等しくなり、電流i3及びi4は、電流I_INB/2に等しくなる。

電流I_IN及びI_INBは、大きさが等しい逆相の電流であるので、電流i1及びi3は、大きさが等しい逆相の電流になり、電流i2及びi4も、大きさが等しい逆相の電流になる。

その結果、電流i1が流れるFET121のドレイン、及び、その電流i1と逆相の電流i3が流れるFET123のドレインに接続された出力端子out2には、AC(alternating current)的に電流0に対応する信号が現れる。

また、電流i2が流れるFET122のドレイン、及び、その電流i2と逆相の電流i4が流れるFET124のドレインに接続された出力端子out1には、AC的に電流0に対応する信号が現れる。

したがって、変調信号のポジティブ信号out1及びネガティブ信号out2としては、BB信号に応じて、差動信号のキャリアを、変調率(度)100%でASK変調した差動信号が現れる。

以上のように、変換BB信号を構成する第1の信号P及び第2の信号Nとして、BB信号のポジティブ信号+BB及びネガティブ信号-BBを、Lレベル区間でレベルが一致するようにオフセットした信号を、それぞれ採用することで、ASK変調を行うことができる。

なお、図7では、キャリアを、ゲイン段101に入力するとともに、変換BB信号を、カスコード段102に入力しているが、変換BB信号を、ゲイン段101に入力するとともに、キャリアを、カスコード段102に入力することによっても、ASK変調を行うことができる。

但し、図7に示したように、キャリアを、ゲイン段101に入力するとともに、変換BB信号を、カスコード段102に入力する場合には、図4で説明したように、ゲイン段101に接続される発振器10の発振周波数の変化を抑制することができる。

<変換部90の構成例>

図8は、図4の変換部90の第1の構成例を示す図である。

すなわち、図8は、図7で説明したように、変換BB信号を構成する第1の信号P及び第2の信号Nとして、BB信号のポジティブ信号+BB及びネガティブ信号-BBを、ネガティブ信号-BBのHレベル区間でレベルが一致するように(反転増幅して)オフセットした信号を、それぞれ採用する場合の変換部90の構成例を示している。

図8において、変換部90は、差動アンプ141、並びに、電流源142及び143を有する。

差動アンプ141は、FET151,152、及び、153、並びに、抵抗154及び155を有する。

FET151は、NチャネルMOS FETであり、電流源として機能する。FET151のゲートには、所定のバイアス電圧が印加される。FET151のソースは、接地されており、FET151のドレインは、FET152及び153のソースと接続されている。

FET152及び153は、NチャネルMOS FETであり、それぞれのソースどうしが接続され、差動対を構成している。FET152のドレインは、一端が電源に接続された抵抗154の他端に接続され、FET153のドレインは、一端が電源に接続された抵抗155の他端に接続されている。

FET152のゲートは、差動アンプ141の入力端子P1と接続され、FET153のゲートは、差動アンプ141の入力端子P2と接続されている。

FET153と抵抗155との接続点は、差動信号のポジティブ信号を出力する、差動アンプ141の出力端子Q1に接続され、FET152と抵抗154との接続点は、差動信号のネガティブ信号を出力する、差動アンプ141の出力端子Q2に接続されている。

差動アンプ141の入力端子P1及びP2には、BB信号のポジティブ信号+BB及びネガティブ信号-BBが、それぞれ入力される。

差動アンプ141では、BB信号のポジティブ信号+BB及びネガティブ信号-BBが、所定のゲインで反転増幅され、反転増幅後のネガティブ信号-BB及びポジティブ信号+BBが、出力端子Q1及びQ2から、それぞれ出力される。

出力端子Q1及びQ2には、電流源142及び143がそれぞれ接続されている。

電流源142によって、出力端子Q1に電流を流すことで、出力端子Q1から出力される反転されたネガティブ信号-BBがオフセットされ、これにより、変換BB信号の第1の信号Pが生成される。

また、電流源143によって、出力端子Q2に電流を流すことで、出力端子Q2から出力される反転されたポジティブ信号+BBがオフセットされ、これにより、変換BB信号の第2の信号Nが生成される。

以上のようにして変換部90では、BB信号のポジティブ信号+BB及びネガティブ信号-BBを、ネガティブ信号-BBのHレベル区間(Hi)でレベルが一致するように反転増幅してオフセットすることで、変換BB信号を構成する第1の信号P及び第2の信号Nが生成される。すなわち、変換部90では、BB信号のネガティブ信号-BBが反転増幅されてオフセットされるとともに、BB信号のポジティブ信号+BBが反転増幅されてオフセットされることで、ネガティブ信号-BBに対応する第1の信号Pが生成されるとともに、ネガティブ信号-BBのHレベル区間において第1の信号Pと同一レベルの第2の信号Nとが生成される

そして、かかる変換BB信号を、変調回路100に入力することで、図7で説明したように、ASK変調を行うことができる。

図9は、図4の変換部90の第2の構成例を示す図である。

すなわち、図9は、図4で説明したように、変換BB信号の第1の信号Pとして、BB信号のポジティブ信号+BB及びネガティブ信号-BBのうちの一方の信号に対応する信号を採用するとともに、変換BB信号の第2の信号Nとして、一方の信号のHレベル区間、及び、Lレベル区間のうちの一方の区間の第1の信号Pのレベルに固定の固定レベルの信号を採用する場合の変換部90の構成例を示している。

図9において、変換部90は、インバータ161、及び、電源Vddを有する。

インバータ161には、BB信号のポジティブ信号+BBが入力される。インバータ161は、ポジティブ信号+BBを反転し、変換BB信号の第1の信号Pとして出力する。

インバータ161が出力する変換BB信号の第1の信号Pは、Hレベル区間(BB信号のポジティブ信号+BBがHレベルの区間)において、Lレベルとなり、Lレベル区間において、Hレベルとなる。

なお、インバータ161が出力するHレベルは、電源Vdd(の電圧)に等しいこととする。

図9の変換部90では、電源Vdd(の電圧)が、変換BB信号の第2の信号Nとして出力される。

したがって、図9の変換部90では、変換BB信号の第1の信号Pとして、BB信号のポジティブ信号+BB及びネガティブ信号-BBのうちの、例えば、ネガティブ信号-BBに対応する信号が出力されるとともに、変換BB信号の第2の信号Nとして、Hレベル区間、及び、Lレベル区間のうちの、例えば、Lレベル区間の第1の信号Pのレベル(ここでは、電源電圧Vdd)に固定の固定レベルの信号が出力される。

以上のように、変換BB信号の第1の信号Pとして、ネガティブ信号-BBに対応する信号を採用するとともに、変換BB信号の第2の信号Nとして、Lレベル区間の第1の信号Pのレベルに固定の固定レベルの信号を採用する場合も、変調器100において、ASK変調を行うことができる。

なお、第2の信号Nとして固定レベルを採用する場合、その固定レベルとしては、例えば、電源電圧VddやGNDを採用することができる。この場合、PVT(Process, Voltage and Temperature)ばらつきに対する耐性を向上させることができる。

<カスコード段102の第2の構成例>

図10は、図4のカスコード段102の第2の構成例を示す図である。

なお、図中、図5の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。

また、図10では、図7と同様に、図5の負荷125及び126として、所定の相互インダクタンスMを有するコイル131及び132が、それぞれ採用されている。

図10のカスコード段102は、FET121及び122で構成される1個の差動対と、1個のFET124を有する。

したがって、図10のカスコード段102は、FET121及び122で構成される差動対を有するとともに、FET124を有する点で、図5の場合と共通する。

但し、図10のカスコード段102は、FET123が設けられていない点、したがって、FET123及び124で構成される差動対を有しない点で、図5の場合と相違する。

図10では、カスコード段102に、例えば、変換BB信号を構成する第1の信号P及び第2の信号Nとして、BB信号のポジティブ信号+BB及びネガティブ信号-BBを、Lレベル区間でレベルが一致するようにオフセットした信号を入力することにより、ASK変調を行うことができる。

すなわち、カスコード段102では、第1の信号PがFET121及び124に入力され、第2の信号Nが、FET122に入力される。

したがって、変調器100では、図7の場合と同様に、ASK変調が行われ、FET122及び124のドレインに接続された出力端子out1には、図7の場合と同様の、ASK変調で得られる変調信号が現れる。

なお、図7では、出力端子out2に、FET123のドレインが接続されているが、図10では、FET123なしで、カスコード段102が構成されるため、出力端子out2には、FET123は接続されていない。

したがって、図10の出力端子out2に表される信号は、図7の出力端子out2に現れる信号とは異なり、そのため、図10では、FET122及び124のドレインに接続された出力端子out1から出力される信号が、シングルエンド信号の変調信号として使用される。

<カスコード段102の第3の構成例>

図11は、図4のカスコード段102の第3の構成例を示す図である。

なお、図中、図5の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。

また、図11では、図7と同様に、図5の負荷125及び126として、所定の相互インダクタンスMを有するコイル(インダクタンス)131及び132が、それぞれ採用されている。

図11のカスコード段102は、FET121及び122で構成される1個の差動対と、電流源171を有する。

したがって、図11のカスコード段102は、FET121及び122で構成される差動対を有する点で、図5の場合と共通する。

但し、図11のカスコード段102は、FET123及び124が設けられていない点、並びに、電流源171を有する点で、図5の場合と相違する。

図11では、カスコード段102に、例えば、変換BB信号を構成する第1の信号P及び第2の信号Nとして、BB信号のポジティブ信号+BB及びネガティブ信号-BBそのものを入力することにより、ASK変調を行うことができる。

すなわち、図11では、BB信号のポジティブ信号+BBがFET121に入力され、BB信号のネガティブ信号-BBがFET122に入力される。

FET121では、ポジティブ信号+BBに応じて、FET111に入力されるキャリアのポジティブ信号+LOに対応する電流が流れ、その結果、FET121のドレインに接続された出力端子out2には、ポジティブ信号+BBに応じて、キャリアのポジティブ信号+LO(に対応する信号)をASK変調した信号が現れる。

一方、FET122では、ネガティブ信号-BBに応じて、FET111に入力されるキャリアのポジティブ信号+LOに対応する電流が流れ、その結果、FET121のドレインに接続された出力端子out1には、ネガティブ信号-BBに応じて、キャリアのポジティブ信号+LOをASK変調した信号が現れる。

したがって、図11では、変調器100において、ASK変調が行われ、出力端子out1及びout2には、ASK変調で得られる変調信号が、差動信号として現れる。

以上、本技術を適用した変調システムについて説明したが、本技術の変調システムは、ミリ波帯の通信、その他の任意の帯域の通信に適用することができる。

ここで、本明細書において、システムとは、複数の構成要素(装置、モジュール(部品)等)の集合を意味し、すべての構成要素が同一筐体中にあるか否かは問わない。したがって、別個の筐体に収納され、ネットワークを介して接続されている複数の装置、及び、1つの筐体の中に複数のモジュールが収納されている1つの装置は、いずれも、システムである。

なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。

また、本明細書に記載された効果はあくまで例示であって限定されるものではなく、他の効果があってもよい。

なお、本技術は、以下のような構成をとることができる。

<1> 差動信号のベースバンド信号を構成するポジティブ信号及びネガティブ信号のうちの一方の信号に対応する第1の信号と、 前記一方の信号がHレベルになっているHレベル区間、及び、前記一方の信号がLレベルになっているLレベル区間のうちの一方の区間において前記第1の信号のレベルと同一レベルの第2の信号と が入力されるように構成され、 キャリアを、前記第1及び第2の信号で変調することにより、前記キャリアを前記ベースバンド信号でASK(Amplitude Shift Keying)変調した変調信号を生成する 変調器。 <2> 前記第2の信号は、固定のレベルの信号である <1>に記載の変調器。 <3> 前記第1の信号が、前記一方の信号をオフセットした信号であるとともに、前記第2の信号が、前記ポジティブ信号及び前記ネガティブ信号のうちの他方の信号をオフセットした信号である <1>に記載の変調器。 <4> 前記キャリアが入力されるゲイン段と、 前記第1及び第2の信号が入力されるカスコード段と を有するカスコード回路で構成される <1>ないし<3>のいずれかに記載の変調器。 <5> 前記ゲイン段は、差動信号のキャリアが入力される2個のトランジスタを有する <4>に記載の変調器。 <6> 前記カスコード段は、前記第1及び第2の信号がそれぞれ入力される2個の差動対を有する <4>又は<5>に記載の変調器。 <7> 前記カスコード段は、 前記第1及び第2の信号が入力される1個の差動対と、 前記第1及び第2の信号のうちの一方が入力される1個のトランジスタと を有する <4>又は<5>に記載の変調器。 <8> 前記カスコード段は、前記第1及び第2の信号が入力される1個の差動対を有する <4>又は<5>に記載の変調器。 <9> 前記カスコード回路の負荷として、インダクタンスを有する <4>ないし<8>のいずれかに記載の変調器。 <10> 差動信号のベースバンド信号を構成するポジティブ信号及びネガティブ信号のうちの一方の信号に対応する第1の信号と、 前記一方の信号がHレベルになっているHレベル区間、及び、前記一方の信号がLレベルになっているLレベル区間のうちの一方の区間において前記第1の信号のレベルと同一レベルの第2の信号と で、キャリアを変調することにより、前記キャリアを前記ベースバンド信号でASK(Amplitude Shift Keying)変調した変調信号を生成する 変調方法。 <11> 差動信号のキャリアが入力されるゲイン段と、 ベースバンド信号が入力されるカスコード段と を有するカスコード回路で構成され、 前記キャリアを、前記ベースバンド信号で変調する 変調器。 <12> 前記ゲイン段は、差動信号のキャリアが入力される2個のトランジスタを有する <11>に記載の変調器。 <13> 前記カスコード段は、差動信号のベースバンド信号がそれぞれ入力される2個の差動対を有する <11>又は<12>に記載の変調器。 <14> 前記カスコード段は、 差動信号のベースバンド信号が入力される1個の差動対と、 差動信号のベースバンド信号を構成するポジティブ信号及びネガティブ信号のうちの一方が入力される1個のトランジスタと を有する <11>又は<12>に記載の変調器。 <15> 前記カスコード段は、差動信号のベースバンド信号が入力される1個の差動対を有する <11>又は<12>に記載の変調器。 <16> 前記カスコード回路の負荷として、インダクタンスを有する <11>ないし<15>のいずれかに記載の変調器。 <17> ゲイン段とカスコード段とを有するカスコード回路の前記ゲイン段に、キャリアの差動信号を入力するとともに、前記カスコード段に、ベースバンド信号が入力し、 前記キャリアを、前記ベースバンド信号で変調する 変調方法。

10 発振器, 20 変調器, 21 ゲイン段, 22 カスコード段, 抵抗23, 31,32 FET, 40 アンプ, 50 変調器, 51 ゲイン段, 52 カスコード段, 53,54 抵抗, 61ないし63 FET, 70 変調器, 71 ゲイン段, 72 カスコード段, 73,74 抵抗, 81ないし86 FET, 90 変換部, 100 変調器, 101 ゲイン段, 102 カスコード段, 103 負荷, 111,112 FET, 121なしい124 FET, 125,126 負荷, 131,132 コイル, 141 差動アンプ, 142,143 電流源, 151ないし153 FET, 154,155 抵抗, 161 インバータ, 171 電流源