アナログ信号電力出力回路

本発明はアナログ信号の電力出力回路に関し、特に高周波に適した高能率かつ無歪なアナログ電力信号の出力回路に関する。

現在はデジタル通信時代であるが、高速・高周波の電力信号出力回路は相変わらず従来の各種のアナログ電力増幅回路が用いられている。
図2は一般的な高周波送信回路の一例であり、入力はデジタル・ベースバンドと称されるデジタル信号であるが、その出力であるI,Qと呼ばれる2つの信号をDA変換してアナログ信号に戻し、それぞれ搬送波で変調し、加算して、バンド・パス・フィルタを通し、電力増幅し、アンテナへ出力する。 つまり全てアナログ処理である。
デジタル・ベースバンド内で、比較的低い周波数の中間周波でデジタル的に変調を掛け、その出力をDA変換器でアナログに戻し、周波数変換して、バンド・パス・フィルタを掛け、電力増幅して、アンテナに供給する方法もしばしば用いられている。 最近は特にイメージ除去のためデジタル変調器でI,Qの2つの信号を作り、それぞれ周波数変換して、加算する方法が一般的である。 これは図2の「変調」を「周波数変換」に読み替えたものであり、その回路自体も同等のものである。

本願発明者は図1に示すように、デジタル・ベースバンド信号を入力とし、直接アンテナ出力可能な電力出力回路を提供することを目的とする。

本願発明者は、まず図5に示す従来のプリエンファシス機能付き有線通信用パルス出力回路を、図1の「変調＋電力増幅」として用いることを考えた。 この回路は抵抗とスイッチからなり、デジタル信号を電力出力することができる。 しかしこの出力は基本的に方形波出力である。 方形波はフーリエ級数展開により、
(2/π){sinΘ+(1/3)sin3Θ+(1/5)sin5Θ+(1/7)sin7Θ+…}
と表すことができ、3次高調波が1/3つまり-9.5dB、5次高調波が1/5つまり-14dB、…と高次高調波が多く含まれる。 通常電波法等の法令や通信規格により、高次高調波の発射は厳しく制限されており、無線通信出力としては使うことができない。 本願発明者はこれを解決する発明を提供する。
後述するが、抵抗を使ったDA変換器型の回路は電力効率がA級増幅器の約半分と、極めて悪いという欠点もある。 本願発明者は、電力効率も改善して実用化できる発明を提供する。
なお特許文献1の応用例のような有線通信では高調波が許容されることもある。 ただし、同文献に記載されたプリエンファシス処理は広域を伸ばす補正であり、本願の目的である無線用高周波電力出力回路の高調波を落とす対策には逆効果となるため、特許文献1には本願発明を示唆する内容は含まれていない。

次に特許文献2の図4に示すE級増幅回路を用いることを考えた。 その共振回路のクォリティ・ファクタ(以下「Q」と言う)によって、高調波成分が1次フィルタのほぼ1/Qに低減される。 これで電波法等の法令や通信規格の要求を満足できれば問題ないが、実際にはさらに厳しい高調波の減衰が必要なことが多い。 従って後段に更なるフィルタを設ける必要がある。
本願発明者はこれを解決する発明を提供する。
またE級増幅回路の欠点として、高効率のままで振幅を変えられないことが良く知られている。 つまり搬送波のみ、および搬送波の振幅変化の無い周波数変調波、位相変調波、並びに電信のみしか高効率で出力することができないという欠点がある。 本願発明者はアナログ的振幅変調波をも出力できる電力出力回路の発明を提供する。

本願は、
「複数の物理量素子と、それを切り替える複数のスイッチ素子からなる電力出力回路と、かかるスイッチ素子を制御するスイッチ制御回路からなる、電力出力回路および変調器を含む電力出力回路」であり、「前記スイッチ制御回により、基本波を発生させるとともに、少なくとも第三次高調波を抑制したことを特徴とする電力出力回路および変調器を含む電力出力回路」を含む。
また本願は前記物理量として抵抗を用いる場合に特に省電力を実現できる、「物理量間を結ぶスイッチ素子とその制御回路を有する電力出力回路および変調器を含む電力出力回路」を含む。
また本願は前記物理量として容量を用いる場合に、「共振用インダクタンスを用い、出力電力を可変しかつ省電力を実現できるスイッチ制御」を含む。

詳細は後述するが、
本願発明によれば、高調波抑制に優れ、かつ高効率な電力出力回路および変調器を含む電力出力回路が実現できる。
これにより、低周波のデジタル・ベースバンド信号から直接アンテナ出力可能な、変調器を含む電力出力回路を実現することができ、大幅な部品の削減やコストの削減を図ることができる。
本願発明によれば、スイッチ素子としてオン状態もしくはオフ状態のみを使うトランジスタを用いるものの、線形領域で使うトランジスタを必要としないため、アナログ的な歪を生じさせる部分がなく、無歪の電力出力回路を容易に実現できるという効果がある。

図5aは本願の第一の実施例の回路図である。
物理量素子E ₁とE ₂の一端を、それぞれスイッチ素子S ₁とS ₂を介して、かかるスイッチを制御するデジタル入力I ₁に応じて基準電圧V _refもしくはその基準点GNDに接続する回路である。 GNDをV _ref-と読み替えても良い。 E ₁とE ₂の他端を共通接続した点O ₁から出力を取り出し、負荷R _Lに与える構成である。 ここで特徴は、図5bに示した電圧波形V ₁とV ₂がそれぞれ得られるように、スイッチ素子S ₁とS ₂を制御することにある。 V ₁は、スイッチ素子S ₁を最初の半サイクルはV _refに、次の半サイクルはGNDに接続することで得られる電圧である。 V ₂はそれを位相器S _ftでπ/3ラジアン=60°遅らせた信号である。 かかるスイッチされたパルス状の波形を有する電源V ₁とV ₂を用い、図5aを図5cのように書き直すことができる。
またこの例ではE ₁とE ₂は等しい物理量を持つものとする。
物理量としては抵抗値や容量値が広く用いられているがこれに限定せず、インダクタンスや電流源等であっても良い。
物理量として抵抗値を用いる場合、負荷に並列に容量を挿入し(図示せず)、ロー・パス・フィルタを構成することを妨げない。
物理量として容量値を用いる場合、特許文献2と同様に、容量性リアクタンスを相殺するために負荷に直列にインダクタンスを挿入し(図示せず)、共振させることを妨げない。
スイッチ素子としてはMOSトランジスタが広く用いられているがこれに限定しない。

図5cをテブナンの定理を用いて等価変換すると、図5dが得られる。 ここで電圧源V _tは負荷開放端電圧であり、
V _t =(V ₁ +V ₂ )/2
となり、図5bの波形を用いて計算すると、図5eの波形が得られる。
またE _tは物理量E ₁とE ₂の並列値である。

この波形は、非特許文献1のFig.2においてt ₁ =1/3T,t ₂ =1/6Tとし、直流シフトしたものに他ならない。
この波形をフーリエ級数展開した結果は、
(2/π){1+sinΘ+(-1/5)sin5Θ+(-1/7)sin7Θ+(1/11)sin11Θ+…}
となり、3次高調波が相殺されている。

物理量として抵抗を用いる場合は、5次高調波が1/5つまり-14dB含まれるだけであり、それより高次の高調波はさらに小さい。 そこで図5fに示すように、負荷R _Lに破線で示す容量C _Lを並列接続して、1次の低域濾波器を構成するだけで、例えば5次高調波はさらに約-14dB減衰させて、合わせて28dBc程度の搬送波対雑音比C/Nを得ることができる。 それより高調波成分はさらに小さい。
また必要により、直流分阻止の容量を挿入してもよい(図示せず)。

図5gに示すように、物理量として容量を用い、インダクタL _Lを付加して共振させる場合は、5次高調波が1/25=-28dBのさらに1/Q含まれるだけである。 例えばQ=10のときは、C/N=48dBcとなる。 それより高次の高調波はさらに小さい。
この程度高調波を除去できれば、法令や規格を順守しつつ直接アンテナを介して出力できる場合がある。 つまり図1の電力出力回路を実現できた。 たとえ不充分な場合でも、簡単なフィルタを後置するだけで解決できる場合がほとんどであり、工業的には十分メリットがある。
また必要により、直流分阻止の容量を挿入してもよい(図示せず)。

図5aは、方形波の組み合わせで、3次高調波を相殺できることが工業的には重要である。 本実施例では、等しい物理量をもつ素子を2個用いるだけで、ほかには線形動作する素子を用いないので、極めて低歪である。
なおπ/3ラジアン=60°遅れのスイッチ制御信号を作り出す方法を例示すると、例えば予め6倍の周波数のクロック信号を作り、6分周することで正確なπ/3ラジアン=60°づつの位相遅れを作ることができる。 あるいは、3個の遅延回路をリング状にならべたリング・オシレータを作り、出力点を変えて、出力を取り出すことにより、容易にπ/3ラジアン=60°の位相差を作ることができる。

π/4ラジアン=45°毎にスイッチを制御することも可能である。 その場合は、0, 1, 1+0.404, 1, 0, -1, -1-0.404, -1, 0とすることでフーリエ級数展開したときの三次高調波をキャンセルできる。 0.404という大きさの物理量素子も用意して、これを足し込むスイッチ制御を追加することで対応できる。 同様に一般的にπ/mラジアン(m>2)で実現可能である。

図5aは、出力振幅は基準電圧源V _refで一義的に決まるので、原則一定である。 すなわち、搬送波出力振幅が一定の搬送波のみ、周波数変調波、位相変調波、および搬送波のオン/オフによる電信波に対応できる。

基準電圧源V _refの代わりに、比較的低周波のベースバンド信号をDA変換した電圧に置き換えることにより、その電圧に応じた振幅を持つ高周波信号を直接生成できる。 つまり振幅変調波や両側側波帯変調波を出力することが可能である。
しかしながら、ベースバンドのDA変換器やその出力の緩衝増幅器をA級動作させる必要があり、直接電力出力する場合には大きな電力を必要とし、効率的ではない。 この対策として、効率を高めた発明を以下に述べる。

図6aは本願の第二の実施例の回路図であり、
N個の物理量素子E ₁ 〜E _Nをそれぞれスイッチ素子S ₁ 〜S _Nで基準電源V _refとその基準点GNDのいずれかに切り替えることができる回路であり、物理量素子の他端を共通接続して出力とする回路である。 図5aと同じものの説明は省略する。
まずは全ての物理量素子が同じ物理量値E _uを持つとし、N個のうちのN/2+x個の物理量素子E ₁ 〜E _N/2+2xがV _ref側に接続され、残りのN/2-x個の物理量素子E _N/2+2x+1 〜E _NがGND側に接続された場合を想定する。 スイッチの状態に応じた電源を用いて、図6bのように書き直し、テブナンの定理を適用して図6cの回路に変換すると、開放端電圧V _tは
V _t =V _ref (N/2+x)/N=V _ref (0.5+x/N)
と表せる。 また等価物理量Etは、常にE _uをN個並列接続した値である。
ここで、例えばN=64,x=-31〜+31とすると、これは通常の6bitのDA変換器であり、6bitの分解能でデジタル値xに応じて0〜V _refの任意の出力電圧を得ることができる。

まず、上記の例で、2x個の物理量素子E ₁ 〜E _2xを高速で初めの半サイクルはV _refに、次の半サイクルはGNDに切り替える。 残りのN/2-x個の理量素子E _2x+1 〜E _N/2+2xはずっとV _refに接続し、N/2-x個の物理量素子E _N/2+2x+1 〜E _NはずっとGNDに接続しておく。 こうすると開放端出力電圧V _tは±V _ref・x/Nの振幅の高周波電力出力を得ることができる。 テブナンの定理に従って、これが負荷R _Lに出力される。 この場合、負荷R _Lには方形波が出力されるので、低域濾波器を構成するために容量C _Lを接続することを推奨する。

なお方形波状の出力ではなく、例えば個数xとして、正弦波デジタル化した信号を順次与えてやれば、任意の正弦波状の高周波出力を得ることができる。 xとしてデジタル・ドメインで所望の変調演算をしたものを用いれば、任意の変調波を出力することもできる。

図6dは図6a〜図6cの回路の物理量素子を抵抗とした場合の回路の例であり、負荷R _Lに並列に低域濾波器を構成する容量C _Lを付加している。 この回路はDA変換器そのものであり、等価物理量E _tを50Ωに選ぶと、直接標準的な伝送路や測定器に接続できる。 等価物理量E _tを75Ω,200Ω,300Ω等のアンテナの特性インピーダンスに合わせることもできる。

図6dは、電力効率が悪いという欠点がある。 簡単に計算してみると、負荷抵抗R _L 、等価物理量E _tもR _Lと等しくし、V _refの電圧がかかっている場合、開放端で最大V _ref peak-to-peakの正弦波を出せるので、整合負荷をつなぐとV _ref /2 ppとなり、負荷に伝達される最大出力電力(交流分)は実効値換算して、{(V _ref /2)/(2sqrt(2))} ² /R _L =V _ref ² /32R _Lが得られる。 例えばV _ref =1V、R _L =50Ωの場合の出力電力は0.625mW=-4dBmである。
一方無信号出力時、すなわちx=0のとき、交流出力電力はゼロにも関わらず、V _refからGNDへ直流電流が流れている。 等価的に第一の抵抗2R _LがV _refに、第二の抵抗2R _LがGNDに接続されるため、V _ref ² /4R _Lの無用な静止電力を消費している。 これは実に最大出力電力の8倍にのぼる。

アナログ回路をLSI化する場合、ノイズの回り込みを抑制するために差動構成とするのが一般的である。 実際、特許文献1および図3に示す電力出力回路も差動構成である。
差動構成の場合に図6dの欠点を克服する新たな回路を図6eとして提案する。

まず図6eにおいて、物理量素子は図6と同様に抵抗とする。 正側出力O ₁につながる2x個の物理量素子E ₁ 〜E _2xを高速で初めの半サイクルはV _refに、次の半サイクルはGNDに切り替える。 残りのN-2x個の物理量素子E _2x+1 〜E _Nはずっと物理量素子相互接続とする。 同様に負側出力O ₂につながる2x個の物理量素子E ₁ '〜E _2x 'を初めの半サイクルはGNDに、次の半サイクルはV _refに切り替える。 残りのにN/2-x個の物理量素子E _2X+1 '〜E _N 'はずっと抵抗間相互接続とする。
こうすると物理量素子間をスイッチ素子S _2x+1 〜S _N ,S _2x+1 '〜S _N 'を介してつないだ箇所の電位はどれもO ₁とO ₂の平均値となり、差動動作なのでその平均値はV _refとGNDの平均値すなわち中点電位V _ref 'と等しい。 V _ref '=V _ref /2である。

抵抗間をつないだ箇所の電位はみな中点電位V _ref 'に等しいので、図6fのようにこの部分を全て相互接続してV _ref /2の基準電源に接続しても、等価である。 なぜなら、同一電位どおしつまり電位差ゼロ間をつないだのであるから、オームの法則により、この結線には電流は流れず、この結線の有無で状態が変わらないからである。 また図6fの上半分の正側はV _refとV _ref '間、下半分の負側はV _ref 'とGND間につないだ2つの電力出力回路と等価である。

一方、図6eと図6fの回路において、無信号出力時、すなわちx=0のとき、交流出力電力はゼロであり、当然ながら正負の出力端子O ₁とO ₂間の電位差はゼロである。 従ってスイッチ素子S _2x+1 〜S _N ,S _2x+1 '〜S _N 'でつないだ各抵抗間は電位差がゼロであり、この各抵抗間に電流は流れず、無駄な静止電力消費は無い。 0022項に示した例に比べ電力効率が驚くほど改善できるという利点がある。
また図6eにおいて、説明の都合上、スイッチ制御は2xを単位として、偶数個まとめて行われている。 ここで2xをyと置き替えることにより、y個とN/2-y個の制御可能にでき、yを1個単位で制御できる。 つまり個数を半分にできる利点がある。 以下の実施例ではいちいち記さないが、スイッチ制御が2x単位の場合は同様な変換ができることは言うまでもない。

なおスイッチ素子S _2x+1 〜S _N ,S _2x+1 '〜S _N '間をつないだ部分には結局電流が流れないので、図6fのようにV _ref '端子を基準電源V _ref /2に接続することに限定されず、開放したままでも等価である。 あるいはバイパス容量を付けてバイパスしたり、大きな抵抗を介して基準電源V _ref /2に接続しても、等価である。
また、図6d〜4fでは、それぞれ1本の抵抗の一端をスイッチ素子を介してV _refやGND等に接続しているが、これを複数の抵抗をそれぞれ別のスイッチ素子を介してV _refやGNDにつなぐか開放するかという切り替えをしても良い。 この場合は、切り替え時の貫通電流を減らすことができる利点がある。

図6gは図6a〜図6cの回路の物理量素子を容量とした場合の回路の例であり、負荷R _Lに直列に共振用のインダクタを挿入したものである。 図6cの等価回路から明らかなように、この回路はN階調の電圧源と、等価容量とインダクタからなる共振回路と、負荷T _Lの回路である。 例えばN=1024とすると10bit DA変換器と等価であり、約0.1%の分解能で正弦波や変調波を含む任意のアナログ出力が可能である。 またその等価回路はE級のそれと同一であり、極めて高効率であることが期待できる。

以上の考察から、図6gは、これまで不可能とされていたE級増幅器の出力を高効率で超多値化できたことに他ならない。 工業的にこの意義は大きく、無線通信のみならず、有線通信やDC・ACコンバータ等の広い分野で高効率、低歪の製品を作り出せることを意味している。
0020項でスイッチ素子のオン・オフさせる個数xについて述べた。 実際のスイッチ制御は、xの個数に応じた本数をハイレベルにするサーモメータ・デコーダと呼ばれる公知の回路の出力で、上記半サイクルごとに切り替える信号をゲートすることで容易に実現できる。 そのほかにも、例えばスイッチ素子の制御端子を予め1個、2個、4個、8個・・づつまとめてつないでおき、xの二進コード表現で、上記半サイクルごとに切り替える信号をゲートする方法もある。 予め物理量素子の大きさを1個、2個並列相当、4個並列相当、8個並列相当のものを作っておき、これをxの二進コード表現で制御されるスイッチ素子で切り替えても同様である。 これらの組み合わせやその他の方法でもよく、例示に限定されない。

次に本願の第三の実施例として、図7aを用いて、変調器を含む電力出力回路を説明する。 図7aは回路図としてはほぼ図6aと同じであるが、スイッチ素子S ₁ 〜S _Nの制御方法に下記の特徴がある。
まず図7aにて、x個の物理量素子E _x+1 〜E ₁を高速搬送波で初めの半サイクルはV _refに、次の半サイクルはGNDに切り替える。 別のx個の物理量素子E _2x 〜E _x+1を、高速搬送波をπ/3ラジアン=60°遅らせた信号で同様に切り替える。 残りのN/2-x個の物理量素子E _2x+1 〜E _N/2+2xはずっとV _refに接続し、N/2-x個の物理量素子E _N/2+2x+1 〜E _NはGNDに接続しておく。
こうすると開放端出力電圧はV _tは±V _ref・x/Nの振幅の高周波電力出力を得ることができる。
前述と同様に、出力の波形をフーリエ級数展開すると、3次高調波が相殺され、5次,7次,11次・・の高調波を含み、００１３で述べたのと同様な高調波減衰度を得ることができる。 個数xとして、比較的低い周波数のベースバンド信号を与えると、この信号を高速搬送波で振幅変調波(正しくは両側波帯変調波)が得られる。

この回路の特徴は、変調器の機能を併せ持つ高周波電力出力回路である。 すなわち図7aに示す比較的低速なデジタル・ベースバンド信号をデジタル値xとして入力とし、それにより設定された個数2x個のスイッチを高速で交番するように制御することで、直接アンテナ出力可能なコンパクトな電力出力回路を実現することができた。
ここで、物理量としては少なくとも抵抗を使った図7d〜7e、もしくは容量を使った図7f〜7gを用いることができる。 ただしこれに限定されない。 また図7e,7gの回路を使い、N-2x個づつのスイッチS _2x+1 〜S _NとS _2x+1 '〜S _N 'を、V _refやV _ref 'へつなぐのではなく、相互接続することにより第二の実施例で示した通りの高効率な電力出力回路を実現できる。

実は図7eや図7gの差動型の回路において、００３２に示したスイッチ動作を細かく分析すると、0〜π/3ラジアンの区間はx個の物理量素子E _x+1 〜E ₁がV _refに、別のx個の物理量素子E _2x 〜E _x+1がGNDに接続されていることがわかる。 この期間のスイッチ素子S ₁ 〜S _2Xの制御を、物理量素子E _2x 〜E ₁とE _2x '〜E ₁ '間を相互接続するように変えることで、この期間にこれらの物理素子に流れる電流をゼロにすることができるのは明らかである。 π〜4π/3ラジアンの期間も同様である。
このようにより詳細にスイッチ制御することで、さらなる低消費電力化を図ることもできる。
００１７で述べた、例えば予め6倍の周波数のクロック信号を作り、6分周することで出来るπ/3ラジアン=60°づつの位相遅れを持つ信号から簡単な論理で、かかるスイッチ制御信号を作ることができる。 あるいは、3個の遅延回路をリング状にならべたリング・オシレータを用いても良い。

特に図示はしないが、スイッチの制御方法としては、上記のほかにも例えば、基準電源V _refとGND間を高速でスイッチングする素子を設け、ベースバンド信号で比較的ゆっくりスイッチングされるそれぞれx個のスイッチ素子を介してまとめてから、高速でスイッチングする素子に接続しても良い。
このようにすると高速で動くスイッチが限定できる利点がある。

０００２で述べたように図2のI,Qと呼ばれる2つの信号をπ/2ラジアン=90°位相差を持つ高速信号でそれぞれ変調する方式が広く用いられている。
本願の第三の実施例の「変調器を含む電力出力回路」を二つ並列接続し、I,Qそれぞれに合わせたスイッチ制御をすることで実現できる。 なおこの中身は、2N個(差動の場合は4N個)の物理素子とスイッチの直列接続の集まりなので、2つの「変調器を含む電力出力回路」を渾然一体にまとめて作り、正しくそれぞれの個数のスイッチ制御をしても良い。

本願発明によれば、これまでの常識を覆し、線形領域で動作するトランジスタを使わずに、高効率で、高調波妨害の少ない電力出力回路を構成することができる。 また歪を発生する要素がほとんどないので、極めて低歪である。
これにより、これまで必要だったアナログ動作の電力増幅回路を、不要にすることができる。 特に本願発明の電力出力回路を搭載した無線器の出力から直接アンテナに接続することができ、大幅なコストダウンも見込める。

本願を適用した無線送信器のブロック図の一例

従来の無線送信器のブロック図の一例

従来のプリエンファシス機能を有する有線通信用パルス出力回路の一例

従来のE級電力増幅回路の一例

本願の第一の実施例であり、同図aは基本回路図、同図bはスイッチにより印加される内部波形、同図cは電源を用いた等価回路、同図dはテブナンの定理を適用した等価回路、同図eはブナンの定理を適用した内部波形、同図fは抵抗を用いた実施例、同図gは容量を用いた実施例

本願の第二の実施例であり、同図aは基本回路図、同図bは電源を用いた等価回路、同図cはテブナンの定理を適用した等価回路、同図dは抵抗を用いた実施例、同図eは抵抗を用いた高効率な実施例、同図fは抵抗を用いた高効率な別の実施例、同図gは容量を用い高効率で可変出力かつ低電力化な実施例

本願の第三の実施例であり、同図aは基本回路図、同図bは電源を用いた等価回路、同図cはテブナンの定理を適用した等価回路、同図dは抵抗を用いた実施例、同図eは抵抗を用いた高効率な実施例、同図fは抵抗を用いた高効率な別の実施例、同図gは容量を用い高効率で可変出力かつ低電力化な実施例

E ₁ 〜E _N N個の物理量素子
E ₁ '〜E _N ' N個の物理量素子
S ₁ 〜S _N N個のスイッチ素子
S ₁ '〜S _N ' N個のスイッチ素子
Sft 位相器
V _ref ,V _ref ' 基準電圧源
GND 基準電圧(接地)
O ₁ ,O ₂出力端子
V ₁ ,V ₂電圧源
V ₁ ,V ₂電圧源
V _t等価電圧源
I ₁入力信号
R _L ,R _L1 ,R _L2負荷抵抗
C _L ,C _L1 ,C _L2容量
L _L ,L _L1 ,L _L2インダクタ