A method and apparatus for reducing the quantization noise

【発明の詳細な説明】 量子化雑音を削減する方法および装置 発明の分野 本発明は、一般にデジタル信号処理に関し、さらに詳しくは、デジタル信号処理の用途において量子化雑音を削減する方法および装置に関する。 発明の背景 デジタル信号処理は、多くの信号処理用途において、好適な実行例として発展しつつある。 改善された、高速で低価格のデジタル信号プロセッサ（ＤＳＰ）およびその他のデジタル回路素子の出現は、デジタル回路の汎用性および精度が高くなったことと共に、多くの信号処理用途をアナログ式からデジタル式に変換する動きを促進しつつある。 デジタル信号処理は、上記の利点やその他の利点をもつが、同時にある種の欠点を伴う。 たとえば、特に無線周波数（ＲＦ）通信の分野におけるある種の用途は、生来的にアナログである。 ＲＦ用途のための信号処理には、アナログ信号、たとえばＲＦまたは中間周波数（ＩＦ）信号をデジタル信号に変換し、同様にデジタル信号をアナログ信号に変換することを必要とするものがある。 多くのデジタル信号処理用途においては、広帯域デジタル・トランシーバで行われるものを含めて、信号の精度を高レベルの精度からより低いレベルの精度に変換しなければならない。 たとえば、32ビットの情報として表される信号を、16 ビットの情報として表される信号にしなければならない場合がある。 これは、たとえば、デジタル-アナログ変換器（ＤＡＣ）などのある種のデジタル処理素子の能力に制限があるためである。 しかし、このような変換を行う際には、情報の損失が起こる。 上記の例では、一定のデータ速度においては、32ビットは16ビットよりも多くの情報を表現することができることが明白である。 このような情報の損失の結果、量子化雑音が起こる。 第１図を参照して、量子化雑音の効果を示すために典型的な例が図示される。 図示された用例では、特定の周波数を有する16ビットのデジタル信号ＸがＤＡＣ 10によりアナログ信号に変換される。 しかし、ＤＡＣは12ビットの装置に過ぎない。 従って、信号Ｘをまず12ビットの信号に変換しなければならない。 通常の方法は、ハード量子化器12を用いることで、量子化器が信号Ｘの最下位ビット（Ｌ ＳＢ）、この場合は４個のＬＳＢを切り捨てて12ビットの信号Ｙを生成する。 この場合の搬送波に関する雑音をデシベル（dBc）で表すと、以下の式になる： 雑音（ｄＢｃ）＝ 20 log２ ^-n ただし、ｎはＤＡＣのビット数である。 これにより、雑音レベルは、12ビットのＤＡＣに関して（-72）ｄＢｃとなり、たとえば13ビットのＤＡＣなどに関しては（-78）ｄＢｃとなる。 雑音は、ナイキスト帯域幅全体に配分されることが多く、ヘルツあたりの雑音電力は無視できる程度である。 しかし、雑音は、信号の第２および第３高調波など、異なる周波数に現れることがよくあり、これが大きな問題となる。 特定の周波数に雑音が起こるという問題を克服するために、信号に擬似ランダム雑音を導入する方法が提案されている。 これはディザリング（di thering）と呼ばれることが多い。 米国特許第4,901,265号，第4,951,237号，第5 ,073,869号，第5,228,054号および第5,291,428号に、いくつかのディザリング法が記述されている。 ディザリングの主な欠点は、擬似ランダム雑音発生器回路構成を設ける必要があることで、これにより用途の実現が集約的で価格の高いものになる。 従って、デジタル信号処理回路の価格と複雑性をあまり増大させずに量子化雑音を削減する方法および装置が必要である。 図面の簡単な説明 第１図は、従来技術による16ビットから12ビットへの量子化回路のブロック図である。 第２図は、本発明の好適な実施例による量子化回路のブロック図である。 第３図は、第２図に示された量子化回路で用いられるフィルタの伝達関数である。 第４図は、本発明を用いずに切り捨てを行った量子化雑音をスペクトルで示すグラフである。 第５図は、第２図の量子化回路の性能をスペクトルで示すグラフである。 好適な実施例の詳細説明 本発明により、帰還信号が量子化回路の入力に印加されて、量子化雑音を削減する。 この帰還信号は、Ｎビットの信号のサンプルと、Ｍビットの量子化された信号の時間一致サンプルとの濾波された差として生成される。 ただしＭ＜Ｎである。 帰還信号は、量子化の前に入力信号から減じられ、それによって帯域外雑音を入力信号に導入して、被量子化信号の帯域内雑音を削減する。 第２図を参照して、Ｍ＜Ｎのとき、本発明によるＮビットからＭビットへの量子化回路200が図示される。 Ｎビットの信号Ｘは、加算器202に結合され、ここでＮビットの帰還信号Ｗが減じられる。 結果として得られた信号Ｘ′はＮビット・ ラッチ204内でサンプリングされ、同時にＭビット・ハード量子化器206内で量子化される。 ハード量子化器は、信号Ｘ ′のＭ-Ｎ個のＬＳＢを切り捨てて、有効にＭ-Ｎ個のＬＳＢをゼロの値に設定する。 Ｎビットの誤差信号Ｅは、ラッチ204に含まれるＸ′のＮビット・サンプルのＭ個の最上位ビット（ＭＳＢ）と、ハード量子化器206に含まれるＭビットの被量子化サンプルとの差として、加算器208内で生成される。 Ｘ′のＮビット・ サンプルのＬＳＢは変わらないままになる。 誤差信号Ｅは、フィルタ201で濾波されて、Ｎビットの帰還信号Ｗを生成する。 しかし、信号Ｘ′の任意のＭビットは、用途によってはハード量子化器206内にとどまる場合もあることを理解されたい。 さらに第２図には、ハード量子化器出力信号Ｙをアナログ信号に変換する12ビットのＤＡＣ212が図示される。 しかし、本発明の量子化回路200は、量子化雑音の導入を避けることがきわめて重要とされる高精度の情報信号から、より精度の低い情報信号への変換を必要とする任意のデジタル信号処理用途に便利であることを理解頂きたい。 フィルタ210は、入力信号Ｘに関して帯域外にある誤差信号Ｅの成分だけを通過させるように選定される。 好適な実施例においては、フイルタ２１０は、帰還信号Ｗにより低周波数で、また目的の帯域外からは離れて信号Ｘ′内に導入された雑音成分を実質的に維持する低域通過フィルタである。 これを第４図および第５図に示す。 第４図に示されるように、本発明を用いないと、ｆＸに示される目的の信号の周囲に、大きなエネルギを有するfsに示される偽雑音成分が現れる。 第５図に示されるように、フィルタ210のカットオフ周波数である周波数ｆ _fcoより下に、かなりの量のエネルギが存在するが、周波数ｆＸの目的の信号の周囲には、実質的に均等に配分された低レベルの雑音しかない。 本発明の試験にあたり、本発明を用いない12ビットの量子化器から通常に予測される（-72）ｄＢｃと比べて、ｆＸの周囲には（-93）ｄＢｃの雑音フロアが観察された。 これらのデータは、ＤＡＣ212のアナログ信号出力を参照して生成された。 量子化回路200の別の特徴は、信号Ｘが存在しないときに、あるいは実質的にゼロのときには、雑音出力がないことである。 従来技術によるディザリング法では、擬似ランダム雑音が量子化回路に連続して入力される。 入力信号がないときは、量子化回路の出力信号が擬似ランダム雑音になる。 本発明においては、入力信号Ｘがない場合あるいは実質的にゼロの場合は、Ｘ′のＮビット・サンプルとＭビットの被量子化サンプルとの差が実質的にゼロになる。 従って、量子化回路200の出力は、入力信号がないときはゼロになる。 量子化回路200の好適な実行例に関して説明されたように、誤差信号Ｅは16ビット信号である。 しかし、誤差信号Ｅに主に貢献するのはＮ-Ｍ個のＬＳＢであるので、Ｎ-Ｍビットの信号を代入することもできる。 このような実行例では、誤差信号Ｅの符号情報が失われる。 従って、信号Ｘ′から符号ビットを保持する（Ｎ-Ｍ）＋１ビットの誤差信号を実現することが望ましい。 この実行例により、誤差信号Ｅに関するデータ経路が簡略化され、同時にフィルタ210の寸法が小さくなる。 第３図を参照して、フィルタ210の好適な実行例の伝達関数が示される。 第３ 図に示されるように、フィルタ210は、３個の全加算器302，304，306と１個の遅延素子308とを用いて実現することのできる３実極フイルタ（3 real polefilter ）である。 本発明の好適な実施例においては、フィルタ210の極は、15/16になるよう選択され、これによって第３図に示される簡略化された実行例が可能になる。 図示されるように、この実行例は、乗算器を必要としないという利点を持ち、 このために特定用途向け集積回路（ＡＳＩＣ）におけるフィルタ210の実現が簡単になる。 フィルタ210は、好適な実施例では約100dＢである総合利得係数をさらに備える。 利得は、フィルタ210の各段で与えられ、入力信号Ｘに対する帰還信号Ｗのレベルを強化する。 すなわち入力信号Ｘにおける帰還信号Ｗの雑音生成効果を強化する。 上記の説明から理解頂けるように、本発明の量子化回路200は、特にＡＳＩＣ 実現に関してきわめて簡略化された実行例を提供する。 従来はディザリング法に必要とされた擬似ランダム雑音発生器を無くし、フィルタ設計を有利に選択できることでＡＳＩＣに必要とされるゲートを最小限に抑える。 本発明のこれらおよびその他の利点と用途とは、上記の説明と以下の請求項とから当業者には明白であろう。