Digital signal synthesizer and the calibration signal generator

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、デジタル信号シンセサイザ及び校正信号発生器に関する。

［従来技術及び発明が解決しようとする課題］ デジタル信号シンセサイザは、サンプリングされたデジタル信号をクロック信号に応じてデジタル・アナログ変換器（DAC）に送り、合成出力信号を発生する。 第５図は、合成する高周波信号Ｆ（ｗ）を周波数領域で示している。 第６図は、従来のデジタル信号シンセサイザのブロック図を示している。 信号Ｆ（ｗ）をサンプリングして得られたデジタル信号は、第６図のメモリ（50）に記憶される。 メモリ（50）の出力データは、クロック発生器（52）からのパルス周期Ｔのクロック信号に応じて、
一定の速度でDAC（54）に送られる。 この時、所謂エイリアシング歪を防止する為には、クロック信号の角周波数W0は、次の式で決まる下限値を有する。

W0＝２π/T≧２（Wc＋Ｗ） （１） ここで、Ｗは帯域幅、Wcは信号Ｆ（ｗ）の角周波数を表す。 第７図は、DAC（54）の出力信号を周波数領域で表している。 一般に、所望の信号Ｆ（ｗ）の周囲には、周波数領域でW0ラジアン毎に繰返し現れるスペクトル性分が存在する。 低域通過フィルタを使用して不要なスペクトル成分を除去し、第５図の周波数領域表示と同様の所望の出力信号を得る。 ここに示した従来のデジタル信号シンセサイザで、デジタル・アナログ変換後の信号再生を正確に行う為には、信号の最大周波数の２倍以上の周波数のクロック信号が必要である。 このように、従来のデジタル信号シンセサイザを用いて高周波信号を処理する場合には、クロック信号の周波数を非常に高くしなければならないので、デジタル回路は複雑化し、大容量のメモリも必要になるという問題があった。

従って、本発明の目的は、クロック信号の周波数を高くしたり、回路を複雑にすることなく、高周波信号をデジタル的に合成し得るデジタル信号シンセサイザ及び校正信号発生器を提供することである。

［課題を解決する為の手段及び作用］ 本発明によれば、低周波数のクロック信号を用いたデジタル信号シンセサイザ及び校正信号発生器を提供している。 合成されるデジタル信号はメモリに記憶されている。 このメモリからDACにデータを供給する際のクロック信号の周波数は、所望の信号の帯域幅の２倍以上で、
かつ所望の信号の周波数の２倍より低い。 この所望の信号の周波数を中心周波数に持つ帯域通過フィルタを用いて所望の出力信号を得ることが出来る。 従って、クロック信号の周波数を従来より低く設定して回路構成を簡単に出来る。

［実施例］ 第１図は、本発明のデジタル信号シンセサイザ（10）を示している。 メモリ（12）は、所望の信号Ｆ（ｗ）を表すデジタル・データを記憶している。 クロック発生器（16）からのクロック信号（角周波数W0、周期Ｔ）に応じて、メモリ（12）からDAC（14）にデータが送られる。 このクロック信号の角周波数W0は、所望の信号の帯域幅Ｗの２倍以上に設定されている。 即ち、 W0＝２π/T≧2W （２） 第２図に示すようなDAC（14）の出力信号が、帯域通過フィルタ（18）に送られ、その結果、第５図のような所望の信号が得られる。 この帯域通過フィルタ（18）の中心周波数は、所望の信号の周波数Wcに等しい。 クロック信号の周期Ｔは、繰り返し現れるスペクトル成分が互いに重なることによるエイリアシング歪を防止するように選択される。 これは、上記（２）式を満たすようにクロック信号の周期Ｔを選択することにより達成出来る。 繰り返し現れるスペクトル成分の１つの中心周波数が、所望の信号の周波数Wcに一致するようにすべきである。 この為には、メモリ（12）内の信号データの中心周波数Wc
trを選択して、W0の倍数とWctrの和がWcに等しくなるようにすれば良い。

上述のデジタル信号シンセサイザの１つの具体的な応用例は、テレビジョンのオーディオ回路の試験に使用される4.5MHzの校正信号のデジタル合成の場合である。 例えば、アメリカ合衆国のステレオ・テレビジョン方式（BT
SCシステム）に於けるオーディオ校正信号であるMTS信号（Multi−channel Television Sound Signal）の搬送波の周波数が4.5MHzである。 第３図は、低周波数のオーディオ信号（ベースバンド信号）及び4.5MHzの変調搬送波信号の合成に使用される校正信号発生器（20）を示している。 メモリ（22）は、実用的なMTS信号を表すデジタル信号を記憶しており、この信号は連続的にメモリ（22）から反復して出力させることが出来る。 このMTS
信号は4.5MHzの周波数の搬送波信号を例えば500KHzの周波数のオーディオ信号（ベースバンド信号）で変調した信号である。 メモリ（22）内の波形データの長さが13,7
28個のサンプルから成っている場合、4MHzのクロック信号を用いると、総てのMTS副搬送波信号の周波数を正確に発生し、且つこの発生した信号を4MHz/13,728＝291.3
75Hzか、又はこの整数倍の周波数の正弦波によって、特定の状態に変調することが出来る。 ２進アドレス・カウンタ（24）の計数範囲の値を波形データの長さ（例えば、13,728）に等しくプログラムすることが出来、このカウンタ（24）は、例えば4MHzのクロック周波数でメモリ（22）を繰り返しアドレスするのに使用される。 メモリ（22）の出力はレジスタ（26）を介してDAC（28）に入力される。 レジスタ（26）を駆動するのは、クロック信号CLKである。 DAC（28）の差動出力SIG及び/SIGは、
サンプリング手段であるミキサ（30）で差動信号CHOP及び/CHOPによって再びサンプリングされ、差動インパルス信号が発生する。 その後、この差動インパルス信号は低域通過フィルタ（LPF）（32）で処理され、差動増幅器（34）によってシングル・エンドの正弦波信号に変換される。 差動増幅器（34）の出力は別のLPF（36）と帯域通過フィルタ（BPF）（38）に入力し、LPF（36）からベースバンド信号が得られ、BPF（38）から変調搬送波信号が得られる。 ステート・マシン（40）は、発振器（42）からの高周波のマスタクロック信号MCLKに応じて、校正回路（20）に必要なタイミング信号CLK、CHO
P、/CHOPを発生する。 マスタクロック信号MCLKの周波数は、クロック信号CLKの周波数の倍数（例えば、夫々16M
Hz及び4MHz）である。 第４図は、ステート・マシン（4
0）からのタイミング信号の関係を示している。 第４図から判るように、DAC（28）の差動出力SIG及び/SIGは、
DAC（28）のホールド期間の最後の1/4の期間中にCHOP及び/CHOP信号により再びサンプリングされる。 これにより、DAC（28）の各出力パルスの最初の部分に生じるリンギングに起因するエイリアシング歪を除去し得る。 このように、DAC（28）の出力の「切り取り（チョッピング）」は、有効データ・ホールド期間を1/4に減少することにより、高周波（4.5MHz）のエイリアス化イメージ（エイリアシングにより生じる為スペクトル）のスペクトル・エネルギを増加し、ベースバンド信号の高周波スペクトルのロールオフ（波形のなまり）を低減する。 上述のデジタル信号シンセサイザを使用することにより、
この校正回路は、テレビジョンのオーディオ回路の試験に必要な低周波数（０−200KHz）のオーディオ信号及び
4.5MHzの変調搬送波信号を発生し得る。 この具体的な応用例では、クロック信号の最高周波数は4MHzであり、このクロック周波数は、第６図の従来のデジタル信号シンセサイザの場合に必要な9MHz以上のクロック周波数より十分に低くすることが出来る。

従って、本発明によれば、帯域通過フィルタを用いることにより、従来より低周波数のクロック信号で動作し、
所望の合成信号が得られるデジタル信号シンセサイザを提供出来る。

以上本発明の好適実施例について説明したが、本発明はここに説明した実施例のみに限定されるものではなく、
本発明の要旨を逸脱する事なく必要に応じて種々の変形及び変更を実施し得る事は当業者には明らかである。

［発明の効果］ 本発明によれば、所望の出力信号の周波数を中心周波数とする帯域通過フィルタ処理をすることによりエイリアシング歪の発生を防止出来るので、所望の出力信号の周波数帯域幅の２倍以上のクロック周波数でデジタル・アナログ変換をすれば良く、従来のように、所望の出力信号の周波数の２倍以上の周波数のクロック周波数を使用する必要がなくなり、クロック周波数を従来よりも大幅に低減することが可能となるので、回路構成の簡単なデジタル信号シンセサイザ及び校正信号発生器を提供出来る。

【図面の簡単な説明】

第１図は、本発明のデジタル信号シンセサイザの１実施例のブロック図、第２図は、第１図のデジタル・アナログ変換器の出力信号の周波数領域表示の図、第３図は、
本発明を具体的に応用した校正信号発生器のブロック図、第４図は、第３図の回路の主要波形図、第５図は、
合成される信号の周波数領域表示図、第６図は、従来のデジタル信号シンセサイザのブロック図、第７図は、第６図のデジタル・アナログ変換器の出力信号の周波数領域表示図である。 （12）は記憶手段（メモリ）、（14）はデジタル・アナログ変換手段、（18）は帯域通過フィルタ手段、（22）
は記憶手段（メモリ）、（28）はデジタル・アナログ変換手段、（30）はサンプリング手段（ミキサ）、（3
2），（34）は変換手段、（36），（38）はフィルタ手段である。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−113505（ＪＰ，Ａ) 特開 昭61−175972（ＪＰ，Ａ) 実公 昭61−3163（ＪＰ，Ｙ２)