在发射装置中，例如移动式射频，调变信号第一必须在射频载体 上调变及第二该载体频率必须被稳定化及为可调整的。
进行此工作的一种方式为由锁相回路，PLL，提供，其第一被用做 频率合成器及第二被引入其内的调变信号，该调变信号可在PLL的不 同点送入，且内隐高传输滤波器或低传输滤波器响应以该调变信号的 连接点为基础得到。
文件德国专利199 19 167订定一种调变器及使用PLL电路的相位 或频率调变方法，于此该调变信号在PLL的点被引入，于此得到高传 输滤波器响应以用于调变频率，及同时在PLL的其它点被引入，于此 得到低传输滤波器响应。此种调变器亦被称为两点调变器。一般，该 调变信号藉由改变在PLL的除频器的除法比率以数字型式特征于在 PLL的振荡器输入，及同时以模拟型式。
此种两点调变的基本优点为控制回路的频宽可被设计为远小于该 经调变数据传送事实上所需要，此产生在噪声响应的优点。此外，与” 开放回路”设计相反，在开放回路一旦该PLL锁在所欲载体频率时，该 控制回路即打开，在调变期间本控制回路亦维持为关闭的。
除了在具小频宽的除频器的除法比率的变化之纯数字调变，该两 点调变器设计包括被用来补偿该有限频宽的在振荡器输入的模拟调 变。
在两点调变的情况下，需要特别注意馈入该PLL的模拟及数字调 变数据的相位等化。此外，必须确保在该两个调变信号的振幅间的良 好匹配。
然而，当此设计意欲被用于”多时钟”系统时，该两点调变器设计 的缺点变为明显的。此种系统发生于现代移动无线电系统，如在”双频” 或”三频”装置中及亦在多模式装置中。这些装置可在各种频率带操作 或是甚至使用各种移动无线电标准，如GSM，全球行动通讯系统，及 UMTS，通用移动电信标准。
要被发射的调变数据一般在数字信号处理器调节，其包括如协议 处理的区块及一或更多处理器。自数字信号处理器的输出信号一般经 由数字滤波器被路由，数字滤波器执行要被发射位所需的任何信号成 形，例如在高斯频移键控的情况下的高思滤波。自数字滤波器的输出 数据可经由数字∑-Δ调变器路由至除频器，其表示分数理性除法比率 随时间平均得到。此外，该数字调变信号经由模拟滤波器、数字/模拟 转换器或其类似装置以模拟调变信号的型式路由至在PLL的经控制振 荡器的输入。
该数字信号处理器及在该信号处理器输出的数字滤波器一般被设 计用于特定时钟频率。此时钟频率先规定协议序列的定序，但第二亦 规定该数字滤波器的响应。为进行在该数字滤波器的脉冲成形的目 的，在位时钟及该数字信号处理器的时钟频率间的特定比值被假设， 及使用此比值，做为实例，”状态机”被实施于该信号处理器，此状态 机输出对应要被发射的调变信号的振幅值以用于在数字时钟的各种变 化。
该数字∑-Δ调变器亦作动”噪声成形”，亦即偏移在频率范围分布 的所有噪声及成为非关键性的范围。自该∑-Δ调变器的输出讯号被路 由至在该射频PLL的除频器及因而进行内隐地关于在该PLL振荡器的 射频输出的低传输滤波。在此情况下，该∑-Δ调变器在相同参考频率 下操作及亦被用做PLL的参考频率，更精确言之，用做相位比较器或 相位侦测器的参考频率。
对此固定参考频率，其用做该PLL的参考频率及亦用做该数字信 号处理器的时钟频率，包括数字滤波器，该整个系统一次永远地产生， 然而，若该PLL意欲在不同参考频率下操作，例如在如上所解释的多 时钟系统，则产生问题为对该数字信号处理器该时钟频率必须为固定 的，故协议处理的时间基准在各种参考频率不会变化。
其可藉由提供进一步的合成器而完成，其由参考频率衍生该数字 信号处理器所需的时钟频率，及无论变化的参考频率其总是提供固定 的时钟频率。
然而，因为所需求的光谱纯度，形成两点调变器的该PLL本身必 须直接在参考频率操作。因而亦必须操作在此参考频率所提供的任何 数字∑-Δ调变器。
所以此处的问题为自必须在固定频率下操作的该数字信号处理器 转移调变数据至该数字∑-Δ调变器或至在射频PLL的除频器，其必然 必须在不同参考频率下操作。

本发明目的为订定一种适合在不同参考频率下操作的两点调变器 装置。
本发明藉由一种两点调变器装置达到此目的，其具
-具两个输入的相位比较器，其一系连接至参考频率输入，及具一 输出，经控制振荡器连接于此，
-具可调整除法比率的除频器，其连接在经控制振荡器的输出至在 相位比较器的输入，
-具时钟输入的数字信号处理器，其系经由频率产生区块连接至参 考频率输入，及具输出以提供耦合至该经控制振荡器输入及耦合至该 除频器的控制输入的数字调变数据，及
-数字滤波器，其耦合该数字信号处理器的输出至该除频器的控制 输入及具连接至该频率产生区块的输出之时钟输入。
使用所提出原则，该数字滤波器以亦被用于起动该数字信号处理 器的相同时钟频率供应之，称之为自该频率产生区块的输出频率。因 此，有利地在该数字信号处理器及该数字滤波器间不需该调变数据的 任何再同步化。因此，该数字滤波器可独特地被设计用于由该频率产 生区块所输出的固定时钟频率。相反地，该在锁相回路的相位比较器 系由使用参考频率作动，此参考频率被施用至该参考频率输入及其可 以所使用移动无线电操作模式或是在开始所解释的多时钟系统内文内 的移动无线电带为基础变化。
在该数字信号处理器的协议处理及在该数字滤波器的调变信号之 调节为有利地与该PLL的参考频率无关，该PLL包括相位比较器、除 频器及经控制振荡器。因所提出射频PLL直接在参考频率下操作，得 到高位准的光谱纯度。
较佳为，一种∑-Δ调变器被提供，其系连接至该除频器的控制输 入。同步化单元在该数字滤波器的输出及在该∑-Δ调变器的输入之间 被连接，该∑-Δ调变器具连接至该相位比较器的时钟输入之时钟输 入，故该数字∑-Δ调变器在与该射频PLL相同的参考频率下操作。
该控制回路的频宽较佳为被设计为远小于在该数字滤波器的输出 的数字调变数据的频宽，此为有利的因为再同步化自该数字信号处理 器及该数字滤波器的时钟频率至该参考频率的数据涉及供应该数字调 变的样品至该∑-Δ调变器两次或许多次或遗漏一些样品。亦得到在噪 声响应的优点。
本原则可被用于任何参考频率及时钟频率情况。
该同步化单元自该数字滤波器下游的该数字信号处理器以该控制 回路的参考频率之时钟速率取样该输出数据，该输出数据系在该频率 产生区块的时钟速率产生。基于该两个不同频率，依据两个时钟的相 位，自该数字滤波器的值在该同步化单元的输出出现两次或许多次， 或是在该数字滤波器的输出的一些值被遗漏或是显现为未变化的。该 两个不同频率表示该相位普遍随时间变化，若做为实例，假设与该控 制回路的频宽相较，该频率产生区块的时钟速率及该参考频率的时钟 速率皆为高的，则随时间的”颤动”发生，及结果为，多重或省略的样 品被插入或是位于该控制回路的频宽之外。
若在本发明的一发展中，该模拟调变信号亦得自起动电流来源的” 状态机”，则此状态机较佳为同样地操作在该时钟频率，亦即自该频率 产生区块的输出频率。所以，一点都不需要再同步化，因为该模拟讯 号系直接或是经由模拟滤波器供应至该射频PLL的VCO输入。
所叙述的两点调变器较佳为被用于射频发射装置，特别是在移动 无线电。在该情况下，该调变器被使用以产生载体频率及亦以数字频 宽信号调变该载体。
此种两点调变器亦较佳为被用于无线接收器，称之为本地震荡 器，若在此情况下该特征的调变被选择为固定的。关于此点，该调变 器做动向下频率转换器，其向下转换射频接收讯号为中频或至基带。
其它特别及有利的细节为子权利要求的主题。
附图说明
本发明参考图示使用示例具体实施例详细解释于下文，其中：
图1显示使用所提出原则的示例两点调变器的方块图。

图1显示一种两点调变器装置，其包括锁相回路1，PLL，该PLL 必然具拥有第一及第二输入的相位比较器2，该相位比较器2的第一输 入(其为相位/频率侦测器的形式)系连接至参考频率输入23，该相位比 较器2的输出路由经过充电泵电路3、连接至其下游的回路滤波器4及 相加节点14，相加节点14的输入的其一系连接至该回路滤波器4的输 出，至经电压控制振荡器5，VCO，的控制输入，该振荡器5的输出形 成该两点调变器装置的输出6，于此可分线经调变射频信号。该振荡器 的输出亦路由经过除频器7，其系为分数N-型除频器的形式，至该相 位侦测器2的第二输入以形成前馈回路。该参考频率输入23亦连接至 在该频率产生区块8的输入，其同样地为PLL的形式及产生该电路的 数字部分的时钟，该频率产生区块8的输出第一连接至该数字信号处 理器10的时钟输入9及第二至数字滤波器12的时钟输入11。被设计 用于调节该调变数据的该数字信号处理器10具同时形成该两点调变器 的调变输入之输出，该数字信号处理器10的输出系连接置在模拟滤波 器13及在数字滤波器12的个别输入。该模拟滤波器13(其转换数字调 变数据为模拟调变数据)的输出系连接至在相加节点14的另一输入， 其系连接在该回路滤波器4及该振荡器5的振荡器输入之间，该模拟 调变点14因而具该调变频率的高传输滤波器响应。该数字滤波器12 的输出系经由同步化单元15连接至数字∑-Δ调变器16的输入，数字 ∑-Δ调变器16的输出必然连接至该分数N-型除频器7的控制输入， 在PLL前馈路径(称之为除频器7)上的调变以关于该调变频率的低传 输滤波器响应做动。
该数字∑-Δ调变器的时钟输入17系连接至参考频率输入23，此 表示该相位比较器2、该频率产生区块8及该∑-Δ调变器16系在相同 参考频率下操作。该同步化单元15激起该调变数据，其系使用由该频 率产生区块8产生的数字时钟被时钟，被转换成为在PLL 1的参考频 率之调变数据流。该同步化单元15具许多时钟输入18以供应再同步 化该调变数据所需的任何时钟信号。
在所叙述两点调变器的情况下，该数字滤波器12在与该数字信号 处理器10相同的时钟频率下操作，此表示在这两个区块之间不需要任 何数据的再同步化。该数字信号处理器10及该数字滤波器12的共同 时钟频率为固定的，无论该PLL 1的变化参考频率23。结果为，该数 字滤波器必须仅独特地设计用于由该频率产生区块8所产生的该时钟 频率且其与在该装置输入3的参考频率无关。自该数字滤波器11的输 出数据可特别容易地由该同步化单元15被有利地再同步化为该∑-Δ 调变器16的参考时钟。
所叙述两点调变器机制确保在相加节点14的模拟调变信号及在该 除频器7的输入的数字调变信号之相位及振幅的关闭对被确保。
参考符号清单
1                       射频PLL
2                       相位比较器
3                       充电泵
4                       回路滤波器
5                       振荡器
6                       射频输出
7                       除频器
8                       频率产生区块，时钟PLL
9                       时钟输入
10                      数字信号处理器
11                      时钟输入
12                      数字滤波器
13                      模拟滤波器
14                      相加节点
15                      同步化单元
16                      数位∑-Δ调变器
17                      时钟输入
18                      时钟输入
23                      参考频率输入