电平移位电路 |
|||||||
| 申请号 | CN201710508202.0 | 申请日 | 2017-06-28 | 公开(公告)号 | CN107508590A | 公开(公告)日 | 2017-12-22 |
| 申请人 | 西安电子科技大学; | 发明人 | 张艺蒙; 刘金金; 宋庆文; 汤晓燕; 张玉明; | ||||
| 摘要 | 本 发明 涉及一种电平移位 电路 ，包括：控制 信号 产生模 块 、第一级电平移位电路、第二级电平移位电路，其中，所述第一级电平移位电路包括 电阻 (R1)、第一 开关 管(M1)；所述第二级电平移位电路包括第二开关管(M2)、第三开关管(M3)；本发明 实施例 采用的电路元件数目少，电路结构简单，能够有效降低电路体积；第二级电平移位电路不存在从电源 电压 到地的直流通路，电路功耗低，适合大功率高频电路前级的电平移位应用。 | ||||||
| 权利要求 | 1.一种电平移位电路，其特征在于，包括：控制信号产生模块、第一级电平移位电路、第二级电平移位电路及输出端(VOUT)，其中， |
||||||
| 说明书全文 | 电平移位电路技术领域背景技术[0002] 在大功率高压器件驱动电路设计中，通常需要采用电荷泵电路来为功率主电路提供足够大的电流和功率，因此电荷泵的输入脉冲信号需要提供足够大的功率。而通常与功率电路构成整个系统的控制电路的所产生的用于电荷泵驱动的脉冲信号的幅值并不能达到电路实际应用要求，因此在电荷泵前级需要采用电平移位电路来将低压控制信号转换为高压控制信号，实现低压逻辑对高压功率级输出的控制，从而实现驱动高压大功率器件。因而前级电平移位电路应提供足够的功率来驱动后级的大功率电荷泵电路。 [0003] 友达光电有限公司在其专利申请文件“一种低功耗的电平移位电路”(申请公布号CN 104348477 A，申请号201410631274.0，申请日期2014.11.11)中公开了一种低功耗的电平移位电路，该电路包括第一开关管至第五开关管。第一开关管和第二开关管的各自的第一端均耦合至第一电压。第三开关管的第一端耦接至第一开关管的第二端且其控制端接收一时钟输入信号。第四开关管的第一端耦接至第三开关管的第二端且其第二端电性耦接至一接地电压。第五开关管的第一端耦接至第一开关管的控制端以及第二开关管的第二端，第五开关管的第二端用以接收该时钟输入信号。该电路将第一至第三开关管设置为P型MOS管，且将第四和第五开关管设置为N型MOS管，藉由时钟输入信号和第二电压的电平配合，使得该电平移位电路在操作过程中不会出现直流导通回路，因而可有效降低电路的功率损耗。该电路存在的不足之处是：电路采用了五个开关管和一个电阻，元件数目多，结构复杂，电路功耗大，同时该电路采用两个电位的电平，因而电路中电源数目多，因而需要外加两个电源，电路结构复杂。 [0004] 上海树明半导体有限公司在其专利申请文件“一种电平移位电路”(申请公布号CN 105634461A，申请号20151100519.3，申请日期2015.12.28)公开了一种电平移位电路。该电路包括窄脉冲发生器，根据低压占空比信号的上升沿输出第一窄脉冲信号和根据输入的低压占空比信号的下降沿输出第二窄脉冲信号；电平移位模块，将第一窄脉冲信号反向并提升电位至浮动电源正-地之间获得第一高电平反向信号，和将第二窄脉冲信号反向并提升电位至浮动电源正-地之间获得第二高电平反向信号；信号锁存器，根据第一高电平反向信号和第二高电平反向信号输出高压占空比信号；驱动级电路，根据高压占空比信号控制功率管的打开和关断，驱动级电路的输入端接入高压占空比信号，输出端连接功率管的栅极。 该电路的短脉冲驱动能力大，快速实现电平移位，缩短了电平移位时间，节约了功耗。该电路存在的不足之处是：该电路需要两个高压MOS管和两个钳位场效应MOS管或三极管，同时电平移位的第二级由一个电阻和一个高压MOS管组成，电阻阻值在1KΩ到10KΩ范围内，由于电阻阻值较大，因此存在以下不足：1.如果电阻阻值过小，则需要大功率电阻，则电阻体积过大，电路体积过大；2如果采用大阻值电阻，则不能为后级电路提供足够大的电流。 [0005] 王霞，周泽坤，王卓，张波等发表的“一种新型高速低功耗电平移位电路”(微电子学与计算机，2015.11：1-3)论文中提出了一种电平移位电路。该电平移位电路包括快速响应电路和低功耗电平移位电路。该电路通过快速响应电路的快速响应输入的低压控制信号，产生一窄脉冲来驱动输出信号电平的建立；然后通过低功耗电平维持电路在窄脉冲结束后维持输出信号的电平。这篇论文所公开的电路存在的问题是：电路包含38个晶体管，3个二极管和6个反相器，电路结构复杂，元件数目多，功耗大，且电路适用于集成电路应用，并不适用于电力电子技术领域的大功率应用。 [0006] 因此，研制一种电路结构简单，低功耗的电平移位电路已经成为亟待解决的问题。 发明内容[0007] 为了解决现有技术中存在的上述问题，本发明提供了一种电平移位电路。 [0008] 本发明的一个实施例提供了一种电平移位电路，包括：控制信号产生模块、第一级电平移位电路、第二级电平移位电路及输出端VOUT，其中， [0009] 所述第一级电平移位电路包括电阻R1、第一开关管M1，所述电阻R1与所述第一开关管M1串接于电源端VDD与接地端GND之间，所述第一开关管M1的控制端电连接至所述控制信号产生模块的第一输出端VOUT1； [0010] 所述第二级电平移位电路包括第二开关管M2、第三开关管M3，所述第二开关管M2与所述第三开关管M3串接于所述电源端VDD与所述接地端GND之间，所述第二开关管M2的控制端电连接至所述电阻R1与所述第一开关管M1串接形成的节点A，所述第三开关管M3的控制端电连接至所述控制信号产生模块的第二输出端VOUT2；所述输出端VOUT电连接至所述第二开关管M2与所述第三开关管M3串接形成的节点B。 [0011] 在本发明的一个实施例中，所述控制信号产生模块包括：脉冲信号产生单元101、第一延迟信号产生单元102，第二延迟信号产生单元103、或非门NOR，其中，[0012] 所述脉冲信号产生单元101的第一端电连接至所述接地端GND，所述脉冲信号产生单元101的第二端分别电连接至所述第一延迟信号产生单元102的输入端及所述或非门NOR的第一输入端；所述第一延迟信号产生单元102的输出端分别电连接至所述第二延迟信号产生单元103的输入端及所述控制信号产生模块的第一输出端VOUT1，所述第二延迟信号产生单元103的输出端电连接至所述或非门NOR的第二输入端，所述或非门NOR的输出端电连接至所述控制信号产生模块的第二输出端VOUT2。 [0013] 在本发明的一个实施例中，所述第一延迟信号产生单元102包括依次串接的第一反相器D1、第二反相器D2、第三反相器D3、第四反相器D4；所述第一反相器D1的输入端电连接至所述脉冲信号产生单元101的第二端，所述第四反相器D4的输出端电连接至所述第二延迟信号产生单元103的输入端。 [0014] 在本发明的一个实施例中，所述第二延迟信号产生单元103包括依次串接的第五反相器D5、第六反相器D6、第七反相器D7、第八反相器D8；所述第五反相器D5的输入端电连接至所述第一延迟信号产生单元102的输出端，所述第八反相器D8的输出端电连接至所述或非门NOR的第一输入端。 [0015] 在本发明的一个实施例中，所述第一开关管M1、所述第二开关管M2、所述第三开关管M3均为MOS晶体管。 [0016] 在本发明的一个实施例中，所述第一开关管M1、所述第三开关管M3为NMOS晶体管。 [0017] 在本发明的一个实施例中，所述第二开关管M2为PMOS晶体管。 [0018] 在本发明的一个实施例中，所述脉冲信号产生单元101的输出波形为矩形脉冲波，其幅值为5V。 [0019] 在本发明的一个实施例中，所述电阻R1的取值为1KΩ。 [0020] 在本发明的一个实施例中，所述第一开关管M1和所述第三开关管M3的型号为BSS138，所述第二开关管M2的型号为BSS83P。 [0022] 图1为本发明实施例提供的一种电平移位电路的结构示意图； [0023] 图2为本发明实施例提供的一种电平移位电路控制信号产生模块的电路结构示意图； [0024] 图3为本发明实施例提供的一种电平移位电路主要控制信号的时序示意图； [0025] 图4a～图4f为本发明实施例提供的一种电平移位电路工作原理图。 具体实施方式[0026] 下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。 [0027] 实施例一 [0028] 请参见图1、图2，图1为本发明实施例提供的一种电平移位电路的结构示意图；图2为本发明实施例提供的一种电平移位电路控制信号产生模块的电路结构示意图；其中，该电平移位电路包括：控制信号产生模块、第一级电平移位电路、第二级电平移位电路及输出端VOUT，其中， [0029] 所述第一级电平移位电路包括电阻R1、第一开关管M1，所述电阻R1与所述第一开关管M1串接于电源端VDD与接地端GND之间，所述第一开关管M1的控制端电连接至所述控制信号产生模块的第一输出端VOUT1； [0030] 所述第二级电平移位电路包括第二开关管M2、第三开关管M3，所述第二开关管M2与所述第三开关管M3串接于所述电源端VDD与所述接地端GND之间，所述第二开关管M2的控制端电连接至所述电阻R1与所述第一开关管M1串接形成的节点A，所述第三开关管M3的控制端电连接至所述控制信号产生模块的第二输出端VOUT2；所述输出端VOUT电连接至所述第二开关管M2与所述第三开关管M3串接形成的节点B。 [0031] 其中，所述控制信号产生模块包括：脉冲信号产生单元101、第一延迟信号产生单元102，第二延迟信号产生单元103、或非门NOR，其中， [0032] 所述脉冲信号产生单元101的第一端电连接至所述接地端GND，所述脉冲信号产生单元101的第二端分别电连接至所述第一延迟信号产生单元102的输入端及所述或非门NOR的第一输入端；所述第一延迟信号产生单元102的输出端分别电连接至所述第二延迟信号产生单元103的输入端及所述控制信号产生模块的第一输出端VOUT1，所述第二延迟信号产生单元103的输出端电连接至所述或非门NOR的第二输入端，所述或非门NOR的输出端电连接至所述控制信号产生模块的第二输出端VOUT2。 [0033] 其中，所述第一延迟信号产生单元102包括依次串接的第一反相器D1、第二反相器D2、第三反相器D3、第四反相器D4；所述第一反相器D1的输入端电连接至所述脉冲信号产生单元101的第二端，所述第四反相器D4的输出端电连接至所述第二延迟信号产生单元103的输入端。 [0034] 其中，所述第二延迟信号产生单元103包括依次串接的第五反相器D5、第六反相器D6、第七反相器D7、第八反相器D8；所述第五反相器D5的输入端电连接至所述第一延迟信号产生单元102的输出端，所述第八反相器D8的输出端电连接至所述或非门NOR的第一输入端。 [0035] 其中，所述第一开关管M1、所述第二开关管M2、所述第三开关管M3均为MOS晶体管。 [0036] 其中，所述第一开关管M1、所述第三开关管M3为NMOS晶体管。 [0037] 其中，所述第二开关管M2为PMOS晶体管。 [0038] 其中，所述脉冲信号产生单元101的输出波形为矩形脉冲波，其幅值为5V。 [0039] 其中，所述电阻R1的取值为1KΩ。 [0040] 优选地，所述第一开关管M1和所述第三开关管M3的型号为BSS138，所述第二开关管M2的型号为BSS83P。 [0041] 优选地，第一延迟信号产生单元102和第二延迟信号产生单元103的八个反相器采用两片74HC04芯片来实现。或非门NOR的型号为74HC02，脉冲信号产生单元101的信号可以由前级控制电路产生。 [0042] 请参见图3，图3为本发明实施例提供的一种电平移位电路主要控制信号的时序示意图；本发明的脉冲信号产生单元101输出的脉冲信号CLK为矩形脉冲波，幅值为5V。控制信号产生模块的第一输出端VOUT1的输出信号IN1为CLK信号经过第一延迟信号产生单元102的四个反相器延迟之后的输出信号，第二延迟信号产生单元103的输出端的输出信号IN0为信号IN1经过第二延迟信号产生单元103的四个反相器延迟之后的输出信号，所述电阻R1与所述第一开关管M1串接形成的节点A输出信号IN2为信号IN1经过由电阻R1和第一开关管M1所组成的第一级电平移位电路反相之后的输出信号，控制信号产生模块的第二输出端VOUT2的输出信号IN3为脉冲信号CLK和信号IN0经过或非门NOR之后的输出信号。脉冲信号CLK，信号IN0,信号IN2和信号IN3均为幅值为5V的矩形脉冲波。 [0043] 请参照图4a～图4f，图4a～图4f为本发明实施例提供的一种电平移位电路工作原理图。一个脉冲信号CLK周期内电平移位电路包括6个工作模式。 [0044] 当电平移位电路刚开始工作时，电路处于第一工作模式，如图4a所示，信号IN1为低电位电平，信号IN2为高电位电平，因而第一开关管M1和第二开关管M2处于关断状态，信号IN3为低电位电平，因而第三开关管M3处于开通状态，电阻R1和第一开关管M1不会产生从电源端VDD到接地端GND的通路，第二开关管M2和第三开关管M3不会产生从电源端VDD到接地端GND的通路，降低电路功耗。此时，输出端VOUT输出信号为低电平。 [0045] 电路处于第二工作模式时，请参见图4b，信号IN1为高电位电平，因而第一开关管M1处于开通状态，电阻R1和第一开关管M1存在一个从电源端VDD到接地端GND的通路，此时信号IN2为高电位电平，信号IN3为低电位电平，因此第二开光管M2和第三开光管M3处于关断状态，第二开光管M2和第三开光管M3不会产生从电源端VDD到接地端GND的通路，降低电路功耗，此时输出端VOUT输出信号为低电平。 [0046] 电路处于第三工作模式时，如图4c所示，信号IN1为高电位电平，信号IN2为低电位电平，信号IN3为低电位电平，因而第一开关管M1处于开通状态，电阻R1和第一开光管M1存在一个从电源端VDD到接地端GND的通路；此时第二开光管M2处于开通状态，存在一个从电源端VDD到输出端VOUT的直流通路；第三开光管M3处于关断状态，第二开关管M2和第三开光管M3不会产生从电源端VDD到接地端GND的通路，降低电路功耗。此时，输出端VOUT的输出信号为高电平。 [0047] 电路处于第四工作模式时，如图4d所示，信号IN1为低电位电平，信号IN2为低电位电平，因而第一开关管M1处于关断状态，第二开关管M2处于开通状态，信号IN3为低电位电平，因而第三开关管M3处于关断状态，电阻R1和第一开关管M1不会产生从电源端VDD到接地端GND的通路，存在一个从电源端VDD经过第二开关管M2到输出端Vout的通路，第二开关管M2和第三开关管M3不会产生从电源端VDD到接地端GND的通路，降低电路功耗；此时，输出端VOUT的输出信号为高电平。 [0048] 电路处于第五工作模式时，如图4e所示，信号IN1为低电位电平，信号IN2为高电位电平，因而第一开关管M1和第二开关管M2处于关断状态，信号IN3为低电位电平，因而第三开关管M3处于关断状态，电阻R1和第一开光管M1不会产生从电源端VDD到接地端GND的通路，第二开关管M2和第三开关管M3不会产生从电源端VDD到接地端GND的通路，降低电路功耗，此时，输出端VOUT的输出信号为高电平。 [0049] 电路处于第六工作模式时，如图4f所示，信号IN1为低电位电平，信号IN2为高电位电平，信号IN3为高电位电平，因而第一开关管M1和第二开关管M2处于关断状态，第三开关管M3处于开通状态，电阻R1和第一开关管M1不会产生从电源端VDD到接地端GND的通路，第二开关管M2和第三开关管M3不会产生从电源端VDD到接地端GND的通路，降低电路功耗。此时，输出端VOUT的输出信号为低电平。 [0050] 第六工作模式结束后，电路重新开始从第一工作模式开始工作。 [0051] 本实施例利用控制信号产生模块来产生两路具有一定延迟特性的矩形脉冲波来分别控制电平移位电路中第一级电平移位电路和第二级电平移位电路中第一开关管M1和第三开关管M3的开关状态，因而第二级电平移位电路的第二开关管M2和第三开关管M3不会同时导通，不存在从电源端VDD到接地端GND的直流通路，降低电路功耗。第二级电平移位电路第二开关管为PMOS管和第三开关管为NMOS，由于PMOS管的导通电阻为毫欧级别，因而可以为后级电路提供大电流，大功率，适合应用于电力电子领域大功率电路的驱动前级。采用两个NMOS管和一个PMOS管，两个反相器芯片和一个或非门NOR来实现高频低功耗电平移位，有效地降低了电路体积，降低了电路功耗，简化了电路结构。本电平移位电路可以通过将控制信号产生模块第一延迟信号产生单元102和第二延迟信号产生单元103扩展为延迟时间更长的延迟芯片，适合大功率，高频电路前级的电平移位应用。 [0052] 以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。 |
||||||
QQ群二维码
意见反馈
意见反馈