1.一种延迟电路，其用于提供死区时间延迟以操作开关DC到DC转换系统的驱动器晶体管，所述延迟电路包含：
第一反相器电路，所述第一反相器电路包含：
第一晶体管，其具有与经调节的电压节点耦合的源极端子、与延迟输入节点耦合以接收延迟电路输入电压信号的栅极端子，和与第一反相器输出节点耦合的漏极端子；和第二晶体管，其具有与所述第一反相器输出节点耦合的漏极端子、与所述延迟输入节点耦合的栅极端子，和与恒定电压节点耦合的源极端子；
二极管连接的MOS晶体管，其被耦合以在所述第一反相器电路与所述经调节的电压节点与所述恒定电压节点中的一个节点之间提供阻抗；
MOS电容器，其被耦合在所述第一反相器输出节点与所述经调节的电压节点和所述恒定电压节点中的所述一个节点之间，所述MOS电容器和所述二极管连接的MOS晶体管建立用于所述第一反相器电路的第一反相器延迟；
第二反相器电路，其包含：
第三晶体管，其具有与第一经补偿的电压节点耦合的源极端子、与所述第一反相器输出节点耦合的栅极端子，和与第二反相器输出节点耦合的漏极端子；和
第四晶体管，其具有与所述第二反相器输出节点耦合的漏极端子、与所述第一反相器输出节点耦合的栅极端子，和与所述恒定电压节点耦合的源极端子；以及输出反相器电路，其包含：
第五晶体管，其具有与电源电压节点耦合的源极端子、与所述第二反相器输出节点耦合的栅极端子，和与延迟电路输出节点耦合的漏极端子；和
第六晶体管，其具有与所述延迟电路输出节点耦合的漏极端子、与所述第二反相器输出节点耦合的栅极端子，和与所述恒定电压节点耦合的源极端子；以及
电源电路，其在所述第一经补偿的电压节点处提供随着增加的温度而降低的电压。
2.根据权利要求1所述的延迟电路：
其中在所述电源电压节点处的电压大于在所述经调节的电压节点处的电压；
其中在所述经调节的电压节点处的电压大于在所述第一经补偿的电压节点处的所述电压；以及
其中所述延迟电路包含电平移位电路，所述电平移位电路被耦合以接收来自所述第二反相器输出节点的输出信号，并且向所述输出反相器电路晶体管的所述栅极端子提供输出信号。
3.根据权利要求2所述的延迟电路，其中所述电平移位电路包含：
第三反相器输出节点，其与所述输出反相器电路晶体管的所述栅极端子直接或间接地耦合；
第七晶体管，其具有与第二经补偿的电压节点耦合的源极端子、与所述第二反相器输出节点耦合的栅极端子，和与所述第三反相器输出节点耦合的漏极端子；以及第八晶体管，其具有与所述第三反相器输出节点耦合的漏极端子、与所述第二反相器输出节点耦合的栅极端子，和与所述恒定电压节点耦合的源极端子；
其中所述电源电路在所述第二经补偿的电压节点处提供比在所述第一经补偿的电压节点处的电压更大的电压；以及
其中在所述第二经补偿的电压节点处的电压随着增加的温度而降低。
4.根据权利要求3所述的延迟电路，其中所述电源电路包含：
第一电路支路，其包括电阻器和由基准电压控制以提供随着增加的温度而增加的第一电流信号的第一电路支路晶体管；
第一电流镜电路，其包含输入晶体管和输出端，所述输入晶体管被耦合以接收来自所述第一电路支路的所述第一电流信号，所述输出端提供与所述第一电流信号成比例的第二电流信号和第三电流信号；
第二电路支路，其与所述第一电流镜电路耦合以接收所述第二电流信号，所述第二电路支路包含：
第二电路支路晶体管，其具有连接到第一内部节点的至少一个端子；和
温度补偿电路，其在所述第一电流镜电路的所述输出端和所述恒定电压节点之间与所述第二电路支路晶体管串联耦合，所述温度补偿电路包含至少一个二极管连接的晶体管，所述至少一个二极管连接的晶体管可操作以在传导所述第二电流信号时在所述温度补偿电路两端提供随增加的温度而降低的电压降，以至少部分地抵消随着增加的温度的所述第二电流信号的增加，从而在所述第一内部节点处提供温度补偿电压；
第一输出晶体管，其具有与所述第一内部节点耦合的栅极端子，并且其可操作以便在所述经调节的电压节点处生成电压；
第二电流镜电路，其包含：被耦合以接收来自所述第一电流镜电路的所述第三电流信号的输入晶体管，和提供与所述第三电流信号成比例的第四电流信号的输出端；
第三电路支路，其与所述第二电流镜电路耦合以接收所述第四电流信号，所述第三电路支路包含在所述电源电压节点和所述第二电流镜电路之间相互串联耦合的第三电路支路晶体管、第一电阻和第二电阻，所述第三电路支路晶体管具有与所述第二电路支路耦合的栅极端子和连接到所述第一内部节点的至少一个端子；
第二输出晶体管，其具有与所述第三电路支路的所述第一电阻耦合的栅极端子，并且其可操作以生成在所述第一经补偿的电压节点处的随着增加的温度而降低的电压；以及第三输出晶体管，其具有与所述第三电路支路的所述第二电阻耦合的栅极端子，并且其可操作以生成在所述第二经补偿的电压节点处的随着增加的温度而降低的电压。
5.根据权利要求2所述的延迟电路，其中所述电平移位电路包含多个CMOS反相器电路，所述多个CMOS反相器电路包括第一CMOS反相器电路和最终CMOS反相器电路，所述第一CMOS反相器电路被耦合以接收来自所述第二反相器输出节点的输出信号并且向随后的CMOS反相器提供输出信号，所述最终CMOS反相器电路被耦合以向所述输出反相器电路晶体管的所述栅极端子提供输出信号；其中所述电平移位电路的每个CMOS反相器电路包括与对应的经补偿的电压节点耦合的晶体管，所述对应的经补偿的电压节点处于比之前的反相器电路的所述经补偿的电压节点的电压更大的电压；并且其中每个经补偿的电压节点处的电压随增加的温度而降低。
6.根据权利要求5所述的延迟电路，其中所述电源电路包含：
第一电路支路，其包括电阻器和由基准电压控制以提供随着增加的温度而增加的第一电流信号的第一电路支路晶体管；
第一电流镜电路，其包含输入晶体管和输出端，所述输入晶体管被耦合以接收来自所述第一电路支路的所述第一电流信号，所述输出端提供与所述第一电流信号成比例的第二电流信号和第三电流信号；
第二电路支路，其与所述第一电流镜电路耦合以接收所述第二电流信号，所述第二电路支路包含：
第二电路支路晶体管，其具有连接到第一内部节点的至少一个端子；和
温度补偿电路，其在所述第一电流镜电路的所述输出端和所述恒定电压节点之间与所述第二电路支路晶体管串联耦合，所述温度补偿电路包含至少一个二极管连接的晶体管，所述至少一个二极管连接的晶体管可操作以当传导所述第二电流信号时在所述温度补偿电路两端提供随着增加的温度而降低的电压降，以至少部分地抵消随着增加的温度的所述第二电流信号的增加，从而在所述第一内部节点处提供温度补偿电压；
第一输出晶体管，其具有与所述第一内部节点耦合的栅极端子，并且其可操作以在所述经调节的电压节点处生成电压；
第二电流镜电路，其包含：被耦合以接收来自所述第一电流镜电路的所述第三电流信号的输入晶体管，和提供与所述第三电流信号成比例的第四电流信号的输出端；
第三电路支路，其与所述第二电流镜电路耦合以接收所述第四电流信号，所述第三电路支路包含在所述电源电压节点和所述第二电流镜电路之间相互串联耦合的第三电路支路晶体管和多个电阻，所述第三电路支路晶体管具有与所述第二电路支路耦合的栅极端子和连接到所述第一内部节点的至少一个端子；
多个输出晶体管，其各自包括与所述第三电路支路的对应的所述多个电阻耦合的栅极端子，并且其各自可操作以在对应的经补偿的电压节点处生成随着增加的温度而降低的电压。
7.根据权利要求2所述的延迟电路，其中所述二极管连接的MOS晶体管是PMOS晶体管，所述PMOS晶体管包含与所述经调节的电压节点耦合的源极端子，和与所述第一晶体管的所述源极端子耦合以便在所述第一反相器电路和所述经调节的电压节点之间提供阻抗的源漏端子；并且其中所述MOS电容器耦合在所述第一反相器输出节点和所述经调节的电压节点之间。
8.根据权利要求1所述的延迟电路，其中所述电源电路包含：
第一电路支路，其包括电阻器和由基准电压控制以提供随着增加的温度而增加的第一电流信号的第一电路支路晶体管；
第一电流镜电路，其包含输入晶体管和输出端，所述输入晶体管被耦合以接收来自所述第一电路支路的所述第一电流信号，所述输出端提供与所述第一电流信号成比例的第二电流信号和第三电流信号；
第二电路支路，其与所述第一电流镜电路耦合以接收所述第二电流信号，所述第二电路支路包含：
第二电路支路晶体管，其具有连接到第一内部节点的至少一个端子；和
温度补偿电路，其在所述第一电流镜电路的所述输出端和所述恒定电压节点之间与所述第二电路支路晶体管串联耦合，所述温度补偿电路包含至少一个二极管连接的晶体管，所述至少一个二极管连接的晶体管可操作以当传导所述第二电流信号时在所述温度补偿电路两端提供随着增加的温度而降低的电压降，以至少部分地抵消随着增加的温度的所述第二电流信号的增加，从而在所述第一内部节点处提供温度补偿电压；
第一输出晶体管，其具有与所述第一内部节点耦合的栅极端子，并且其可操作以在所述经调节的电压节点处生成电压；
第二电流镜电路，其包含：被耦合以接收来自所述第一电流镜电路的所述第三电流信号的输入晶体管，和提供与所述第三电流信号成比例的第四电流信号的输出端；
第三电路支路，其与所述第二电流镜电路耦合以接收所述第四电流信号，所述第三电路支路包含在所述电源电压节点和所述第二电流镜电路之间相互串联耦合的第三电路支路晶体管和电阻，所述第三电路支路晶体管具有与所述第二电路支路耦合的栅极端子和连接到所述第一内部节点的至少一个端子；以及
第二输出晶体管，其具有与所述第三电路支路的所述电阻耦合的栅极端子，并且其可操作以在所述第一经补偿的电压节点处生成随着增加的温度而降低的电压。
9.根据权利要求8所述的延迟电路，其中所述第二电路支路包含耦合在所述温度补偿电路和所述第一电路支路的所述电阻器之间的电阻器，并且其中所述第二电路支路晶体管包括连接到所述第一内部节点的栅极端子、被耦合以接收所述第二电流信号第一电流镜电路的漏极端子，和与所述温度补偿电路耦合的源极端子。
10.根据权利要求8所述的延迟电路，其中所述二极管连接的MOS晶体管是PMOS晶体管，所述PMOS晶体管包含与所述经调节的电压节点耦合的源极端子，和与所述第一晶体管的所述源极端子耦合以在所述第一反相器电路和所述经调节的电压节点之间提供阻抗的源漏端子；并且其中所述MOS电容器耦合在所述第一反相器输出节点和所述经调节的电压节点之间。
11.根据权利要求1所述的延迟电路，其中所述二极管连接的MOS晶体管是PMOS晶体管，所述PMOS晶体管包含与所述经调节的电压节点耦合的源极端子，和与所述第一晶体管的所述源极端子耦合以在所述第一反相器电路和所述经调节的电压节点之间提供阻抗的源漏端子；并且其中所述MOS电容器耦合在所述第一反相器输出节点和所述经调节的电压节点之间。
12.根据权利要求1所述的延迟电路，其中所述二极管连接的MOS晶体管是NMOS晶体管，所述NMOS晶体管包含与所述恒定电压节点耦合的源极端子，和与所述第二晶体管的所述源极端子耦合以在所述第一反相器电路和所述恒定电压节点之间提供阻抗的源漏端子；并且其中所述MOS电容器耦合在所述第一反相器输出节点和所述恒定电压节点之间。
13.一种DC到DC转换系统，其包含：
高侧开关器件，其与开关节点耦合；
高侧驱动器电路，其与所述高侧开关器件的控制端子耦合，并且其可操作根据高侧输入信号来选择性地接通或断开所述高侧开关器件；
低侧开关器件，其与所述开关节点耦合；
低侧驱动器电路，其与所述低侧开关器件的控制端子耦合，并且其可操作根据低侧输入信号来选择性地接通或断开所述低侧开关器件；
脉宽调制电路即PWM电路，其具有可操作以提供用于控制所述高侧开关器件的高侧PWM信号的第一输出端，和可操作以提供用于控制所述低侧开关器件的低侧PWM信号的第二输出端，从而调制所述开关节点处的电压；
高侧延迟电路，其具有与所述PWM电路的所述第一输出端耦合以接收所述高侧PWM信号的高侧延迟输入端，和可操作以至少部分地根据所述高侧PWM信号与非零第一温度补偿延迟来提供所述高侧输入信号的高侧延迟输出端；
低侧延迟电路，其具有与所述PWM电路的所述第二输出端耦合以接收所述低侧PWM信号的低侧延迟输入端，和可操作以至少部分地根据所述低侧PWM信号与非零第二温度补偿延迟来提供所述低侧输入信号的低侧延迟输出端；
其中所述高侧延迟电路和所述低侧延迟电路各自包含多个级联的CMOS反相器电路，所述多个级联的CMOS反相器电路包括：
第一CMOS反相器电路，其从经调节的电压节点供电并且包含接收来自所述PWM电路的对应的PWM信号的输入端和第一反相器输出节点；
二极管连接的MOS晶体管，其被耦合以在所述第一CMOS反相器电路与经调节的电压节点和恒定电压节点中的一个节点之间提供阻抗；
MOS电容器，其耦合在所述第一反相器输出节点与所述经调节的电压节点和所述恒定电压节点中的所述一个节点之间；
第二CMOS反相器电路，其从第一经补偿的电压节点供电并且包含与所述第一反相器输出节点耦合的输入端和第二反相器输出节点；以及
输出CMOS反相器电路，其从电源电压节点供电，并且输出端可操作以将对应的高侧输入信号或低侧输入信号提供给对应的驱动器电路；以及
电源电路，其在所述第一经补偿的电压节点处提供随着增加的温度而降低的电压。
14.根据权利要求13所述的DC到DC转换系统：
其中在所述电源电压节点处的电压大于在所述经调节的电压节点处的电压；
其中在所述经调节的电压节点处的电压大于在所述第一经补偿的电压节点处的电压；
以及
其中所述高侧延迟电路和所述低侧延迟电路各自包含被耦合以接收来自所述第二反相器输出节点的输出信号并且将输出信号提供到所述输出CMOS反相器电路的电平移位电路。
15.根据权利要求14所述的DC到DC转换系统，其中所述电平移位电路包含第三CMOS反相器电路，所述第三CMOS反相器电路从第二经补偿的电压节点供电并且包含与所述第二反相器输出节点耦合的输入端和与所述输出CMOS反相器电路直接或间接地耦合的第三反相器输出节点；
其中所述电源电路在所述第二经补偿的电压节点处提供比在所述第一经补偿的电压节点处的电压更大的电压；以及
其中在所述第二经补偿的电压节点处的电压随着增加的温度而降低。
16.根据权利要求14所述的DC到DC转换系统，其中所述电源电路包含：
第一电路支路，其包括电阻器和由基准电压控制以提供随着增加的温度而增加的第一电流信号的第一电路支路晶体管；
第一电流镜电路，其包含输入晶体管和输出端，所述输入晶体管被耦合以接收来自所述第一电路支路的所述第一电流信号，所述输出端提供与所述第一电流信号成比例的第二电流信号和第三电流信号；
第二电路支路，其与所述第一电流镜电路耦合以接收所述第二电流信号，所述第二电路支路包含：
第二电路支路晶体管，其具有连接到第一内部节点的至少一个端子；和
温度补偿电路，其在所述第一电流镜电路的所述输出端和所述恒定电压节点之间与所述第二电路支路晶体管串联耦合，所述温度补偿电路包含至少一个二极管连接的晶体管，所述至少一个二极管连接的晶体管可操作以当传导所述第二电流信号时在所述温度补偿电路两端提供随着增加的温度而降低的电压降，以至少部分地抵消随着增加的温度的所述第二电流信号的增加，从而在所述第一内部节点处提供温度补偿电压；
第一输出晶体管，其具有与所述第一内部节点耦合的栅极端子，并且其可操作以在所述经调节的电压节点处生成电压；
第二电流镜电路，其包含：被耦合以接收来自所述第一电流镜电路的所述第三电流信号的输入晶体管，和提供与所述第三电流信号成比例的第四电流信号的输出端；
第三电路支路，其与所述第二电流镜电路耦合以接收所述第四电流信号，所述第三电路支路包含在所述电源电压节点和所述第二电流镜电路之间相互串联耦合的第三电路支路晶体管和电阻，所述第三电路支路晶体管具有与所述第二电路支路耦合的栅极端子和连接到所述第一内部节点的至少一个端子；以及
第二输出晶体管，其具有与所述第三电路支路的所述电阻耦合的栅极端子，并且其可操作以在所述第一经补偿的电压节点处生成随着增加的温度而降低的电压。
17.根据权利要求13所述的DC到DC转换系统，其中所述电源电路包含：
第一电路支路，其包括电阻器和由基准电压控制以提供随着增加的温度而增加的第一电流信号的第一电路支路晶体管；
第一电流镜电路，其包含输入晶体管和输出端，所述输入晶体管被耦合以接收来自所述第一电路支路的所述第一电流信号，所述输出端提供与所述第一电流信号成比例的第二电流信号和第三电流信号；
第二电路支路，其与所述第一电流镜电路耦合以接收所述第二电流信号，所述第二电路支路包含：
第二电路支路晶体管，其具有连接到第一内部节点的至少一个端子；和
温度补偿电路，其在所述第一电流镜电路的所述输出端和所述恒定电压节点之间与所述第二电路支路晶体管串联耦合，所述温度补偿电路包含至少一个二极管连接的晶体管，所述至少一个二极管连接的晶体管可操作以当传导所述第二电流信号时在所述温度补偿电路两端提供随着增加的温度而降低的电压降，以至少部分地抵消随着增加的温度的所述第二电流信号的增加，从而在所述第一内部节点处提供温度补偿电压；
第一输出晶体管，其具有与所述第一内部节点耦合的栅极端子，并且其可操作以在所述经调节的电压节点处生成电压；
第二电流镜电路，其包含：被耦合以接收来自所述第一电流镜电路的所述第三电流信号的输入晶体管，和提供与所述第三电流信号成比例的第四电流信号的输出端；
第三电路支路，其与所述第二电流镜电路耦合以接收所述第四电流信号，所述第三电路支路包含在所述电源电压节点和所述第二电流镜电路之间相互串联耦合的第三电路支路晶体管和电阻，所述第三电路支路晶体管具有与所述第二电路支路耦合的栅极端子和连接到所述第一内部节点的至少一个端子；以及
第二输出晶体管，其具有与所述第三电路支路的所述电阻耦合的栅极端子，并且其可操作以在所述第一经补偿的电压节点处生成随着增加的温度而降低的电压。
18.根据权利要求13所述的DC到DC转换系统，其中所述二极管连接的MOS晶体管是PMOS晶体管，所述PMOS晶体管包含与所述经调节的电压节点耦合的源极端子，和与所述第一CMOS反相器电路耦合以在所述第一CMOS反相器电路和所述经调节的电压节点之间提供阻抗的源漏端子；并且其中所述MOS电容器被耦合在所述第一反相器输出节点和所述经调节的电压节点之间。
19.根据权利要求13所述的DC到DC转换系统，其中所述二极管连接的MOS晶体管是NMOS晶体管，所述NMOS晶体管包含与所述恒定电压节点耦合的源极端子，和与所述第一CMOS反相器电路耦合以在所述第一CMOS反相器电路和所述恒定电压节点之间提供阻抗的源漏端子；并且其中所述MOS电容器被耦合在所述第一反相器输出节点和所述恒定电压节点之间。
20.一种集成电路产品，其包含：
脉宽调制电路即PWM电路，其具有可操作以提供用于控制DC到DC转换器开关器件的PWM信号的输出端；
延迟电路，其具有与所述PWM电路的所述输出端耦合以接收所述PWM信号的延迟输入端，和可操作以至少部分地根据所述PWM信号与非零温度补偿延迟来提供驱动器输入信号的延迟输出端，所述延迟电路包含：
第一CMOS反相器电路，其从经调节的电压节点供电并且包含接收来自所述PWM电路的所述PWM信号的输入端和第一反相器输出节点；
二极管连接的MOS晶体管，其被耦合以在所述第一CMOS反相器电路与经调节的电压节点和恒定电压节点中的一个节点之间提供阻抗；
MOS电容器，其耦合在所述第一反相器输出节点与所述经调节的电压节点和所述恒定电压节点中的所述一个节点之间；
第二CMOS反相器电路，其从处于随着增加的温度而降低的电压的第一经补偿的电压节点供电，并且所述第二CMOS反相器电路包含与所述第一反相器输出节点耦合的输入端和第二反相器输出节点；以及
输出CMOS反相器电路，其从电源电压节点供电，并且其可操作以至少部分地基于来自所述第二反相器输出节点的信号提供所述驱动器输入信号。