1.一种分频器，其包括：
以环形结构彼此串联耦合的多个锁存器，其中每个所述锁存器包括：
具有第一时钟端子和第二时钟端子的三态逆变器；
耦合到所述第一时钟端子的第一电阻电容网络即第一RC网络；以及
耦合到所述第二时钟端子的第二RC网络；所述分频器进一步包括：
偏置网络，其包括：
耦合到每个锁存器的所述第一RC网络的第一偏置电压发生器；和
耦合到每个锁存器的所述第二RC网络的第二偏置电压发生器，
其中所述第一RC网络包括：
第一电容器，其耦合到所述第一时钟端子；和
第一电阻器，其耦合到所述第一时钟端子和所述第一偏置电压发生器，其中所述第二RC网络包括：
第二电容器，其耦合到所述第二时钟端子；以及
第二电阻器，其耦合到所述第二时钟端子和所述第二偏置电压发生器，其中每个所述锁存器的所述第一电阻器和所述第二电阻器允许所述多个锁存器的第一锁存器和所述多个锁存器的第二锁存器中的内部晶体管通过所述第一电阻器和所述第二电阻器而被偏置。
2.根据权利要求1所述的分频器，其中每个所述锁存器的所述三态逆变器进一步包括：
输入端子；
输出端子；
第一PMOS晶体管，其包括耦合到所述输入端子的栅极；
第二PMOS晶体管，其包括耦合到所述第一PMOS晶体管的漏极的源极，耦合到所述第一时钟端子的栅极，以及耦合到所述输出端子的漏极；
第一NMOS晶体管，其包括耦合到所述第二时钟端子的栅极，和耦合到所述输出端子的漏极；以及
第二NMOS晶体管，其包括耦合到所述第一NMOS晶体管的源极的漏极，和耦合到所述输入端子的栅极。
3.根据权利要求2所述的分频器，其中所述第一偏置电压发生器包括：
第三PMOS晶体管，其包括耦合到每个锁存器的所述第一电阻器的栅极和漏极；以及第二可调电流源，其耦合到所述第三PMOS晶体管的所述栅极和所述漏极。
4.根据权利要求3所述的分频器，其中所述可调电流源是第一可调电流源，并且其中所述第二偏置电压发生器包括：
第三NMOS晶体管，其包括耦合到每个锁存器的所述第二电阻器的栅极和漏极；以及第二可调电流源，其耦合到所述第三NMOS晶体管的所述栅极和所述漏极。
5.一种分频器，其包括：
第一锁存器，其包括：
第一三态逆变器，其具有第一输入端子、第一输出端子、第一时钟端子和第二时钟端子；
第一电阻电容网络即第一RC网络，其耦合到所述第一时钟端子，其中所述第一RC网络被配置为接收第一时钟信号；以及
第二RC网络，其耦合到所述第二时钟端子，其中所述第二RC网络被配置为接收第二时钟信号；
第二锁存器，其包括：
第二三态逆变器，其具有第二输入端子、第二输出端子、第三时钟端子和第四时钟端子，其中所述第二输出端子耦合到所述第一输入端子；
第三电阻电容网络即第三RC网络，其耦合到所述第三时钟端子，其中所述第三RC网络被配置为接收所述第二时钟信号；以及
第四RC网络，其耦合到所述第四时钟端子，其中所述第四RC网络被配置为接收所述第一时钟信号；
偏置网络，其包括：
第一偏置电压发生器，其耦合到所述第一RC网络和所述第三RC网络；和第二偏置电压发生器，其耦合到所述第二RC网络和所述第四RC网络；以及逆变器，其耦合到所述第一输出端子和所述第二输入端子，
其中所述第一RC网络、所述第二RC网络、所述第三RC网络和所述第四RC网络中的每一个包括：
第五时钟端子；
耦合到所述第五时钟端子的电容器；以及
耦合到所述第五时钟端子和所述第一偏置电压发生器或所述第二偏置电压发生器中的一个的电阻器，
所述第一三态逆变器和所述第二三态逆变器中的每一个进一步包括：
第一PMOS晶体管；
第二PMOS晶体管，其包括耦合到所述第一PMOS晶体管的漏极的源极；
第一NMOS晶体管，其包括耦合到所述第二PMOS晶体管的漏极的漏极；以及第二NMOS晶体管，其包括耦合到所述第一NMOS晶体管的源极的漏极和耦合到所述第一PMOS晶体管的栅极的栅极，
其中所述第一RC网络、所述第二RC网络、所述第三RC网络和所述第四RC网络的所述电阻器允许所述第一锁存器和所述第二锁存器中的内部晶体管通过所述电阻器而被偏置。
6.根据权利要求5所述的分频器，其中所述第一偏置电压发生器包括：
第三PMOS晶体管，其包括耦合到所述第一RC网络和所述第三RC网络中每一个的所述电阻器的栅极和漏极；以及
可调电流源，其耦合到所述第三PMOS晶体管的所述栅极和所述漏极。
7.根据权利要求6所述的分频器，其中所述可调电流源是第一可调电流源，并且其中所述第二偏置电压发生器包括：
第三NMOS晶体管，其包括耦合到所述第二RC网络和所述第四RC网络中每一个的所述电阻器的栅极和漏极；以及
第二可调电流源，其耦合到所述第三NMOS晶体管的所述栅极和所述漏极。
8.一种分频器，其包括：
相位/频率检测器即PFD，其被配置为接收基准信号；
电荷泵，其耦合到所述PFD；
低通滤波器即LPF，其耦合到所述电荷泵；
电压控制器振荡器即VCO，其耦合到所述LPF，其中所述VCO具有第一VCO端子和第二VCO端子；以及
分频器，其包括第一锁存器、第二锁存器、偏置网络和逆变器：
其中所述第一锁存器包括：
第一三态逆变器，其具有第一输入端子、第一输出端子、第一时钟端子和第二时钟端子；
第一电阻电容网络即第一RC网络，其耦合到所述第一时钟端子，其中所述第一RC网络耦合到所述第一VCO端子；以及
第二RC网络，其耦合到所述第二时钟端子，其中所述第二RC网络耦合到所述第二VCO端子；
其中所述第二锁存器包括：
第二三态逆变器，其具有第二输入端子、第二输出端子、第三时钟端子和第四时钟端子，其中所述第二输出端子耦合到所述第一输入端子和所述PFD；
第三电阻电容网络即第三RC网络，其耦合到所述第三时钟端子，其中所述第三RC网络耦合到所述第二VCO端子；以及
第四RC网络，其耦合到所述第四时钟端子，其中所述第四RC网络耦合到所述第一VCO端子；
其中所述偏置网络包括：
第一偏置电压发生器，其耦合到所述第一RC网络和所述第三RC网络；和第二偏置电压发生器，其耦合到所述第二RC网络和所述第四RC网络；并且其中所述逆变器耦合到所述第一输出端子和所述第二输入端子，
其中所述第一RC网络、所述第二RC网络、所述第三RC网络和所述第四RC网络中的每一个包括：
第五时钟端子；
耦合到所述第五时钟端子的电容器；和
耦合到所述第五时钟端子和所述第一偏置电压发生器或所述第二偏置电压发生器中的一个的电阻器，
其中所述第一三态逆变器和所述第二三态逆变器中的每一个进一步包括：
第一PMOS晶体管；
第二PMOS晶体管，其包括耦合到所述第一PMOS晶体管的漏极的源极；
第一NMOS晶体管，其包括耦合到所述第二PMOS晶体管的漏极的漏极；以及第二NMOS晶体管，其包括耦合到所述第一NMOS晶体管的源极的漏极和耦合到所述第一PMOS晶体管的栅极的栅极，
其中所述第一RC网络、所述第二RC网络、所述第三RC网络和所述第四RC网络的所述电阻器允许所述第一锁存器和所述第二锁存器中的内部晶体管通过所述电阻器而被偏置。
9.根据权利要求8所述的分频器，其中所述第一偏置电压发生器包括：
第三PMOS晶体管，其包括耦合到所述第一RC网络和所述第三RC网络中每一个的所述电阻器的栅极和漏极；和
可调电流源，其耦合到所述第三PMOS晶体管的所述栅极和所述漏极。
10.根据权利要求9所述的分频器，其中所述可调电流源是第一可调电流源，并且其中所述第二偏置电压发生器包括：
第三NMOS晶体管，其包括耦合到所述第二RC网络和所述第四RC网络中每一个的所述电阻器的栅极和漏极；和
第二可调电流源，其耦合到所述第三NMOS晶体管的所述栅极和所述漏极。
11.根据权利要求10所述的分频器，其中所述VCO被配置为通过所述第一VCO端子和所述第二VCO端子输出第一时钟信号和第二时钟信号，并且其中所述第二时钟信号是所述第一时钟信号的反相。
12.根据权利要求11所述的分频器，其中所述分频器被配置为二分划分所述第一时钟信号和所述第二时钟信号。