1.一种延迟线环形振荡器装置，其特征在于，包括：
一双门逻辑电路，具有三个输入端与输出端，该些三个输入端中的两个输入端分别接收一时脉致能信号与一特定模态信号，该些三个输入端中的第三个输入端还接收一延迟时脉输出信号，该双门逻辑电路针对该时脉致能信号、该特定模态信号以及该延迟时脉输出信号执行一逻辑操作，用以在该双门逻辑电路的该输出端上产生一模态选择信号；
一缓冲器，接收该模态选择信号并依据该模态选择信号与一控制信号产生一反馈信号；
一时脉输入缓冲器，接收该反馈信号与一输入时脉信号，该时脉输入缓冲器依据该反馈信号决定是否传输该输入时脉信号至该时脉输入缓冲器的输出端；以及一延迟锁相回路电路，接收并延迟在该时脉输入缓冲器的该输出端上的信号，为了产生该延迟时脉输出信号，其中，该反馈信号的频率依据该控制信号而被调整。
2.根据权利要求1所述的延迟线环形振荡器装置，其特征在于，该双门逻辑电路为一或与反向器(OAI)门，该或与反向器门具有一与非输入端、一第一或输入端与一第二或输入端以及一或与反向器输出端，该与非输入端接收该时脉致能信号，该第一或输入端接收该特定模态信号，以及该第二或输入端接收该延迟时脉输出信号。
3.根据权利要求1所述的延迟线环形振荡器装置，其特征在于，该时脉输入缓冲器为一与非门，该与非门具有第一输入端、第二输入端以及输出端，该与非门的第一输入端接收该反馈信号，该与非门的第二输入端接收该输入时脉信号，以及该与非门的输出端耦接至该延迟锁相回路电路。
4.根据权利要求1所述的延迟线环形振荡器装置，其特征在于，该延迟锁相回路电路为一粗略延迟锁相回路电路。
5.根据权利要求4所述的延迟线环形振荡器装置，其特征在于，还包括：
一细微延迟锁相回路电路，其具有一输入端对，该输入端对被耦接至该粗略延迟锁相回路电路，该细微延迟锁相回路电路经由该输入端对由该粗略延迟锁相回路电路接收一粗略延迟输出信号对，该细微延迟锁相回路电路依据该粗略延迟输出信号对产生一细微延迟时脉输出信号。
6.根据权利要求1所述的延迟线环形振荡器装置，其特征在于，还包括：
一或非门，其耦接至该双门逻辑电路，其中该或非门接收一省电信号、一自动更新信号以及一用于负偏压温度不稳定性测试模态的信号，该或非门被用以产生该特定模态信号。
7.根据权利要求1所述的延迟线环形振荡器装置，其特征在于，该缓冲器包括：
多个非门，该些非门以串联方式被耦接，第一个非门接收该模态选择信号，最后一个非门产生该反馈信号，由每一非门提供的多个门延迟中的每一门延迟是通过该控制信号所控制。
8.根据权利要求7所述的延迟线环形振荡器装置，其特征在于，每一非门包括：
一第一晶体管，其具有第一端、第二端以及控制端，该第一晶体管的第一端耦接至一第一参考电压，该第一晶体管的控制端为该非门的输入端；
一第二晶体管，其具有第一端、第二端以及控制端，该第二晶体管的控制端耦接至该第一晶体管的控制端，第二晶体管的第二端耦接至一第二参考电压；
一第三晶体管，其具有第一端、第二端以及控制端，该第三晶体管的第一端耦接至该第一晶体管的第二端，该第三晶体管的第二端为该非门的输出端；
一第一开关，其耦接于该非门的输入端与该第三晶体管的控制端两者之间，该第一开关依据该控制信号以连接该第三晶体管的控制端至该非门的输入端或该第二参考电压；
一第四晶体管，其具有第一端、第二端以及控制端，该第四晶体管的第一端耦接至该非门的输出端，该第四晶体管的第二端耦接至该第二晶体管的第一端；以及一第二开关，耦接于该非门的输入端与该第四晶体管的控制端两者之间，该第二开关依据该控制信号以连接该第四晶体管的该控制端至该非门的输入端或该第一参考电压。
9.根据权利要求8所述的延迟线环形振荡器装置，其特征在于，每一个非门还包括：
一第一电容器，耦接于每一非门的输出端与该第一参考电压两者之间；以及一第二电容器，耦接于每一非门的输出端与该第一参考电压两者之间。
10.根据权利要求9所述的延迟线环形振荡器装置，其特征在于，该第一电容器是由一N型晶体管所形成，该第二电容器是由一P型晶体管所形成。
11.根据权利要求8所述的延迟线环形振荡器装置，其特征在于，该第一晶体管与该第三晶体管为P型晶体管，该第二晶体管与该第四晶体管为N型晶体管。
12.根据权利要求8所述的延迟线环形振荡器装置，其特征在于，当该第一开关连接该第三晶体管的控制端至该非门的输入端时，该第二开关连接该第四晶体管的控制端至该第一参考电压，当该第一开关连接该第三晶体管的控制端至该第二参考电压时，该第二开关连接该第四晶体管的控制端至该非门的输入端。
13.根据权利要求8所述的延迟线环形振荡器装置，其特征在于，该缓冲器中的该些非门的总数为偶数。