首页 / 国际专利分类库 / 电学 / 基本电子电路 / 源极驱动电路及其控制方法

源极驱动电路及其控制方法

申请号 CN201410763163.5 申请日 2014-12-11 公开(公告)号 CN104410252B 公开(公告)日 2017-09-01
申请人 矽力杰半导体技术(杭州)有限公司; 发明人 邓建; 刘国家;
摘要 公开了一种源极驱动 电路 及其控制方法。所述源极驱动电路包括:控制晶体管,连接在主 开关 管的第二端和地之间;供电电容,供电电容的两端接收大致恒定的偏置 电压 ;以及馈流 二极管 ,馈流二极管的 阴极 连接至主开关管的控制端, 阳极 连接在主开关管的第二端,其中,所述控制晶体管周期性地导通和断开,使得所述主开关管跟随所述控制晶体管相应地导通和断开,所述主开关管的导通时间段包括从断开状态开始启动直至完全导通的第一阶段以及处于完全导通状态的第二阶段,在所述第一阶段,所述控制晶体管提供大致恒定的启动 电流 。该源极驱动电路延长主开关管的导通时间,从而有利地抑制EMI。同时还避免了主开关管断开过程的延时,从而可以减小附加功耗。
权利要求

1.一种用于电源变换器的源极驱动电路,所述电源变换器包括具有主开关管的功率级,所述主开关管包括控制端、第一端和第二端,所述源极驱动电路包括:
控制晶体管,连接在主开关管的第二端和地之间,所述控制晶体管包括控制端、第一端和第二端;
供电电容,所述供电电容的第一端连接至主开关管的控制端,第二端连接至地,并且供电电容的两端接收大致恒定的偏置电压;以及
馈流二极管,所述馈流二极管的阴极连接至主开关管的控制端,阳极连接在主开关管的第二端,
其中,所述控制晶体管周期性地导通和断开,使得所述主开关管跟随所述控制晶体管相应地导通和断开,在所述主开关管导通时,主电流路径的电流从主开关管的第一端流向第二端,并且从控制晶体管的第一端流向第二端,
所述主开关管的导通时间段包括从断开状态开始启动直至完全导通的第一阶段以及处于完全导通状态的第二阶段,在所述第一阶段,所述控制晶体管提供大致恒定的启动电流,通过所述启动电流对所述主开关管的寄生电容充电,从而延迟所述主开关管的导通以抑制噪声。
2.根据权利要求1所述的源极驱动电路,还包括:
调节电阻,连接在供电电容的第一端和主开关管的控制端之间。
3.根据权利要求1所述的源极驱动电路,其中所述控制晶体管包括并联的第一控制晶体管和第二控制晶体管,在所述第一阶段,第一控制晶体管在恒流模式下导通,并且第二控制晶体管断开,在所述第二阶段,第一控制晶体管和第二控制晶体管均在开关模式下导通。
4.根据权利要求3所述的源极驱动电路,其中第一控制晶体管的控制端接收第一PWM信号,第二控制晶体管的控制端接收第二PWM信号。
5.根据权利要求4所述的源极驱动电路,其中第一PWM信号与第二PWM信号的开关周期相同,并且第一PWM信号的占空比大于第二PWM信号的占空比,使得在每个开关周期中,第二控制晶体管相对于第一控制晶体管延时导通,并且同时断开。
6.根据权利要求3所述的源极驱动电路,其中第一控制晶体管的导通电阻大于第二控制晶体管的导通电阻。
7.根据权利要求1所述的源极驱动电路,还包括:
第一驱动单元,用于向控制晶体管的控制端提供第一驱动信号,使得控制晶体管工作于恒流模式;
第二驱动单元,用于向控制晶体管的控制端提供第二驱动信号,使得控制晶体管工作于开关模式;以及
使能模,在所述第一阶段使能第一驱动单元,在所述第二阶段使能第二驱动单元。
8.根据权利要求7所述的源极驱动电路,还包括:
运算放大器,所述运算放大器的同相输入端接收参考电流信号,反相输入端接收电流反馈信号,以及在输出端向第一驱动单元提供电流误差信号,
其中,所述运算放大器和第一驱动单元组成电流反馈环路,使得在第一驱动单元工作时,控制晶体管产生大致恒定的启动电流。
9.根据权利要求7所述的源极驱动电路,其中所述第二驱动单元的输入端接收PWM信号,并且根据所述PWM信号产生第二驱动信号。
10.根据权利要求7所述的源极驱动电路,其中所述使能模块包括:
第一上升沿触发电路,所述第一上升沿触发电路的输入端接收PWM信号;
第二上升沿触发电路,所述第二上升沿触发电路的输入端接收主开关管的启动结束信号;以及
RS触发器,所述RS触发器的置位端连接至所述第一上升沿触发电路的输出端,复位端连接至所述第二上升沿触发电路的输出端,第一输出端向第一驱动单元提供第一使能信号,第二输出端向第二驱动单元提供第二使能信号,其中第一输出端和第二输出端的电平始终相反。
11.根据权利要求10所述的源极驱动电路,其中通过监测主开关管的漏极电压获得所述主开关管的启动结束信号。
12.根据权利要求1至11中任一项所述的源极驱动电路,其中所述主开关管和所述控制晶体管分别是选自场效应晶体管和双极晶体管中的一种。
13.一种用于电源变换器的源极驱动电路的控制方法,所述电源变换器包括具有主开关管的功率级,所述主开关管包括控制端、第一端和第二端,所述源极驱动方法包括:
将主开关管的控制端连接至大致恒定的偏置电压;
周期性地改变主开关管的第二端的电位,使得主开关管的控制端与第二端之前的电压大于或小于主开关管的导通电压,从而相应地导通和断开,
其中,在所述主开关管导通时,主电流路径的电流从主开关管的第一端流向第二端,所述主开关管的导通时间段包括从断开状态开始启动直至完全导通的第一阶段以及处于完全导通状态的第二阶段,在所述第一阶段,控制主开关管的控制端和第二端之间的电流为大致恒定的启动电流,通过所述启动电流对所述主开关管的寄生电容充电,从而延迟所述主开关管的导通以抑制噪声。
14.根据权利要求13所述的控制方法,其中控制主开关管的控制端和第二端之间的电流为大致恒定的启动电流包括:
在所述第一阶段,使得连接在主开关管的第二端和地之间的第一控制晶体管在恒流模式下导通,
其中选择第一控制晶体管的饱和电流,使得所述饱和电流等于启动电流。
15.根据权利要求14所述的控制方法,其中在所述第二阶段,使得连接在主开关管的第二端和地之间的第一控制晶体管和第二控制晶体管均在开关模式下导通。
16.根据权利要求13所述的控制方法,其中控制主开关管的控制端和第二端之间的电流为大致恒定的启动电流包括:
在所述第一阶段,使得连接在主开关管的第二端和地之间的控制晶体管工作于恒流模式,
其中利用电流反馈环路向控制晶体管的控制端提供第一驱动信号,使得控制晶体管的工作电流等于启动电流。
17.根据权利要求16所述的控制方法,其中在第二阶段,利用PWM信号向控制晶体管的控制端提供第二驱动信号,使得控制晶体管在开关模式下导通。

说明书全文

源极驱动电路及其控制方法

技术领域

[0001] 本发明涉及电源变换器,更具体地,涉及用于电源变换器的源极驱动电路及其控制方法。

背景技术

[0002] 源极驱动方式由于低功耗高效率而广泛地应用于各种类型的电源变换器中。源极驱动方式的工作原理是主开关管的栅极电压固定在一定的数值,通过源极驱动电路改变主开关管的源极电压从而控制主开关管的开关状态。
[0003] 在源极驱动电路中,控制晶体管与主开关管级联。例如,控制晶体管的漏极连接主开关管的源极,控制晶体管的源极连接至地。控制晶体管的栅极接收PWM信号,从而周期性地导通和断开。当PWM信号为高时,控制晶体管导通,将主晶体管的源极接地。主开关管的栅源寄生电容充电,栅源电压升高,直到达到导通阈值电压,主开关管导通。当PWM信号为低时,控制晶体管断开,将主晶体管的源极与地之间断开。主开关管的源极电压升高,栅源电压减小,直到减小到低于导通阈值电压,主开关管断开。
[0004] 源极驱动电路实现了主开关管在每个开关周期中的软启动。然而,主开关管的快速导通仍然可能产生不利的电磁干扰EMI。在导通期间,大的电压变化率dV/dt意味着EMI的辐射噪声过大。如何降低电磁干扰噪声使得电源产品达到相关标准,是业界普遍关注的一个问题。
[0005] 在采用源极驱动电路的电源变换器中,通过在主开关管的栅极串联调节电阻来限制主开关管在导通之前的栅源电容充电电流,从而延长主开关管的栅源电压达到导通阈值电压所需的时间,减小电压变化率dV/dt,以抑制EMI的辐射噪声。然而,大电阻值的调节电阻使得主开关管的断开过程延长并且产生附加的功耗。
[0006] 因此,期望进一步减小源极驱动方式的电源变换器的功耗和辐射噪声。

发明内容

[0007] 有鉴于此,本发明提供了一种源极驱动电路及其控制方法,该源极驱动电路在主开关管的栅源电容充电阶段提供恒定电流,以减小电源变换器的功耗和辐射噪声。
[0008] 根据本发明的一方面,提供一种用于电源变换器的源极驱动电路,所述电源变换器包括具有主开关管的功率级,所述主开关管包括控制端、第一端和第二端,所述源极驱动电路包括:控制晶体管,连接在主开关管的第二端和地之间,所述控制晶体管包括控制端、第一端和第二端;供电电容,所述供电电容的第一端连接至主开关管的控制端,第二端连接至地,并且供电电容的两端接收大致恒定的偏置电压;以及馈流二极管,所述馈流二极管的阴极连接至主开关管的控制端,阳极连接在主开关管的第二端,其中,所述控制晶体管周期性地导通和断开,使得所述主开关管跟随所述控制晶体管相应地导通和断开,在所述主开关管导通时,主电流路径的电流从主开关管的第一端流向第二端,并且从控制晶体管的第一端流向第二端,所述主开关管的导通时间段包括从断开状态开始启动直至完全导通的第一阶段以及处于完全导通状态的第二阶段,在所述第一阶段,所述控制晶体管提供大致恒定的启动电流。
[0009] 优选地,所述源极驱动电路还包括:调节电阻,连接在供电电容的第一端和主开关管的控制端之间。
[0010] 优选地,所述控制晶体管包括并联的第一控制晶体管和第二控制晶体管,在所述第一阶段,第一控制晶体管在恒流模式下导通,并且第二控制晶体管断开,在所述第二阶段,第一控制晶体管和第二控制晶体管均在开关模式下导通。
[0011] 优选地,第一控制晶体管的控制端接收第一PWM信号,第二控制晶体管的控制端接收第二PWM信号。
[0012] 优选地,第一PWM信号与第二PWM信号的开关周期相同,并且第一PWM信号的占空比大于第二PWM信号的占空比,使得在每个开关周期中,第二控制晶体管相对于第一控制晶体管延时导通,并且同时断开。
[0013] 优选地,第一控制晶体管的导通电阻大于第二控制晶体管的导通电阻。
[0014] 优选地,所述源极驱动电路还包括:第一驱动单元,用于向控制晶体管的控制端提供第一驱动信号,使得控制晶体管工作于恒流模式;第二驱动单元,用于向控制晶体管的控制端提供第二驱动信号,使得控制晶体管工作于开关模式;以及使能模,在所述第一阶段使能第一驱动单元,在所述第二阶段使能第二驱动单元。
[0015] 优选地,所述源极驱动电路还包括:运算放大器,所述运算放大器的同相输入端接收参考电流信号,反相输入端接收电流反馈信号,以及在输出端向第一驱动单元提供电流误差信号,其中,所述运算放大器和第一驱动单元组成电流反馈环路,使得在第一驱动单元工作时,控制晶体管产生大致恒定的启动电流。
[0016] 优选地,所述第二驱动单元的输入端接收PWM信号,并且根据所述PWM信号产生第二驱动信号。
[0017] 优选地,所述使能模块包括:第一上升沿触发电路,所述第一上升沿触发电路的输入端接收PWM信号;第二上升沿触发电路,所述第二上升沿触发电路的输入端接收主开关管的启动结束信号;以及RS触发器,所述RS触发器的置位端连接至所述第一上升沿触发电路的输出端,复位端连接至所述第二上升沿触发电路的输出端,第一输出端向第一驱动单元提供第一使能信号,第二输出端向第二驱动单元提供第二使能信号,其中第一输出端和第二输出端的电平始终相反。
[0018] 优选地,通过监测主开关管的漏极电压获得所述主开关管的启动结束信号。
[0019] 优选地,所述主开关管和所述控制晶体管分别是选自场效应晶体管和双极晶体管中的一种。
[0020] 根据本发明的另一方面,提供一种用于电源变换器的源极驱动电路的控制方法,所述电源变换器包括具有主开关管的功率级,所述主开关管包括控制端、第一端和第二端,所述源极驱动方法包括:将主开关管的控制端连接至大致恒定的偏置电压;周期性地改变主开关管的第二端的电位,使得主开关管的控制端与第二端之前的电压大于或小于主开关管的导通电压,从而相应地导通和断开,其中,在所述主开关管导通时,主电流路径的电流从主开关管的第一端流向第二端,所述主开关管的导通时间段包括从断开状态开始启动直至完全导通的第一阶段以及处于完全导通状态的第二阶段,在所述第一阶段,控制主开关管的控制端和第二端之间的电流为大致恒定的启动电流。
[0021] 优选地,控制主开关管的控制端和第二端之间的电流为大致恒定的启动电流包括:在所述第一阶段,使得连接在主开关管的第二端和地之间的第一控制晶体管在恒流模式下导通,其中选择第一控制晶体管的饱和电流,使得所述饱和电流等于启动电流。
[0022] 优选地,在所述第二阶段,使得第一控制晶体管和第二控制晶体管均在开关模式下导通。
[0023] 优选地,控制主开关管的控制端和第二端之间的电流为大致恒定的启动电流包括:在所述第一阶段,使得连接在主开关管的第二端和地之间的控制晶体管在在恒流模式下导通,其中利用电流反馈环路向控制晶体管的控制端提供第一驱动信号,使得控制晶体管的工作电流等于启动电流。
[0024] 优选地,在第二阶段,利用PWM信号向控制晶体管的控制端提供第二驱动信号,使得控制晶体管在开关模式下导通。
[0025] 根据本发明的源极驱动电路及其控制方法,其中在主开关管从断开状态转变为导通状态的启动阶段,所述控制晶体管提供大致恒定的启动电流。利用控制晶体管,将主开关管在启动阶段的启动电流设置为恒定值,从而不需要大电阻值的调节电阻即可减缓主开关管的电压变化率。该源极驱动电路可以延长主开关管的导通时间,从而有利地抑制EMI。同时还避免了主开关管断开过程的延时,从而可以减小附加功耗。附图说明
[0026] 通过以下参照附图对本发明实施例的描述,本发明的上述以及其他目的、特征和优点将更为清楚,在附图中:
[0027] 图1为采用源极驱动方式的BUCK变换器的示意性框图
[0028] 图2为采用源极驱动方式的反激式变换器的示意性框图;
[0029] 图3为根据本发明的第一实施例的电源变换器的源极驱动原理示意图;
[0030] 图4为图3所示的电源变换器的工作波形图;
[0031] 图5为根据本发明的第二实施例的电源变换器的源极驱动原理示意图;
[0032] 图6为图5所示的电源变换器的工作波形图;以及
[0033] 图7为根据本发明的源极驱动控制方法的流程图

具体实施方式

[0034] 以下结合附图对本发明的几个优选实施例进行详细描述,但本发明并不仅仅限于这些实施例。本发明涵盖任何在本发明的精神和范围上做的替代、修改、等效方法以及方案。
[0035] 为了使公众对本发明有彻底的了解,在以下本发明优选实施例中详细说明了具体的细节,而对本领域技术人员来说没有这些细节的描述也可以完全理解本发明。
[0036] 图1为采用源极驱动方式的BUCK变换器的示意性框图。该BUCK变换器包括输入端Vin和输出端Vout,分别用于接收例如经过整流的输入电压以及向负载RL供电。主开关管Q1、电感L、输出电容Cout和二极管D组成BUCK拓扑结构。在主开关管Q1的周期性导通和断开过程中,电感L和电容Cout组成低通滤波网络。电容Cout还作为输出电容,其两端提供输出电压
[0037] 优选地,该BUCK变换器还包括与二极管D并联的电容Cd,以及与电感L并联的电容C1。电容Cd和电容C1用于吸收尖峰电压以抑制EMI。
[0038] 主开关管Q1是本领域中用作功率开关的晶体管,例如是选自场效应晶体管和双极晶体管中的一种。主开关管Q1不限于已知的功率开关,还可以包括将来开发的功率晶体管。例如,主开关管Q1是NMOS场效应晶体管。主开关管Q1的寄生电容包括栅源极间的电容Cgs,栅漏极间的电容Cgd,漏源极间的电容Cds。
[0039] 源极驱动电路100包括与主开关管Q1级联的控制晶体管Q2。控制晶体管Q2可以是与主开关管Q1相同或不同类型的晶体管,例如可以是NMOS场效应晶体管。在图1的实例中,控制晶体管Q2的漏极连接至主开关管Q1的源极,控制晶体管Q2的源极接地。驱动单元110与控制晶体管Q2的栅极相连。PWM信号经由驱动单元110转换成控制晶体管Q2的栅极驱动信号Vg,使得控制晶体管Q2工作于开关模式,在导通状态和断开状态之间切换。
[0040] 源极驱动电路100还包括供电电容C11、调节电阻R11和馈流二极管D11。供电电容C11位于偏置电压Vbias和地之间,从而向主开关管Q1的栅极提供恒定电压。调节电阻R11连接于偏置电压Vbias和主开关管Q1的栅极之间。馈流二极管D11的阴极连接至偏置电压Vbias,阳极连接至主开关管Q1的源极。
[0041] 当PWM信号从低电平转变为高电平时,驱动单元110产生高电平的栅极驱动信号Vg,使得控制晶体管Q2导通。主开关管Q1的源极接地。由于主开关管Q1的栅极连接至恒定的偏置电压,因此在主开关管Q1的栅极和源极之间产生启动电流。调节电阻R11限制主开关管Q1导通初始阶段的启动电流的大小。启动电流对主开关管Q1的栅源寄生电容Cgs充电,从而逐渐升高主开关管Q1的栅源电压。在主开关管Q1的栅源寄生电容Cgs充电完成之后,主开关管Q1的栅源电压近似等于偏置电压Vbias。偏置电压Vbias大于主开关管Q1的导通阈值电压。在主开关管Q1的栅源寄生电容Cgs充电完成之后,主开关管Q1完全导通。因此,主开关管Q1在控制晶体管Q2导通之后延迟一定时间才完全导通。可以通过改变调节电阻R11的电阻值来改变启动电流,从而控制延迟时间。
[0042] 当PWM信号从高电平转变为低电平时,驱动单元110产生低电平的栅极驱动信号Vg,使得控制晶体管Q2断开。主开关管Q1的源极与地之间断开。主开关管Q1仍处于导通状态,从而源极电压近似等于漏极电压。馈流二极管D11导通,主开关管Q1的栅源寄生电容Cgs经由馈流二极管D11和调节电阻R11组成的回路放电,使得主开关管Q1的栅源电压逐渐减小。在主开关管Q1的栅源寄生电容Cgs放电完成之后,主开关管Q2的源极电压箝位于偏置电压Vbias。直至主开关管Q1的栅源电压减小到小于主开关管Q1的导通阈值电压,主开关管Q1断开。因此,主开关管Q1在控制晶体管Q2断开之后延迟一定时间才完全断开。可以通过改变调节电阻R11的电阻值来改变放电电流,从而控制延迟时间。
[0043] 该BUCK变换器是一种正激式变换器。在主开关管Q1导通期间,电感电流增加,输入电压向负载供电,并且电感L储能。在主开关管Q1断开期间,电感电流减小,电感L向负载供电。主开关管Q1跟随源极驱动电路100中的控制晶体管Q2的开关动作,从而维持输出电压Vout和/或输出电流Iout基本恒定。
[0044] 在上述采用源极驱动电路的BUCK变换器中,通过在主开关管的栅极串联调节电阻来限制主开关管在导通之前的栅源电容充电电流,从而延长主开关管的栅源电压达到导通阈值电压所需的时间,减小电压变化率dV/dt,以抑制EMI的辐射噪声。然而,大电阻值的调节电阻使得主开关管的断开过程延长并且产生附加的功耗。
[0045] 图2为采用源极驱动方式的反激式变换器的示意性框图。该反激式变换器包括输入端Vin和输出端Vout,分别用于接收例如经过整流的输入电压以及向负载RL供电。电源变换器包括变压器T。变压器T具有原边绕组NP和副边绕组NS,用于传递能量和信号反馈。变压器T的原边绕组NP的第一端、副边绕组NS的第二端为同名端,以及变压器T的原边绕组NP的第二端、副边绕组NS的第一端为同名端。
[0046] 在原边侧,外部交流输入经整流滤波之后,作为输入电压提供至电源变换器的输入端Vin。输入电容Cin连接在输入端Vin和地之间,对输入电压进行滤波。所述变压器T的原边绕组NP的第一端连接至输入端Vin。主开关管Q1的漏极连接在变压器T的原边绕组NP的第二端,源极连接至源极驱动电路100。
[0047] 在副边侧,变压器T的副边绕组NS的第一端串联连接二极管D的阳极,第二端接地。在二极管D的阴极和地之间并联连接输出电容Co,在输出电容Co的两端产生输出电压Vout。
[0048] 主开关管Q1、变压器T、输出电容Cout和二极管D组成反激式电源变换器的拓扑结构。在主开关管Q1的周期性导通和断开时,输出电容Co的两端提供输出电压。
[0049] 在反激式变换器中采用的源极驱动电路100的电路原理与上述BUCK变换器相同,因此不再赘述。然而,应当理解,根据各自的控制原理,在不同拓扑的电源变换器中采用的源极驱动电路100的PWM信号可以不同。
[0050] 该反激式变换器中,在主开关管Q1导通期间,原边绕组NP电感电流增加,从而储存能量。由于副边绕组NS与原边绕组NP的极性相反,副边侧的二极管D反向偏置而截止,输出电容Co向负载供电。在主开关管Q1断开期间,原边绕组NP产生反向电势,副边侧的二极管正向偏置而导通,从而向输出电容Co充电以及向负载L供电。主开关管Q1跟随源极驱动电路100中的控制晶体管Q2的开关动作,从而维持输出电压Vout和/或输出电流Iout基本恒定。
[0051] 在上述采用源极驱动电路的反激式变换器中,通过在主开关管的栅极串联调节电阻来限制主开关管在导通之前的栅源电容充电电流,从而延长主开关管的栅源电压达到导通阈值电压所需的时间,减小电压变化率dV/dt,以抑制EMI的辐射噪声。然而,大电阻值的调节电阻使得主开关管的断开过程延长并且产生附加的功耗。
[0052] 图3为根据本发明的第一实施例的电源变换器的源极驱动原理示意图,图4为图3所示的电源变换器的工作波形图。由于该实施例的源极驱动电路200可以应用于各种类型的电源变换器(例如图1所示的BUCK变换器和图2所示的反激式变换器)中,因此在图3中未描述电源变换器的功率级的细节,而仅仅示出了源极驱动电路200和主开关管Q1。
[0053] 源极驱动电路200包括与主开关管Q1级联的第一控制晶体管Q2、以及与第一控制晶体管Q2并联的第二控制晶体管Q3。第一控制晶体管Q2和第二控制晶体管Q3可以是与主开关管Q1相同或不同类型的晶体管,例如可以是NMOS场效应晶体管。在图3的实例中,第一控制晶体管Q2和第二控制晶体管Q3各自的漏极连接至主开关管Q1的源极,第一控制晶体管Q2和第二控制晶体管Q3各自的源极接地。第一驱动单元210与第一控制晶体管Q2的栅极相连。第一PWM信号PWM1经由第一驱动单元210转换成第一控制晶体管Q2的栅极驱动信号Vg1,使得第一控制晶体管Q2在第一阶段工作于恒流模式,在第二阶段工作于开关模式,在导通状态和断开状态之间切换。第二驱动单元20与第二控制晶体管Q3的栅极相连。第二PWM信号PWM2经由第二驱动单元20转换成第二控制晶体管Q3的栅极驱动信号Vg2,使得第二控制晶体管Q3工作于开关模式,在导通状态和断开状态之间切换。
[0054] 源极驱动电路200还包括供电电容C11、调节电阻R11和馈流二极管D11。供电电容C11位于偏置电压Vbias和地之间,从而向主开关管Q1的栅极提供恒定电压。调节电阻R11连接于偏置电压Vbias和主开关管Q1的栅极之间。馈流二极管D11的阴极连接至偏置电压Vbias,阳极连接至主开关管Q1的源极。
[0055] 与图1所示的根据现有技术的源极驱动电路100的不同之处在于,根据本发明的该实施例的源极驱动电路200采用并联的两个控制晶体管Q2和Q3,并且采用不同的PWM信号分别控制两个控制晶体管Q2和Q3。第一控制晶体管Q2的导通电阻RDSon大于第二控制晶体管Q3,第一控制晶体管Q2的饱和电流Idrive小于第二控制晶体管Q3。如图4所示,第一PWM信号PWM1与第二PWM信号PWM2的开关周期Ts相同,并且,第一PWM信号PWM1的占空比大于第二PWM信号PWM2。在每一个开关周期中,在第一PWM信号PWM1和第二PWM信号PWM2的控制下,第二控制晶体管Q3相对于第一控制晶体管Q2延时导通,并且同时断开。
[0056] 在t1时刻,当第一PWM信号PWM1从低电平转变为高电平时,第一驱动单元210产生高电平的第一栅极驱动信号Vg1,使得第一控制晶体管Q2导通。主开关管Q1的源极接地。由于主开关管Q1的栅极连接至恒定的偏置电压,因此在主开关管Q1的栅极和源极之间产生启动电流。第一控制晶体管Q2的饱和电流Idrive限制主开关管Q1导通初始阶段的启动电流的大小。启动电流对主开关管Q1的栅源寄生电容Cgs充电,从而逐渐升高主开关管Q1的栅源电压,使得主开关管Q1逐渐导通,漏极电压Vd逐渐减小。在主开关管Q1的栅源寄生电容Cgs充电完成之后,主开关管Q1的栅源电压近似等于偏置电压Vbias。偏置电压Vbias大于主开关管Q1的导通阈值电压,使得主开关管Q1完全导通。因此,主开关管Q1在第一控制晶体管Q2导通之后延迟一定时间才完全导通。可以通过改变第一控制晶体管Q2来改变启动电流,从而控制延迟时间。
[0057] 在t2时刻,当第二PWM信号PWM2从低电平转变为高电平时,第二驱动单元220产生高电平的第二栅极驱动信号Vg2,使得第二控制晶体管Q3导通。也即,从t2时刻开始,第一控制晶体管Q2和第二控制晶体管Q3同时导通。
[0058] 在t3时刻,当第一PWM信号PWM1和第二PWM信号PWM2同时从高电平转变为低电平时,第一驱动单元210产生低电平的第一栅极驱动信号Vg1,使得第一控制晶体管Q2断开,第二驱动单元220产生低电平的第二栅极驱动信号Vg2,使得第二控制晶体管Q3断开。主开关管Q1的源极与地之间断开。主开关管Q1仍处于导通状态,从而源极电压近似等于漏极电压。馈流二极管D11导通,主开关管Q1的栅源寄生电容Cgs经由馈流二极管D11和调节电阻R11组成的回路放电,使得主开关管Q1的栅源电压逐渐减小。在主开关管Q1的栅源寄生电容Cgs放电完成之后,主开关管Q2的源极电压箝位于偏置电压Vbias。直至主开关管Q1的栅源电压减小到小于主开关管Q1的导通阈值电压,主开关管Q1断开。因此,主开关管Q1在第一控制晶体管Q2和第二控制晶体管Q3断开之后延迟一定时间才完全断开。可以通过改变调节电阻R11的电阻值来改变放电电流,从而控制延迟时间。
[0059] 在一个开关周期Ts中,主开关管Q1跟随源极驱动电路200中的第一控制晶体管Q2和第二控制晶体管Q3的开关动作,从而维持输出电压Vout和/或输出电流Iout基本恒定。
[0060] 在t1时刻至t2时刻的时间段,在主开关管Q1的启动阶段,漏极电压Vd减小的斜率由启动电流(即第一控制晶体管Q2的饱和电流Idrive)和电路中的寄生电容决定。由于寄生电容是由电路自身决定的,可以表示成电容系数K。根据Idrive=K*(dV/dt)的关系,减小启动电流,就可以减小电压变化率dV/dt,从而抑制EMI的辐射噪声。
[0061] 在t2时刻至t3时刻的时间段,第一控制晶体管Q2和第二控制晶体管Q3的并联连接,这减小了主电流路径上的导通电阻,从而减小了源极驱动电路200的导通损耗。而且,由于第二控制晶体管Q3的饱和电流较大,从而提高了源极驱动电路200的驱动能。优选地,可以选择第二控制晶体管Q3的导通时刻t2,使得在主开关管Q1完全导通的同时第二控制晶体管Q3导通。
[0062] 在上述采用源极驱动电路的电源变换器中,通过在主开关管和地之间设置并联的两个控制晶体管,利用第一控制晶体管来限制主开关管在导通之前的栅源电容充电电流,从而延长主开关管的栅源电压达到导通阈值电压所需的时间,减小电压变化率dV/dt,以抑制EMI的辐射噪声。可以减小调节电阻的电阻值,使得主开关管的断开过程缩短并且减小损耗。
[0063] 图5为根据本发明的第二实施例的电源变换器的源极驱动原理示意图,图6为图5所示的电源变换器的工作波形图。由于该实施例的源极驱动电路300可以应用于各种类型的电源变换器(例如图1所示的BUCK变换器和图2所示的反激式变换器)中,因此在图5中未描述电源变换器的功率级的细节,而仅仅示出了源极驱动电路300和主开关管Q1。
[0064] 源极驱动电路300包括与主开关管Q1级联的控制晶体管Q2。控制晶体管Q2可以是与主开关管Q1相同或不同类型的晶体管,例如可以是NMOS场效应晶体管。在图5的实例中,控制晶体管Q2的漏极连接至主开关管Q1的源极,控制晶体管Q2的源极接地。第一驱动单元310和第二驱动单元320均与控制晶体管Q2的栅极相连。在主开关管Q1的启动阶段,第一驱动单元310向控制晶体管Q1提供第一栅极驱动信号Vdrive,使得控制晶体管Q1工作于恒流模式。在主开关管Q1的完全导通阶段,第二驱动单元320向控制晶体管Q1提供栅极驱动信号Vg,使得控制晶体管Q1工作于饱和区并且进行开关驱动。
[0065] 源极驱动电路300还包括供电电容C11、调节电阻R11和馈流二极管D11。供电电容C11位于偏置电压Vbias和地之间,从而向主开关管Q1的栅极提供恒定电压。调节电阻R11连接于偏置电压Vbias和主开关管Q1的栅极之间。馈流二极管D11的阴极连接至偏置电压Vbias,阳极连接至主开关管Q1的源极。
[0066] 与图1所示的根据现有技术的源极驱动电路100的不同之处在于,根据本发明的该实施例的源极驱动电路300将PWM信号分成两个使能信号EN1和EN2,分别在PWM信号的高电平时间段的第一阶段使能第一驱动单元310,在PWM信号的高电平时间段的第二阶段使能第二驱动单元320,如图6所示。
[0067] 为了实现控制晶体管Q2的恒流驱动和开关驱动之间的切换,源极驱动电路300包括第一上升沿触发电路341、第二上升沿触发电路342和RS触发器350。第一上升沿触发电路341的输入端接收PWM信号,输出端连接至RS触发器350的置位端S。第二上升沿触发电路342的输入端接收主开关管Q1的启动结束信号Von,输出端连接至RS触发器350的复位端R。RS触发器350的第一输出端Q向第一驱动单元310的使能端提供第一使能信号EN1,第二输出端向第二驱动单元320的使能端提供第二使能信号EN2。
[0068] 为了实现控制晶体管Q2的恒流驱动,源极驱动电路100中的运算放大器330和第一驱动单元310组成电流反馈环路。运算放大器330的同相输入端接收参考电流信号IREF,反相输入端接收表征接收主电流路径的电流I1的电流反馈信号IFB。运算放大器330将电流反馈信号IFB与参考电流信号IREF相比较,以产生电流误差信号。第一驱动单元310根据电流误差信号产生第一栅极驱动信号Vdrive,使得控制晶体管Q2在在恒流模式下导通,从而将主电流路径的电流I1维持为恒定电流值。
[0069] 为了实现控制晶体管Q2的开关驱动,第二驱动单元320接收PWM信号。在第二使能信号EN2为高电平时,PWM信号经由第二驱动单元320转换成控制晶体管Q2的栅极驱动信号Vg,使得控制晶体管Q2在开关模式下导通。
[0070] 在t1时刻,当PWM信号从低电平转变为高电平时,第一上升沿触发电路341接收PWM信号,并且产生高电平信号。RS触发器350的置位端S为高电平,复位端R为低电平。RS触发器350的第一输出端Q产生的使能信号EN1为高电平,第二输出端产生的使能信号EN2为低电平。第一驱动单元310工作,并且第二驱动单元320停止工作。第一驱动单元310向控制晶体管Q2的栅极提供第一栅极驱动电压Vdrive,使得控制晶体管Q2在在恒流模式下导通,从而将主电流路径的电流I1维持为恒定电流值。由于主开关管Q1的栅极连接至恒定的偏置电压,因此在主开关管Q1的栅极和源极之间产生启动电流。控制晶体管Q2的恒定电流Idrive取决于参考电流信号IREF,从而可以通过预设参考电流信号IREF来限制主开关管Q1导通初始阶段的启动电流的大小。启动电流对主开关管Q1的栅源寄生电容Cgs充电,从而逐渐升高主开关管Q1的栅源电压,使得主开关管Q1逐渐导通,漏极电压Vd逐渐减小。在主开关管Q1的栅源寄生电容Cgs充电完成之后,主开关管Q1的栅源电压近似等于偏置电压Vbias。偏置电压Vbias大于主开关管Q1的导通阈值电压,使得主开关管Q1完全导通。因此,主开关管Q1在控制晶体管Q2导通之后延迟一定时间才完全导通。可以通过改变参考电流信号IREF来改变启动电流,从而控制延迟时间。
[0071] 在t2时刻,主开关管Q1完全导通,第二上升沿触发电路342接收主开关管Q1的启动结束信号Von,并且产生高电平信号。例如,通过监测主开关管Q1的漏极电压Vd可以获得主开关管Q1的启动结束信号Von。RS触发器350的置位端S为低电平,复位端R为高电平。RS触发器350的第一输出端Q产生的使能信号EN1为低电平,第二输出端产生的使能信号EN2为高电平。第二驱动单元320工作,并且第一驱动单元310停止工作。第二驱动单元320向控制晶体管Q2的栅极提供第二栅极驱动电压Vg,使得控制晶体管Q2在开关模式下导通,从而实现开关驱动。
[0072] 在t3时刻,当PWM信号从高电平转变为低电平时,RS触发器350的置位端S为低电平,复位端R为低电平。RS触发器350的第一输出端Q产生的使能信号EN1维持为低电平,第二输出端产生的使能信号EN2维持为高电平。第二驱动单元320工作,并且第一驱动单元310停止工作。第二驱动单元320向控制晶体管Q2的栅极提供第二栅极驱动电压Vg。然而,由于PWM信号已经转变为低电平,第二栅极驱动电压Vg相应地为低电平,使得控制晶体管Q2断开。主开关管Q1的源极与地之间断开。主开关管Q1仍处于导通状态,从而源极电压近似等于漏极电压。馈流二极管D11导通,主开关管Q1的栅源寄生电容Cgs经由馈流二极管D11和调节电阻R11组成的回路放电,使得主开关管Q1的栅源电压逐渐减小。在主开关管Q1的栅源寄生电容Cgs放电完成之后,主开关管Q2的源极电压箝位于偏置电压Vbias。直至主开关管Q1的栅源电压减小到小于主开关管Q1的导通阈值电压,主开关管Q1断开。因此,主开关管Q1在控制晶体管Q2断开之后延迟一定时间才完全断开。可以通过改变调节电阻R11的电阻值来改变放电电流,从而控制延迟时间。
[0073] 在一个开关周期Ts中,主开关管Q1跟随源极驱动电路300中的控制晶体管Q2的开关动作,从而维持输出电压Vout和/或输出电流Iout基本恒定。
[0074] 在t1时刻至t2时刻的时间段,在主开关管Q1的启动阶段,漏极电压Vd减小的斜率由启动电流Idrive(对应于预设参考电流信号IREF)和电路中的寄生电容决定。由于寄生电容是由电路自身决定的,可以表示成电容系数K。根据Idrive=K*(dV/dt)的关系,减小启动电流,就可以减小电压变化率dV/dt,从而抑制EMI的辐射噪声。
[0075] 在上述采用源极驱动电路的电源变换器中,通过在主开关管和地之间设置控制晶体管,利用控制晶体管在主开关管的启动阶段工作于恒流模式来限制主开关管在导通之前的栅源电容充电电流,从而延长主开关管的栅源电压达到导通阈值电压所需的时间,减小电压变化率dV/dt,以抑制EMI的辐射噪声。可以减小调节电阻的电阻值,使得主开关管的断开过程缩短并且减小损耗。
[0076] 图7为根据本发明的源极驱动控制方法的流程图。所述电源变换器包括具有主开关管的功率级,所述主开关管包括控制端、第一端和第二端。
[0077] 在步骤S01中,将主开关管的控制端连接至大致恒定的偏置电压。
[0078] 在步骤S02中,周期性地改变主开关管的第二端的电位,使得主开关管的控制端与第二端之前的电压大于或小于主开关管的导通电压,从而相应地导通和断开。在所述主开关管导通时,主电流路径的电流从主开关管的第一端流向第二端。所述主开关管的导通时间段包括从断开状态开始启动直至完全导通的第一阶段以及处于完全导通状态的第二阶段,在所述第一阶段,控制主开关管的控制端和第二端之间的电流为大致恒定的启动电流。
[0079] 在一个实施例中,控制主开关管的控制端和第二端之间的电流为大致恒定的启动电流包括:在所述第一阶段,使得连接在主开关管的第二端和地之间的第一控制晶体管和第二控制晶体管中的第一控制晶体管在开关模式下导通,其中选择第一控制晶体管的饱和电流,使得所述饱和电流等于启动电流。在所述第二阶段,使得第一控制晶体管和第二控制晶体管均在开关模式下导通。
[0080] 在另一个实施例中,控制主开关管的控制端和第二端之间的电流为大致恒定的启动电流包括:在所述第一阶段,使得连接在主开关管的第二端和地之间的控制晶体管在在恒流模式下导通,其中利用电流反馈环路向控制晶体管的控制端提供第一驱动信号,使得控制晶体管的工作电流等于启动电流。在第二阶段,利用PWM信号向控制晶体管的控制端提供第二驱动信号,使得控制晶体管在开关模式下导通。
[0081] 依照本发明的实施例如上文所述,这些实施例并没有详尽叙述所有的细节,也不限制该发明仅为所述的具体实施例。显然,根据以上描述,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本发明的原理和实际应用,从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
QQ群二维码
意见反馈