工作周期校正器专利检索- 基本电子电路专利检索查询-专利查询网

工作周期校正器
申请号	CN201410282729.2	申请日	2014-06-23	公开(公告)号	CN104022777B	公开(公告)日	2017-09-22
申请人	威盛电子股份有限公司;			发明人	李永胜;
摘要	一种工作周期校正器，包括：一压控延迟电路、一边缘侦测器、一SR 锁存器、一模式控制器以及一电荷泵。该压控延迟电路将一输入时脉信号延迟一延迟时间，以产生一延迟时脉信号，其中该延迟时间根据一控制电位来进行调整。该边缘侦测器侦测该输入时脉信号和该延迟时脉信号的时脉边缘，以对应地产生一第一时脉边缘信号和一第二时脉边缘信号。该SR锁存器根据该第一时脉边缘信号和该第二时脉边缘信号来产生一触发信号。该模式控制器产生一模式控制电位。该电荷泵根据该触发信号和该模式控制电位来产生该控制电位。相较于传统设计，本发明的工作周期校正器可接受更广域的输入时脉工作周期，且不易受到制程、电压以及温度变异所造成的影响。
权利要求	1.一种工作周期校正器，其特征在于，包括：一压控延迟电路，接收一输入时脉信号，并将该输入时脉信号延迟一延迟时间，以产生一延迟时脉信号，其中该延迟时间根据一电荷泵控制电位来进行调整；一边缘侦测器，侦测该输入时脉信号和该延迟时脉信号的时脉边缘，以对应地产生一第一时脉边缘信号和一第二时脉边缘信号；一SR锁存器，根据该第一时脉边缘信号和该第二时脉边缘信号来产生一触发信号；一模式控制器，产生一模式控制电位；以及一电荷泵，根据该模式控制电位来操作于一第一模式或一第二模式，并根据该触发信号和该模式控制电位来产生并输出该电荷泵控制电位；其中该触发信号作为该工作周期校正器的一输出信号，其中，该模式控制器包括：一可编程计数器，接收一启动信号、该输入时脉信号以及多个时间位，并据以产生一通知信号，其中当该启动信号由低逻辑电平上升至高逻辑电平时，该可编程计数器开始计数一校正时间，其中当该校正时间届满时，该通知信号由低逻辑电平上升至高逻辑电平，而该校正时间由所述时间位所决定；以及一第三与门，具有一第一输入端、一第二输入端以及一输出端，其中该第三与门的该第一输入端接收该通知信号，该第三与门的该第二输入端接收一模式选择信号，而该第三与门的该输出端输出该模式控制电位。 2.根据权利要求1所述的工作周期校正器，其特征在于，该边缘侦测器包括：一第一反相器，具有一输入端和一输出端，其中该第一反相器的该输入端接收该输入时脉信号；一第一与门，具有一第一输入端、一第二输入端以及一输出端，其中该第一与门的该第一输入端接收该输入时脉信号，该第一与门的该第二输入端耦接至该第一反相器的该输出端，而该第一与门的该输出端输出该第一时脉边缘信号；一第二反相器，具有一输入端和一输出端，其中该第二反相器的该输入端接收该延迟时脉信号；以及一第二与门，具有一第一输入端、一第二输入端以及一输出端，其中该第二与门的该第一输入端接收该延迟时脉信号，该第二与门的该第二输入端耦接至该第二反相器的该输出端，而该第二与门的该输出端输出该第二时脉边缘信号。 3.根据权利要求1所述的工作周期校正器，其特征在于，该SR锁存器包括：一第一或非门，具有一第一输入端、一第二输入端以及一输出端，其中该第一或非门的该第一输入端接收该第一时脉边缘信号，而该第一或非门的该第二输入端接收该触发信号；以及一第二或非门，具有一第一输入端、一第二输入端以及一输出端，其中该第二或非门的该第一输入端接收该第二时脉边缘信号，该第二或非门的该第二输入端耦接至该第一或非门的该输出端，而该第二或非门的该输出端输出该触发信号。 4.根据权利要求1所述的工作周期校正器，其特征在于，当该模式选择信号为低逻辑电平，或是当该模式选择信号为高逻辑电平但该校正时间尚未届满时，该模式控制电位被设定为低逻辑电平，且该电荷泵操作于该第一模式，使得该电荷泵控制电位为可调整的；其中当该模式选择信号为高逻辑电平且该校正时间已经届满时，该模式控制电位被设定为高逻辑电平，且该电荷泵操作于该第二模式，使得该电荷泵控制电位为不可调整的。 5.根据权利要求4所述的工作周期校正器，其特征在于，在该电荷泵控制电位转为一恒定值之后，该压控延迟电路的该延迟时间等于该输入时脉信号的0.5倍时脉周期，使得该输出信号为具有50％的工作周期的时脉信号。 6.根据权利要求1所述的工作周期校正器，其特征在于，所述时间位的数量为4。 7.根据权利要求1所述的工作周期校正器，其特征在于，该可编程计数器包括：一第四与门，具有一第一输入端、一第二输入端以及一输出端，其中该第四与门的该第一输入端接收该输入时脉信号；以及多个D触发器，其中每一所述D触发器具有一时脉端、一数据输入端、一输出端、一反相输出端以及一反相重设端，其中每一所述D触发器的该反相重设端接收该启动信号，其中每一所述D触发器的该反相输出端反馈至其数据输入端，其中每一所述D触发器的该时脉端耦接至前一D触发器的该输出端，而其中一第一D触发器的该时脉端耦接至该第四与门的该输出端。 8.根据权利要求7所述的工作周期校正器，其特征在于，该可编程计数器还包括：多个同或门，每一所述同或门对应至所述D触发器之一，其中每一所述同或门具有一第一输入端、一第二输入端以及一输出端，其中每一所述同或门的该第一输入端接收所述时间位之一，每一所述同或门的该第二输入端耦接至对应的D触发器的该输出端，其中该校正时间由所述时间位所决定；一第五与门，具有多个输入端和一输出端，其中该第五与门的每一所述输入端对应至所述同或门之一，该第五与门的每一所述输入端耦接至对应的同或门的该输出端；以及一第五D触发器，具有一时脉端、一数据输入端、一输出端、一反相输出端以及一反相重设端，其中该第五D触发器的该时脉端接收该输入时脉信号，该第五D触发器的该数据输入端耦接至该第五与门的该输出端，该第五D触发器的该输出端输出该通知信号，该第五D触发器的该反相输出端反馈至该第四与门的该第二输入端，而该第五D触发器的该反相重设端接收该启动信号。 9.根据权利要求1所述的工作周期校正器，其特征在于，该电荷泵包括：一第四P型金属氧化物半导体场效应晶体管，具有一栅极、一源极以及一漏极，其中该第四P型金属氧化物半导体场效应晶体管的该栅极接收该触发信号的一逻辑反相值，而该第四P型金属氧化物半导体场效应晶体管的该源极耦接至一工作电位；一第五P型金属氧化物半导体场效应晶体管，具有一栅极、一源极以及一漏极，其中该第五P型金属氧化物半导体场效应晶体管的该栅极接收该模式控制电位，该第五P型金属氧化物半导体场效应晶体管的该源极耦接至该第四P型金属氧化物半导体场效应晶体管的该漏极，而该第五P型金属氧化物半导体场效应晶体管的该漏极耦接至一电荷泵输出节点；一第一N型金属氧化物半导体场效应晶体管，具有一栅极、一源极以及一漏极，其中该第一N型金属氧化物半导体场效应晶体管的该栅极接收该模式控制电位的一逻辑反相值，而该第一N型金属氧化物半导体场效应晶体管的该漏极耦接至该电荷泵输出节点；一第二N型金属氧化物半导体场效应晶体管，具有一栅极、一源极以及一漏极，其中该第二N型金属氧化物半导体场效应晶体管的该栅极接收该触发信号的该逻辑反相值，该第二N型金属氧化物半导体场效应晶体管的该源极耦接至一接地电位，而该第二N型金属氧化物半导体场效应晶体管的该漏极耦接至该第一N型金属氧化物半导体场效应晶体管的该源极；以及一输出电容器，耦接于该电荷泵输出节点和该接地电位之间；其中该电荷泵输出节点输出该电荷泵控制电位。
说明书全文	工作周期校正器技术领域 [0001] 本发明关于一种工作周期校正器(Duty Cycle Corrector)，特别关于一种具有宽广工作周期可调范围的工作周期校正器。背景技术 [0002] 在许多应用层面上，具有50％工作周期(Duty Cycle)的时脉信号(Clock Signal)是非常重要的，例如：双倍数据速度(Double Data Rate，DDR)应用领域以及其他必要的通讯应用领域。举例而言，传统上通常是使用二个差动输入时脉信号以及一个差动放大器(Differential Amplifier)，来还原具有50％工作周期的正确输出时脉信号。然而，在一些情况下，可能只会提供单一输入时脉信号或是单一输入端。因此，如何能避免使用前述的差动方式，却仍可还原正确的输出时脉信号，已成为现今设计者的一大挑战。此外，传统差动设计方式，通常仅能将时脉信号的工作周期于约40％至60％的范围内进行调整，此种调整范围是十分局限的，且可能无法应用于一些极端情况。发明内容 [0003] 为了解决先前技术的问题，在较佳实施例中，本发明提供一种工作周期校正器，包括：一压控延迟电路，接收一输入时脉信号，并将该输入时脉信号延迟一延迟时间，以产生一延迟时脉信号，其中该延迟时间根据一电荷泵控制电位来进行调整；一边缘侦测器，侦测该输入时脉信号和该延迟时脉信号的时脉边缘，以对应地产生一第一时脉边缘信号和一第二时脉边缘信号；一SR锁存器，根据该第一时脉边缘信号和该第二时脉边缘信号来产生一触发信号；一模式控制器，产生一模式控制电位；以及一电荷泵，根据该模式控制电位来操作于一第一模式或一第二模式，并根据该触发信号和该模式控制电位来产生该电荷泵控制电位；其中该触发信号作为该工作周期校正器的一输出信号。 [0004] 在一些实施例中，该边缘侦测器包括：一第一反相器，具有一输入端和一输出端，其中该第一反相器的该输入端接收该输入时脉信号；一第一与门，具有一第一输入端、一第二输入端以及一输出端，其中该第一与门的该第一输入端接收该输入时脉信号，该第一与门的该第二输入端耦接至该第一反相器的该输出端，而该第一与门的该输出端输出该第一时脉边缘信号；一第二反相器，具有一输入端和一输出端，其中该第二反相器的该输入端接收该延迟时脉信号；以及一第二与门，具有一第一输入端、一第二输入端以及一输出端，其中该第二与门的该第一输入端接收该延迟时脉信号，该第二与门的该第二输入端耦接至该第二反相器的该输出端，而该第二与门的该输出端输出该第二时脉边缘信号。 [0005] 在一些实施例中，该SR锁存器包括：一第一或非门，具有一第一输入端、一第二输入端以及一输出端，其中该第一或非门的该第一输入端接收该第一时脉边缘信号，而该第一或非门的该第二输入端接收该触发信号；以及一第二或非门，具有一第一输入端、一第二输入端以及一输出端，其中该第二或非门的该第一输入端接收该第二时脉边缘信号，该第二或非门的该第二输入端耦接至该第一或非门的该输出端，而该第二或非门的该输出端输出该触发信号。 [0006] 在一些实施例中，该模式控制器包括：一可编程计数器，接收一启动信号、该输入时脉信号以及多个时间位，并据以产生一通知信号，其中当该启动信号由低逻辑电平上升至高逻辑电平时，该可编程计数器开始计数一校正时间，其中当该校正时间届满时，该通知信号由低逻辑电平上升至高逻辑电平，而其中该校正时间由所述时间位所决定；以及一第三与门，具有一第一输入端、一第二输入端以及一输出端，其中该第三与门的该第一输入端接收该通知信号，该第三与门的该第二输入端接收一模式选择信号，而该第三与门的该输出端输出该模式控制电位。 [0007] 在一些实施例中，当该模式选择信号为低逻辑电平，或是当该模式选择信号为高逻辑电平但该校正时间尚未届满时，该模式控制电位被设定为低逻辑电平，且该电荷泵操作于该第一模式，使得该电荷泵控制电位为可调整的；其中当该模式选择信号为高逻辑电平且该校正时间已经届满时，该模式控制电位被设定为高逻辑电平，且该电荷泵操作于该第二模式，使得该电荷泵控制电位为不可调整的。 [0008] 在一些实施例中，在该电荷泵控制电位转为一恒定值之后，该压控延迟电路的该延迟时间大致等于该输入时脉信号的0.5倍时脉周期，使得该输出信号大致为具有50％的工作周期的时脉信号。 [0009] 在一些实施例中，所述时间位的数量为4。 [0010] 在一些实施例中，该可编程计数器包括：一第四与门，具有一第一输入端、一第二输入端以及一输出端，其中该第四与门的该第一输入端接收该输入时脉信号；以及多个D触发器，其中每一所述D触发器具有一时脉端、一数据输入端、一输出端、一反相输出端以及一反相重设端，其中每一所述D触发器的该反相重设端接收该启动信号，其中每一所述D触发器的该反相输出端反馈至其数据输入端，其中每一所述D触发器的该时脉端耦接至前一D触发器的该输出端，而其中一第一D触发器的该时脉端耦接至该第四与门的该输出端。 [0011] 在一些实施例中，该可编程计数器还包括：多个同或门，每一所述同或门对应至所述D触发器之一，其中每一所述同或门具有一第一输入端、一第二输入端以及一输出端，其中每一所述同或门的该第一输入端接收所述时间位之一，每一所述同或门的该第二输入端耦接至对应的D触发器的该输出端，其中该校正时间由所述时间位所决定；一第五与门，具有多个输入端和一输出端，其中该第五与门的每一所述输入端对应至所述同或门之一，该第五与门的每一所述输入端耦接至对应的同或门的该输出端；以及一第五D触发器，具有一时脉端、一数据输入端、一输出端、一反相输出端以及一反相重设端，其中该第五D触发器的该时脉端接收该输入时脉信号，该第五D触发器的该数据输入端耦接至该第五与门的该输出端，该第五D触发器的该输出端输出该通知信号，该第五D触发器的该反相输出端反馈至该第四与门的该第二输入端，而该第五D触发器的该反相重设端接收该启动信号。 [0012] 在一些实施例中，该电荷泵包括：一第四P型金属氧化物半导体场效应晶体管(P-type Metal Oxide Semiconductor Field Effect Transistor)，具有一栅极、一源极以及一漏极，其中该第四P型金属氧化物半导体场效应晶体管的该栅极接收该触发信号的一逻辑反相值，而该第四P型金属氧化物半导体场效应晶体管的该源极耦接至一工作电位；一第五P型金属氧化物半导体场效应晶体管，具有一栅极、一源极以及一漏极，其中该第五P型金属氧化物半导体场效应晶体管的该栅极接收该模式控制电位，该第五P型金属氧化物半导体场效应晶体管的该源极耦接至该第四P型金属氧化物半导体场效应晶体管的该漏极，而该第五P型金属氧化物半导体场效应晶体管的该漏极耦接至一电荷泵输出节点；一第一N型金属氧化物半导体场效应晶体管(N-type Metal Oxide Semiconductor Field Effect Transistor)，具有一栅极、一源极以及一漏极，其中该第一N型金属氧化物半导体场效应晶体管的该栅极接收该模式控制电位的一逻辑反相值，而该第一N型金属氧化物半导体场效应晶体管的该漏极耦接至该电荷泵输出节点；一第二N型金属氧化物半导体场效应晶体管，具有一栅极、一源极以及一漏极，其中该第二N型金属氧化物半导体场效应晶体管的该栅极接收该触发信号的该逻辑反相值，该第二N型金属氧化物半导体场效应晶体管的该源极耦接至一接地电位，而该第二N型金属氧化物半导体场效应晶体管的该漏极耦接至该第一N型金属氧化物半导体场效应晶体管的该源极；以及一输出电容器，耦接于该电荷泵输出节点和该接地电位之间；其中该电荷泵输出节点输出该电荷泵控制电位。 [0013] 本发明的工作周期校正器可接受更广域的输入时脉工作周期，且不易受到制程、电压以及温度变异所造成的影响。附图说明 [0014] 图1是显示根据本发明一实施例所述的工作周期校正器的示意图； [0015] 图2是显示根据本发明一实施例所述的边缘侦测器和SR锁存器的示意图； [0016] 图3A是显示根据本发明一实施例所述的模式控制器的示意图； [0017] 图3B是显示根据本发明一实施例所述的模式控制器的信号波形图； [0018] 图4是显示根据本发明一实施例所述的可编程计数器的示意图； [0019] 图5是显示根据本发明一实施例所述的电荷泵的示意图；以及 [0020] 图6是显示根据本发明一实施例所述的工作周期校正器的信号波形图。 [0021] 其中，附图的简单说明如下： [0022] 100：工作周期校正器；110：压控延迟电路；120：边缘侦测器；130：SR锁存器；140：模式控制器；141：可编程计数器；150：电荷泵；231：第一反相器；232：第二反相器；233：第三反相器；234：第四反相器；241：第一与门；242：第二与门；243：第三与门；244：第四与门； 245：第五与门；251：第一D触发器；252：第二D触发器；253：第三D触发器；254：第四D触发器； 255：第五D触发器；261：第一同或门；262：第二同或门；263：第三同或门；264：第四同或门； 270：电流吸收器；291：第一或非门；292：第二或非门；B1、B2、B3、B4、：时间位；C1：输出电容器；CLKIN：输入时脉信号；CLKD：延迟时脉信号；MP1：第一P型金属氧化物半导体场效应晶体管；MP2：第二P型金属氧化物半导体场效应晶体管；MP3：第三P型金属氧化物半导体场效应晶体管；MP4：第四P型金属氧化物半导体场效应晶体管；MP5：第五P型金属氧化物半导体场效应晶体管；MN1：第一N型金属氧化物半导体场效应晶体管；MN2：第二N型金属氧化物半导体场效应晶体管；MN3：第三N型金属氧化物半导体场效应晶体管；MN4：第四N型金属氧化物半导体场效应晶体管；N1：第一共通节点；N2：第二共通节点；NCP：电荷泵输出节点；SA：启动信号；SE1：第一时脉边缘信号；SE2：第二时脉边缘信号；SM：模式选择信号；SN：通知信号；ST：触发信号；TC：校正时间；TK1：输入时脉信号的时脉周期；VC：电荷泵控制电位；VDD：工作电位；VM：模式控制电位；VSS：接地电位；Q1、Q2、Q3、Q4：D触发器的输出端电位；τ：延迟时间；τ0：初始延迟时间；τ1：调整过的延迟时间。具体实施方式 [0023] 为让本发明的目的、特征和优点能更明显易懂，下文特举出本发明的具体实施例，并配合所附图式，作详细说明如下。 [0024] 图1是显示根据本发明一实施例所述的工作周期校正器(Duty Cycle Corrector)100的示意图。如图1所示，工作周期校正器100包括：一压控延迟(Voltage-Controlled Delay，VCD)电路110、一边缘侦测器(Edge Detector)120、一SR锁存器(SR Latch)130、一模式控制器140以及一电荷泵(Charge Pump CP)150。压控延迟电路110可接收一输入时脉信号CLKIN。输入时脉信号CLKIN可具有任意工作周期，例如：由20％至80％。压控延迟电路110可将输入时脉信号CLKIN延迟一延迟时间τ，以产生一延迟时脉信号CLKD。亦即，延迟时脉信号CLKD和输入时脉信号CLKIN可具有相同波形，但两者有不同相位(Phase)。压控延迟电路 110的延迟时间τ可根据来自电荷泵150的一电荷泵控制电位VC来作调整。压控延迟电路110可用本技术领域中常见的各种压控延迟传输线电路来实施。边缘侦测器120可分别侦测输入时脉信号CLKIN和延迟时脉信号CLKD的时脉边缘(例如：上升边缘或(且)下降边缘)，以分别产生一第一时脉边缘信号SE1和一第二时脉边缘信号SE2。SR锁存器130可根据第一时脉边缘信号SE1和第二时脉边缘信号SE2来产生一触发信号ST。模式控制器140可产生一模式控制电位VM。在一些实施例中，模式控制器140根据一启动信号SA、一或多个时间位、一模式选择信号SM以及输入时脉信号CLKIN来产生模式控制电位VM。电荷泵150可根据模式控制电位VM来操作于一第一模式或一第二模式。电荷泵150还可根据触发信号ST和模式控制电位VM来产生电荷泵控制电位VC。举例而言，若电荷泵150操作于第一模式，则电荷泵控制电位VC是可调整的，而若电荷泵150操作于第二模式，则电荷泵控制电位VC将维持于一恒定值。在电荷泵控制电位VC变为恒定值之后，压控延迟电路110的延迟时间τ即调整完成，而工作周期校正器100还根据输入时脉信号CLKIN和延迟时脉信号CLKD来产生一输出时脉信号，其中此输出时脉信号为正确的，并可大致具有50％的工作周期。工作周期校正器100的电路及操作方式将于下列实施例中作详细说明。 [0025] 图2是显示根据本发明一实施例所述的边缘侦测器120和SR锁存器130的示意图。在图2的实施例中，边缘侦测器120包括：一第一反相器(Inverter)231、一第二反相器232、一第一与门(AND Gate)241以及一第二与门242。第一反相器231具有一输入端和一输出端，其中第一反相器231的输入端可接收输入时脉信号CLKIN。第一与门241具有一第一输入端、一第二输入端以及一输出端，其中第一与门241的第一输入端可接收输入时脉信号CLKIN，第一与门241的第二输入端耦接至第一反相器231的输出端，而第一与门241的输出端可输出第一时脉边缘信号SE1。第二反相器232具有一输入端和一输出端，其中第二反相器232的输入端可接收延迟时脉信号CLKD。第二与门242具有一第一输入端、一第二输入端以及一输出端，其中第二与门242的第一输入端可接收延迟时脉信号CLKD，第二与门242的第二输入端耦接至第二反相器232的输出端，而第二与门242的输出端可输出第二时脉边缘信号SE2。在图2的实施例中，SR锁存器130包括：一第一或非门(NOR Gate)291以及一第二或非门292。第一或非门291具有一第一输入端、一第二输入端以及一输出端，其中第一或非门291的第一输入端可接收第一时脉边缘信号SE1，而第一或非门291的第二输入端可接收触发信号ST。第二或非门292具有一第一输入端、一第二输入端以及一输出端，其中第二或非门292的第一输入端可接收第二时脉边缘信号SE2，第二或非门292的第二输入端耦接至第一或非门 291的输出端，而第二或非门292的输出端可输出触发信号ST。 [0026] 边缘侦测器120和SR锁存器130可依下列方式进行操作。第一与门241可接收输入时脉信号CLKIN及其互补信号(Complementary Signal)，并因此输出第一时脉边缘信号SE1，其中第一时脉边缘信号SE1于输入时脉信号CLKIN遭逢时脉边缘时上升至高逻辑电平，且其于高逻辑电平的持续时间非常短暂。第二与门242可接收延迟时脉信号CLKD及其互补信号，并因此输出第二时脉边缘信号SE2，其中第二时脉边缘信号SE2于延迟时脉信号CLKD遭逢时脉边缘时即上升至高逻辑电平，且其于高逻辑电平的持续时间非常短暂。第一或非门291和第二或非门292可储存一逻辑状态，且此逻辑状态可由第一时脉边缘信号SE1和第一时脉边缘信号SE2所设定(Set)或重设(Reset)。举例而言，当第一时脉边缘信号SE1变成高逻辑电平时，输出的触发信号ST将被设定为高逻辑电平，而当第二时脉边缘信号SE2变成高逻辑电平时，输出的触发信号ST将被重设为低逻辑电平。 [0027] 图3A是显示根据本发明一实施例所述的模式控制器140的示意图。图3B是显示根据本发明一实施例所述的模式控制器140的信号波形图。在图3A、3B的实施例中，模式控制器140包括：一可编程计数器(Programmable Counter)141以及一第三与门243。可编程计数器141可接收启动信号SA、输入时脉信号CLKIN以及一或多个时间位，并可根据以上这些输入信号来产生一通知信号SN。 [0028] 模式控制器140可依下列方式进行操作。当启动信号SA由低逻辑电平上升至高逻辑电平时，可编程计数器141开始计数(Count)一校正时间TC。校正时间TC可由一或多个时间位所决定。举例来说，若时间位所代表的二进位数越大，则校正时间TC将越长，而若时间位所代表的二进位数越小，则校正时间TC将越短。之后，当校正时间TC届满(Expire)时，输出的通知信号SN即由低逻辑电平上升至高逻辑电平。换言之，通知信号SN可视为将启动信号SA延迟一校正时间TC。第三与门243具有一第一输入端、一第二输入端以及一输出端，其中第三与门243的第一输入端可接收通知信号SN，第三与门243的第二输入端可接收模式选择信号SM，而第三与门243的输出端可输出模式控制电位VM。启动信号SA、时间位以及模式选择信号SM可根据一使用者输入信号而决定。在此设计下，当模式选择信号SM为低逻辑电平，或是当模式选择信号SM为高逻辑电平但校正时间TC尚未届满时，模式控制电位VM皆被设定为低逻辑电平。另外，当模式选择信号SM为高逻辑电平且校正时间TC已经届满时，模式控制电位VM则被设定为高逻辑电平。 [0029] 图4是显示根据本发明一实施例所述的可编程计数器141的示意图。在图4的实施例中，可编程计数器141包括：一第四与门244、一第五与门245(在一实施例中，其具有四个输入端)、一第一D触发器(D Flip-flop)251、一第二D触发器252、一第三D触发器253、一第四D触发器254、一第五D触发器255、一第一同或门(XNOR Gate)261、一第二同或门262、一第三同或门263以及一第四同或门264。时间位包括：一第一时间位B1、一第二时间位B2、一第三时间位B3以及一第四时间位B4，其中这些位的组合可以是例如：0010、1010、1110等等，以表示校正时间TC的不同长度。第四与门244具有一第一输入端、一第二输入端以及一输出端，其中第四与门244的第一输入端可接收输入时脉信号CLKIN。第一D触发器251具有一时脉端(CK)、一数据输入端(D)、一输出端(Q)、一反相输出端(Q-bar)以及一反相重设端(R-bar)，其中第一D触发器251的时脉端耦接至第四与门244的输出端，而第一D触发器251的反相重设端可接收启动信号SA。第一D触发器251的反相输出端还反馈至第一D触发器251的数据输入端。第二D触发器252具有一时脉端(CK)、一数据输入端(D)、一输出端(Q)、一反相输出端(Q-bar)以及一反相重设端(R-bar)，其中第二D触发器252的时脉端耦接至第一D触发器251的输出端，而第二D触发器252的反相重设端可接收启动信号SA。第二D触发器252的反相输出端还反馈至第二D触发器252的数据输入端。第三D触发器253具有一时脉端(CK)、一数据输入端(D)、一输出端(Q)、一反相输出端(Q-bar)以及一反相重设端(R-bar)，其中第三D触发器253的时脉端耦接至第二D触发器252的输出端，而第三D触发器253的反相重设端可接收启动信号SA。第三D触发器253的反相输出端还反馈至第三D触发器253的数据输入端。第四D触发器254具有一时脉端(CK)、一数据输入端(D)、一输出端(Q)、一反相输出端(Q-bar)以及一反相重设端(R-bar)，其中第四D触发器254的时脉端耦接至第三D触发器253的输出端，而第四D触发器254的反相重设端可接收启动信号SA。第四D触发器254的反相输出端还反馈至第四D触发器254的数据输入端。第一同或门261具有一第一输入端、一第二输入端以及一输出端，其中第一同或门261的第一输入端可接收第一时间位B1，而第一同或门261的第二输入端耦接至第一D触发器251的输出端。第二同或门262具有一第一输入端、一第二输入端以及一输出端，其中第二同或门262的第一输入端可接收第二时间位B2，而第二同或门262的第二输入端耦接至第二D触发器252的输出端。第三同或门263具有一第一输入端、一第二输入端以及一输出端，其中第三同或门263的第一输入端可接收第三时间位B3，而第三同或门263的第二输入端耦接至第三D触发器253的输出端。第四同或门264具有一第一输入端、一第二输入端以及一输出端，其中第四同或门264的第一输入端可接收第四时间位B4，而第四同或门264的第二输入端耦接至第四D触发器254的输出端。第五与门245具有一第一输入端、一第二输入端、一第三输入端、一第四输入端以及一输出端，其中第五与门245的第一输入端耦接至第一同或门261的输出端，第五与门245的第二输入端耦接至第二同或门262的输出端，第五与门245的第三输入端耦接至第三同或门263的输出端，而第五与门245的第四输入端耦接至第四同或门264的输出端。第五D触发器255具有一时脉端(CK)、一数据输入端(D)、一输出端(Q)、一反相输出端(Q-bar)以及一反相重设端(R-bar)，其中第五D触发器255的时脉端可接收输入时脉信号CLKIN，第五D触发器255的数据输入端耦接至第五与门245的输出端，第五D触发器255的输出端可输出通知信号SN，第五D触发器 255的反相输出端反馈至第四与门244的第二输入端，而第五D触发器255的反相重设端可接收启动信号SA。 [0030] 可编程计数器141可依下列方式进行操作。当启动信号SA由低逻辑电平上升至高逻辑电平时，D触发器251、252、253、254将脱离重设(Reset)状态，而可编程计数器141即开始计数校正时间TC，并于每次接收到输入时脉信号CLKIN脉冲时即增加1。当D触发器251、252、253、254的输出端电位Q1、Q2、Q3、Q4恰与时间位B1、B2、B3、B4完全符合时，即可判断校正时间TC已经届满，此时输出的通知信号SN即由低逻辑电平上升至高逻辑电平(如第3B图所示)。必须理解的是，图4中以四个时间位B1、B2、B3、B4对应至四个D触发器251、252、253、 254和四个同或门261、262、263、264仅为举例，在其他实施例中，可编程计数器141可以包括任意数目(例如：2、3、5，或更多)个时间位、任意数目个D触发器以及任意数目个D同或门，其亦可采用近似前述的方式来设置。 [0031] 图5是显示根据本发明一实施例所述的电荷泵150的示意图。在图5的实施例中，电荷泵150包括：一第三反相器233、一第四反相器234、一电流吸收器(Current Sink)270、一第四P型金属氧化物半导体场效应晶体管(P-type MetalOxideSemiconductor FieldEffect Transistor)MP4、一第五P型金属氧化物半导体场效应晶体管MP5、一输出电容器C1、一第一N型金属氧化物半导体场效应晶体管(N-type MetalOxideSemiconductor FieldEffect Transistor)MN1、一第二N型金属氧化物半导体场效应晶体管MN2以及一电流镜(Current Mirror)。前述的电流镜包括：一第一P型金属氧化物半导体场效应晶体管MP1、一第二P型金属氧化物半导体场效应晶体管MP2、一第三P型金属氧化物半导体场效应晶体管MP3、一第三N型金属氧化物半导体场效应晶体管MN3以及一第四N型金属氧化物半导体场效应晶体管MN4。第三反相器233具有一输入端和一输出端，其中第三反相器233的输入端可接收触发信号ST。第四反相器234具有一输入端和一输出端，其中第四反相器234的输入端可接收模式控制电位VM。第一P型金属氧化物半导体场效应晶体管MP1具有一栅极(Gate)、一源极(Source)以及一漏极(Drain)，其中第一P型金属氧化物半导体场效应晶体管MP1的栅极耦接至一第一共通节点N1，第一P型金属氧化物半导体场效应晶体管MP1的源极耦接至一工作电位VDD(例如：1.5V或3V)，而第一P型金属氧化物半导体场效应晶体管MP1的漏极耦接至一第二共通节点N2。第二P型金属氧化物半导体场效应晶体管MP2具有一栅极、一源极以及一漏极，其中第二P型金属氧化物半导体场效应晶体管MP2的栅极耦接至第一共通节点N1，第二P型金属氧化物半导体场效应晶体管MP2的源极耦接至工作电位VDD，而第二P型金属氧化物半导体场效应晶体管MP2的漏极耦接至第一共通节点N1。电流吸收器270由第二P型金属氧化物半导体场效应晶体管MP2的漏极处汲取一电荷泵电流。第三P型金属氧化物半导体场效应晶体管MP3具有一栅极、一源极以及一漏极，其中第三P型金属氧化物半导体场效应晶体管MP3的栅极耦接至第一共通节点N1，而第三P型金属氧化物半导体场效应晶体管MP3的源极耦接至工作电位VDD。第四P型金属氧化物半导体场效应晶体管MP4具有一栅极、一源极以及一漏极，其中第四P型金属氧化物半导体场效应晶体管MP4的栅极耦接至第三反相器233的输出端，而第四P型金属氧化物半导体场效应晶体管MP4的源极耦接至第三P型金属氧化物半导体场效应晶体管MP3的漏极。第五P型金属氧化物半导体场效应晶体管MP5具有一栅极、一源极以及一漏极，其中第五P型金属氧化物半导体场效应晶体管MP5的栅极可接收模式控制电位VM，第五P型金属氧化物半导体场效应晶体管MP5的源极耦接至第四P型金属氧化物半导体场效应晶体管MP4的漏极，而第五P型金属氧化物半导体场效应晶体管MP5的漏极耦接至一电荷泵输出节点NCP。电荷泵输出节点NCP可输出电荷泵控制电位VC。输出电容器C1耦接于电荷泵输出节点NCP和一接地电位VSS(例如：0V)之间。第一N型金属氧化物半导体场效应晶体管MN1具有一栅极、一源极以及一漏极，其中第一N型金属氧化物半导体场效应晶体管MN1的栅极耦接至第四反相器234的输出端，而第一N型金属氧化物半导体场效应晶体管MN1的漏极耦接至电荷泵输出节点NCP。第二N型金属氧化物半导体场效应晶体管MN2具有一栅极、一源极以及一漏极，其中第二N型金属氧化物半导体场效应晶体管MN2的栅极耦接至第三反相器233的输出端，而第二N型金属氧化物半导体场效应晶体管MN2的漏极耦接至第一N型金属氧化物半导体场效应晶体管MN1的源极。第三N型金属氧化物半导体场效应晶体管MN3具有一栅极、一源极以及一漏极，其中第三N型金属氧化物半导体场效应晶体管MN3的栅极耦接至第二共通节点N2，第三N型金属氧化物半导体场效应晶体管MN3的源极耦接至接地电位VSS，而第三N型金属氧化物半导体场效应晶体管MN3的漏极耦接至第二N型金属氧化物半导体场效应晶体管MN2的源极。第四N型金属氧化物半导体场效应晶体管MN4具有一栅极、一源极以及一漏极，其中第四N型金属氧化物半导体场效应晶体管MN4的栅极耦接至第二共通节点N2，第四N型金属氧化物半导体场效应晶体管MN4的源极耦接至接地电位VSS，而第四N型金属氧化物半导体场效应晶体管MN4的漏极耦接至第二共通节点N2。 [0032] 电荷泵150可依下列方式进行操作。第一P型金属氧化物半导体场效应晶体管MP1、第二P型金属氧化物半导体场效应晶体管MP2、第三P型金属氧化物半导体场效应晶体管MP3、第三N型金属氧化物半导体场效应晶体管MN3以及第四N型金属氧化物半导体场效应晶体管MN4可以共同形成一电流镜，其中这些P型、N型金属氧化物半导体场效应晶体管可以大致导通相等的电荷泵电流。流经第三P型金属氧化物半导体场效应晶体管MP3的一电荷泵电流可对输出电容器C1进行充电(Charge)。流经第三N型金属氧化物半导体场效应晶体管MN3的另一电荷泵电流可对输出电容器C1进行放电(Discharge)。另外，模式控制电位VM可控制电荷泵150的操作模式，而触发信号ST可用于决定电荷泵150的放电周期及充电周期。当模式控制电位VM为低逻辑电平时，电荷泵150操作于第一模式，其中第五P型金属氧化物半导体场效应晶体管MP5和第一N型金属氧化物半导体场效应晶体管MN1两者皆被致能(Enable)，故此时电荷泵控制电位VC为可调整的。在第一模式中，当触发信号ST为低逻辑电平时(放电周期)，第四P型金属氧化物半导体场效应晶体管MP4被禁能(Disable)而第二N型金属氧化物半导体场效应晶体管MN2被致能，因此输出电容器C1进行放电操作，并导致电荷泵控制电位VC下降。在第一模式中，当触发信号ST为高逻辑电平时(充电周期)，第四P型金属氧化物半导体场效应晶体管MP4被致能而第二N型金属氧化物半导体场效应晶体管MN2被禁能，因此输出电容器C1进行充电操作，并导致电荷泵控制电位VC上升。另一方面，当模式控制电位VM为高逻辑电平时，电荷泵150操作于第二模式，而第五P型金属氧化物半导体场效应晶体管MP5和第一N型金属氧化物半导体场效应晶体管MN1同时被禁能，此时电荷泵控制电位VC不会再受到电荷泵电流的影响，故其将维持于一恒定值。 [0033] 在另一实施例中，电荷泵150可不包括图5所示的电流镜和电流吸收器270，在这种情况下，第四P型金属氧化物半导体场效应晶体管MP4的源极耦接至工作电位VDD，第二N型金属氧化物半导体场效应晶体管MN2的源极耦接至接地电位VSS。 [0034] 图6是显示根据本发明一实施例所述的工作周期校正器100的信号波形图。图6的实施例详述电荷泵控制电位VC如何逐渐转为一恒定值。输入时脉信号CLKIN可具有任意工作周期，例如：20％或是30％。通过将输入时脉信号CLKIN延迟一初始延迟时间τ0，可产生延迟时脉信号CLKD。一开始(如图6的左半部份所示)，可假设电荷泵150操作于第一模式，在一些实施例中，初始延迟时间τ0设定为尽可能越短越好。第一时脉边缘信号SE1包括一连串脉冲，其每一脉冲对齐于输入时脉信号CLKIN的各个上升边缘。第二时脉边缘信号SE2亦包括另一连串脉冲，其每一脉冲对齐于延迟时脉信号CLKD的各个上升边缘。触发信号ST分别由第一时脉边缘信号SE1和第二时脉边缘信号SE2所进行设定及重设，因此触发信号ST大致具有一方波波形，其包括交替的放电周期及充电周期(亦即，交替的低逻辑周期和高逻辑周期)，以拉低及拉高电荷泵控制电位VC。由于初始延迟时间τ0非常短，每一放电周期将明显地长于每一充电周期，因此电荷泵控制电位VC会逐渐降低。必须理解的是，压控延迟电路110的延迟时间由初始延迟时间τ0开始，再根据电荷泵控制电位VC来进行调整，在一些实施例中，它们两者呈现负相关，亦即，若电荷泵控制电位VC升高，则压控延迟电路110的延迟时间将会缩短，反之，若电荷泵控制电位VC降低，则压控延迟电路110的延迟时间将会增长。在此负反馈(Negative Feedback)架构下，在一段特定时间之后(例如：校正时间TC之后)，压控延迟电路110的延迟时间即调整完成，且电荷泵控制电位VC终将达到一恒定值(如图6的右半部份所示)。在一些实施例中，压控延迟电路110其调整过的延迟时间τ1，将大致等同于输入时脉信号CLKIN的时脉周期TK1的一半长度，此时，电荷泵150的放电、充电周期将会相等，致使电荷泵控制电位VC维持不变。在此之后，电荷泵150可以进入第二模式(例如：使用者已将模式选择信号SM设定为高逻辑电平)，以将调整过的电荷泵控制电位VC维持于恒定值，使其不再受输入时脉信号CLKIN所影响。在另一些实施例中，若模式选择信号SM被设定为低逻辑电平，则调整过的电荷泵控制电位VC亦可继续由输入时脉信号CLKIN所操纵。通过结合输入时脉信号CLKIN与调整过的延迟时脉信号CLKD，工作周期校正器100可输出触发信号ST作为一正确输出时脉信号，其具有50％的工作周期。 [0035] 本发明的工作周期校正器仅须使用单一输入时脉，即可产生具有50％工作周期的正确输出时脉信号。根据一些量测结果，本发明的工作周期校正器相较于传统设计，可接受更广域的输入时脉工作周期(例如：由20％至80％皆可)，因此其将比较不受到制程、电压以及温度变异所造成的影响。 [0036] 本发明可以仅包括图1-6的任何一或多个实施例的任何一或多个特征。换言之，并非所有图示的特征都必须同时实施于本发明的工作周期校正器当中。 [0037] 在本说明书以及申请专利范围中的序数，例如“第一”、“第二”、“第三”等等，彼此之间并没有顺序上的先后关系，其仅用于标示区分两个具有相同名字的不同元件。 [0038] 以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

意见反馈