1.一种操作具有多个逻辑块的集成电路的方法，所述多个逻辑块中的每个都包含各自的输入-输出块，所述方法包括：
在运行期间，用接口电路从外部元件接收配置数据，其中所述配置数据包含标识字段和用于配置逻辑块的指令；
基于所述标识字段，用配置电路系统识别所述多个逻辑块中要被配置的逻辑块；以及基于所述指令，用所述配置电路系统配置所识别的逻辑块中的存储元件，其中配置所识别的逻辑块中的所述存储元件包括：
修改与所识别的逻辑块相关联的所述输入-输出块的输入-输出协议。
2.根据权利要求1所述的方法，其中使用第一协议通过第一接口接收所述配置数据，并且其中所述配置电路系统包含桥接电路，所述方法进一步包括：
用所述桥接电路将所述配置数据从所述第一协议转换至第二协议；以及使用所述第二协议通过多条互连路径将所述配置数据从所述桥接电路路由到所识别的逻辑块。
3.根据权利要求2所述的方法，其中所述多个逻辑块中的每个逻辑块均包含译码器电路，所述译码器电路可操作以便从所述配置电路系统接收所述配置数据，所述方法进一步包括：
在配置所述逻辑块之前，用所述译码器电路将所述配置数据从所述第二协议转换至第三协议。
4.根据权利要求3所述的方法，其中将所述配置数据从所述第二协议转换至所述第三协议包括对所述配置数据进行解串。
5.根据权利要求1所述的方法，其中所述存储元件包含配置随机存取存储器电路，并且其中基于所述指令配置所述存储元件包括：
将从所述指令获取的信息存储至所述配置随机存取存储器电路中。
6.根据权利要求1所述的方法，其中所述接口电路包括联合测试行动小组即JTAG接口电路，并且其中所述配置数据包括JTAG数据流，所述方法进一步包括：
将所述JTAG数据流路由至所述多个逻辑块，其中所述多个逻辑块中的每个逻辑块包含相应的桥接电路；以及
用每个逻辑块的桥接电路将所述JTAG数据流转换为具有与所述多个逻辑块的相应的逻辑块相兼容的协议的数据流。
7.根据权利要求1所述的方法，其中所述多个逻辑块包含多个收发器电路，并且其中配置所识别的逻辑块中的所述存储元件包括：
在所述集成电路的正常操作期间配置所识别的逻辑块中的所述存储元件。
8.一种重新配置集成电路的方法，其包括：
利用第一接口协议，用接口电路从外部元件接收配置数据；
用桥接电路将所述配置数据从所述第一接口协议转换至第二接口协议并且利用所述第二接口协议将所述配置数据通过多个互连路由至多个逻辑块；以及
基于所述配置数据，用译码器电路重新配置所述多个逻辑块中的逻辑块。
9.根据权利要求8所述的方法，其进一步包括：
在配置所述逻辑块之前，将所述配置数据从所述第二接口协议转换至第三接口协议。
10.根据权利要求9所述的方法，其中所述多个逻辑块包含多个收发器电路，并且其中所述外部元件包含可操作以便配置所述多个收发器电路的控制器模块，其中所述第一接口协议包括联合测试行动小组即JTAG协议，并且其中所述第二接口协议包括串行接口协议，其中所述转换包括：
对所述配置数据进行解串，从而获得使用所述第三接口协议的并行配置数据流。
11.根据其权利要求8所述的方法，其进一步包括：
基于所述配置数据中的标识字段，用所述译码器电路识别要被配置的逻辑块。
12.根据权利要求8所述的方法，其中所述多个逻辑块中的每个逻辑块均包含存储元件，并且其中配置所述逻辑块包括：
将从所述配置数据中的指令字段获取的信息存储至所述存储元件中。
13.一种集成电路，其包含：
可操作以便使用第一协议从外部电路接收配置数据的接口电路；
可操作以便从所述接口电路接收所述配置数据并进一步可操作以便将所述配置数据从所述第一协议转换至第二协议的桥接电路系统；以及
可操作以便使用所述第二协议从所述桥接电路系统接收所述配置数据的多个逻辑块，其中所述多个逻辑块中的每个逻辑块均包含可操作以便存储所述配置数据的存储元件。
14.根据权利要求13所述的集成电路，其中所述配置数据包括串行数据流，所述集成电路进一步包含：
所述多个逻辑块中的每个逻辑块中的串并转换器电路，其中所述串并转换器电路可操作以便将所述串行数据流转换为并行数据流。
15.根据权利要求13所述的集成电路，其中所述多个逻辑块中的每个逻辑块包含所述桥接电路系统。
16.根据权利要求13所述的集成电路，其中所述集成电路是现场可编程门阵列即FPGA，其中所述接口电路包括联合测试行动小组即JTAG电路，其中所述多个逻辑块包含多个输入-输出块，并且其中所述桥接电路系统被放置在所述FPGA的核心区。
17.根据权利要求13所述的集成电路，其中所述多个逻辑块包含多个收发器块，其中所述多个收发器块可操作以便在所述集成电路的正常操作期间接收所述配置数据。
18.根据权利要求13所述的集成电路，其中所述配置数据包括标识字段和指令字段。
19.根据权利要求18所述的集成电路，其中所述标识字段与所述多个逻辑块中的至少一个逻辑块相关联。