1.一种电压倍增器单元，包括：
输入节点，其电耦合到所述单元内的电压倍增器电路并且配置成接收输入电压；
输出节点，其电耦合到所述电路并且配置成输出输出电压；以及
校正电路，其与所述电路并联地电耦合到所述输入节点和所述输出接点。
2.如权利要求1所述的单元，其中所述校正电路包括：
电容器，其电耦合到所述输出节点和所述输入节点；以及
长沟道PMOS晶体管，其具有均电耦合到所述输入节点的漏极和栅极，并且还具有电耦合到所述输出节点的源极。
3.如权利要求1所述的单元，其中所述校正电路包括：
长沟道PMOS晶体管，其具有均电耦合到所述输入节点的漏极和栅极，并且还具有电耦合到所述输出节点的源极。
4.如权利要求1所述的单元，其中所述校正电路包括：
电容器，其电耦合到所述输出节点和所述输入节点。
5.如权利要求1所述的单元，其中所述校正电路包括：
电路元件，其耦合到所述输入节点和所述输出节点；
其中所述电路元件是从以下元件中选出的：长沟道NMOS晶体管，具有高电阻的电阻器，一个或更多二极管，多个NMOS晶体管，以及多个PMOS晶体管。
6.一种电压倍增器，包括：
多个电压倍增器单元，每个电压倍增器单元包括：
至少两个交叉耦合MOS反相器，
输入节点，其电耦合到第一多个MOS反相器并且配置成接收输入电压，输出接点，其电耦合到所述第一多个MOS反相器并且配置成输出输出电压，以及校正电路，其与所述第一多个MOS反相器并联地电耦合到所述输入节点和所述输出节点；
其中所述多个电压倍增器单元被成序列地电耦合，使得除了所述多个电压倍增器单元中的第一个单元以外，所述多个电压倍增器单元中的每个单元的输入节点被电耦合到所述序列中的紧邻着的前一个电压倍增器单元的输出节点。
7.如权利要求6所述的电压倍增器，其中至少一个电压倍增器单元的所述校正电路包括：
电容器，其电耦合到所述输出节点和所述输入节点；以及
长沟道PMOS晶体管，其具有均电耦合到所述输入节点的漏极和栅极，并且还具有电耦合到所述输出节点的源极。
8.如权利要求6所述的电压倍增器，其中至少一个电压倍增器单元的所述校正电路包括：
长沟道PMOS晶体管，其具有均电耦合到所述输入节点的漏极和栅极，并且还具有电耦合到所述输出节点的源极。
9.如权利要求6所述的电压倍增器，其中至少一个电压倍增器单元的所述校正电路包括：
电容器，其电耦合到所述输出节点和所述输入节点。
10.如权利要求6所述的电压倍增器，其中至少一个电压倍增器单元的所述校正电路包括：
电路元件，其耦合到所述输入节点和所述输出节点；
其中所述电路元件是从以下元件中选出的：长沟道NMOS晶体管，具有高电阻的电阻器，一个或更多二极管，多个NMOS晶体管，以及多个PMOS晶体管。
11.如权利要求6所述的电压倍增器，其中所述多个电压倍增器单元中的每个单元的校正电路与所述多个电压倍增器单元中的其他单元的校正电路基本上相似。
12.如权利要求6所述的电压倍增器，其中所述多个电压倍增器单元中的至少一个单元的校正电路与所述多个电压倍增器单元中的其他单元中的至少一个单元的校正电路基本上不同。
13.一种方法，包括：
向多个电压倍增器单元提供时钟信号，以及
使用附连到所述多个电压倍增器单元中的至少一个单元的输入节点和输出节点的校正电路，来减少所述多个电压倍增器单元中的不均匀电压分布。
14.如权利要求13所述的方法，其中减少不均匀电压分布的步骤包括：
通过至少一个晶体管对过电压进行放电，并且
其中附连到所述多个电压倍增器单元中的至少一个单元的所述校正电路包括所述至少一个晶体管。
15.如权利要求14所述的方法，其中所述晶体管是长沟道PMOS晶体管。
16.如权利要求13所述的方法，其中减少不均匀电压分布的步骤包括：
使用至少一个电容器，提供流经所述多个电压倍增器单元中的至少一个单元的至少一个反相器的短暂直流电流，并且
其中附连到所述多个电压倍增器单元中的至少一个单元的所述校正电路包括所述至少一个电容器。
17.如权利要求16所述的方法，其中所述电容器是通过薄层氧化物MOS晶体管实现的。
18.如权利要求13所述的方法，其中减少不均匀电压分布的步骤包括：
提供通过至少一个晶体管来对过电压进行放电的电路，以及
提供使用至少一个电容器来提供流经所述多个电压倍增器单元中的至少一个单元的短暂直流电流的电路。
19.如权利要求18所述的方法，其中对所述多个电压倍增器单元中的每个单元提供所述对过电压进行放电的电路。
20.如权利要求18所述的方法，其中对所述多个电压倍增器单元中的每个单元提供所述提供短暂直流电流的电路。