电压比较器、控制芯片及开关电源 |
|||||||
| 申请号 | CN201710757629.4 | 申请日 | 2017-08-29 | 公开(公告)号 | CN107528450A | 公开(公告)日 | 2017-12-29 |
| 申请人 | 深圳市稳先微电子有限公司; | 发明人 | 宋利军; 白文利; | ||||
| 摘要 | 本 发明 适用于 电子 技术领域，本发明提供的一种 电压 比较器、控 制芯 片及 开关 电源，所述电压比较器包括：输入 电路 、 电流 电压转化电路、电压嵌位电路和输出电路，通过在比较器中设置电压嵌位电路，在 采样 电压小于参考电压时，电压嵌位电路将第一级输入电路的输出端的第二 节点 电压控制在第一预设电压值，且第一预设电压值小于所述 电源电压 ；在采样电压大于参考电压时，电流电压转化电路输出端的第一节点电压由零开始上升，电压嵌位电路将第一节点电压的上升峰值控制在第二预设电压值，第二预设电压值小于所述电源电压，由于第一节点电压和第二节点电压都不用上升到电源电压，缩短电压比较器的响应时间。 | ||||||
| 权利要求 | 1.一种电压比较器，其特征在于，包括：输入电路、电流电压转化电路、电压嵌位电路和输出电路； |
||||||
| 说明书全文 | 电压比较器、控制芯片及开关电源技术领域背景技术[0002] 在AC-DC开关电源的控制芯片中，需要通过比较器来控制控制芯片输出控制信号，由于比较器从接收到输入信号到输出控制信号存在较长的响应时间，导致AC-DC系统中功率管在关断过程中存在较大的延时，进一步引起AC-DC 开关电源中电感电流峰值的误差较大，最终引起AC-DC开关电源的输出端在不同的输入线电压下的负载能力变化较大，造成高输入线电压时，AC-DC开关电源的电感电流极易进入饱和状态，降低AC-DC开关电源的安全性。 发明内容[0003] 有鉴于此，本发明实施例提供了一种电压比较器、控制芯片及开关电源，能够快速响应并输出控制信号，能够有效降低从接受输入信号到输出控制信号的响应时间。 [0004] 本发明实施例的第一方面，提供了一种电压比较器，包括：输入电路、电流电压转化电路、电压嵌位电路和输出电路；所述输入电路的电源端、所述电流电压转化电路的电源端和所述输出电路的电源端均接入同一电源电压，所述电流电压转化电路的接地端和所述输出电路的接地端均接地；所述输入电路的第一输入端接入采样电压，输入电路的第二输入端接入参考电压；所述输入电路的第一输出端与所述电流电压转化电路的第一输入端连接，所述输入电路的第二输出端与所述电流电压转化电路的第二输入端连接；所述输出电路包括第一级输出电路和第二级输出电路，所述第一级输出电路的电源端和第二级输出电路的电源端均接入所述电源电压，所述第一级输出电路和第二级输出电路的接地端均接地，所述第一级输出电路的输出端与所述第二级输出电路的输入端连接，所述第二级输出电路的输出端输出控制电压；所述电流电压转化电路的输出端分别与所述第一级输出电路的输入端和所述电压嵌位电路的第一控制端连接，所述电压嵌位电路的第二控制端和第三控制端分别与所述第一级输出电路的输出端连接； [0005] 在所述采样电压小于所述参考电压时，所述输入电路的第一输出端输出的第一电流信号大于所述输入电路第二输出端输出的第二电流信号，所述电流电压转化电路根据所述第一电流信号和第二电流信号控制所述电流电压转化电路输出端的第一节点电压为零，所述电压嵌位电路将所述第一级输入电路的输出端的第二节点电压控制在第一预设电压值，所述第一预设电压值小于所述电源电压，所述第二级输出电路的输出端的输出控制电压为零； [0006] 在所述采样电压达到所述参考电压时，所述输入电路的第一输出端输出的第一电流信号大于所述输入电路第二输出端输出的第二电流信号，所述电流电压转化电路根据所述第一电流信号和第二电流信号控制所述电流电压转化电路输出端的第一节点电压由零开始上升，所述电压嵌位电路将所述第一节点电压的上升峰值控制在第二预设电压值，所述第二预设电压值小于所述电源电压，所述第一级输入电路的输出端的第二节点电压由所述第一预设电压值下降到零，所述第二级输出电路的输出端的输出控制电压为电源电压。 [0007] 进一步地，所述电压嵌位电路包括：第一NMOS管和第二NMOS管； [0008] 所述第一NMOS管的源极、所述第二NMOS管的漏极和所述第二NMOS 管的栅极分别与所述电流电压转化电路的输出端连接，所述第一NMOS管的漏极、所述第一NMOS管的栅极和所述第二NMOS管的源极分别所述第一级输出电路的输出端连接。 [0009] 进一步地，所述输入电路包括：第一PMOS管、第二PMOS管和第三PMOS 管；所述第一PMOS管的源极接入所述电源电压，所述第一PMOS管的漏极分别与所述第二PMOS管的源极和第三PMOS管的源极连接，所述第一PMOS 管的栅极接入第一控制信号，所述第二PMOS管的栅极接入所述采样电压，所述第三PMOS管的栅极接入所述参考电压，所述第二PMOS管的漏极与所述电流电压转化电路的第一输入端连接，所述第三PMOS管的漏极与所述电流电压转化电路的第二输入端连接。 [0010] 进一步地，所述电流电压转化电路包括：第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第三NMOS管、第四NMOS管、第五NMOS 管以及第六NMOS管；所述第四PMOS管的源极和所述第五PMOS管的源极均接入所述电源电压，所述第四PMOS管的漏极和栅极分别与所述第五PMOS 管的栅极连接，所述第四PMOS管的漏极和栅极分别与所述第六PMOS管的源极连接，所述第五PMOS管的漏极与所述第七PMOS管的源极连接，所述第六 PMOS管的漏极和栅极分别所述第七PMOS管的栅极连接；所述第三NMOS 管的漏极分别与所述第六PMOS管的漏极和栅极的连接，所述第四NMOS管的漏极与所述第七PMOS管的漏极连接；所述第三NMOS管的源极与所述第五NMOS管的漏极连接，所述第四NMOS管的源极与第六NMOS管的漏极连接，所述第三NMOS管的栅极和第四NMOS管的栅极均接入第二控制信号；所述第五NMOS管的源极和第六NMOS管的源极分别接地，所述第五NMOS 管的栅极和第六NMOS管的栅极均接入第三控制信号；所述第三NMOS管的源极与所述第五NMOS管的漏极的共接点为所述电流电压转化电路的第一输入端，所述第四NMOS管的源极与所述第六NMOS管的漏极的共接点为所述电流电压转化电路的第二输入端，所述第四NMOS管的漏极与所述第七PMOS 管的漏极的共接点为所述电流电压转化电路的输出端。 [0011] 进一步地，所述第一级输出电路包括第八PMOS管和第七NMOS管，所述第二级输出电路包括第九PMOS管和第八NMOS管；所述第八PMOS管的源极和所述第九PMOS管的源极均接入所述电源电压，所述第八PMOS管的漏极与所述第七NMOS管的漏极连接，所述第九PMOS管的漏极与所述第八 NMOS管的漏极连接，所述第八PMOS管的栅极和所述第九PMOS管的栅极均接入第四控制信号；所述第七NMOS管的源极和所述第八NMOS管的源极均接地；所述第七NMOS管的栅极为所述第一级输出电路的输入端，所述第八 PMOS管的漏极与所述第七NMOS管的漏极共接点为所述第一级输出电路的输出端，所述第八NMOS管的栅极为所述第二级输出电路的输入端，所述第九 PMOS管的漏极与所述第八NMOS管的漏极的共接点为所述第二级输出电路的输出端。 [0014] 所述电压比较器的输出端与所述与门的第一输入端连接，所述与门的第二输入端接入LEB屏蔽信号，所述与门的输出端与所述PWM模块的第一输入端连接；所述或非门的第一输入端接入OSC时钟信号，所述或非门的第一输入端接地，所述或非门的输出端与所述PWM模块的第二输入端连接；所述PWM 模块的输出端与所述驱动电路的输入端连接，所述驱动电路的输出端与所述功率管的栅极连接，所述功率管的漏极接入输入电压，所述功率管的源极与所述采样电阻的一端连接，所述采样电阻的另一端接地，所述功率管的源极与所述采样电阻的共接点与所述电压比较器的第一输入端连接。 [0015] 进一步地，所述功率管为NMOS管。 [0017] 所述控制芯片的功率管的漏极为所述控制芯片的第一输入端，所述控制芯片还包括第二输入端，用于接入为控制芯片供电的电源，所述控制芯片的采样电阻的接地端为所述控制芯片的接地端； [0018] 所述输入电容的一端接入供电电压，所述输入电容的另一端接地；所述控制芯片第一输入端接入输入电压，所述控制芯片的第二输入端与所述输出反馈二极管的阴极连接，所述控制芯片的接地端与所述储能电感的一端连接，所述储能电感的另一端与所述输出反馈二极管的阳极连接； [0019] 所述芯片供电电容接在所述控制芯片的第二输入端与所述输出反馈二极管阴极的共接点与所述控制芯片的接地端与所述储能电感的共接点之间；所述续流二极管的阴极接入所述芯片供电电容与储能电感的共接点，所述续流二极管的阳极接地；所述输出电容与所述负载电阻并联的一端接入所述储能电感与输出反馈二极管的共接点，所述输出电容与所述负载电阻并联的另一端接地，所述负载电阻的两端为所述开关电源的输出端。 [0020] 进一步地，所述供电电压为交流电压，所述开关电源的输出端为输出直流电的正负极输出端。 [0021] 本发明实施例与现有技术相比的有益效果是：本发明实施例提供的一种电压比较器、控制芯片及开关电源，通过在比较器中设置电压嵌位电路，在采样电压小于参考电压时，电压嵌位电路将第一级输入电路的输出端的第二节点电压控制在第一预设电压值，且第一预设电压值小于所述电源电压；在采样电压大于参考电压时，电流电压转化电路输出端的第一节点电压由零开始上升，电压嵌位电路将第一节点电压的上升峰值控制在第二预设电压值，第二预设电压值小于所述电源电压，由于第一节点电压和第二节点电压都不用上升到电源电压，缩短电压比较器的响应时间。附图说明 [0022] 为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。 [0023] 图1为本发明实施例提供的一种电压比较器的模块结构示意图； [0024] 图2为本发明实施例提供的一种电压比较器的电路结构示意图； [0025] 图3为本发明实施例提供的一种控制芯片的电路结构示意图； [0026] 图4为本发明实施例提供的一种开关电源的电路结构示意图； [0027] 图5为本发明实施例提供的理想状态的AC-DC开关电源电感电流的波形图； [0028] 图6为本发明实施例提供的实际状态的AC-DC开关电源电感电流的波形图； [0029] 图7为本发明实施例提供的高、低输入线电压下的开关电源的电感电流的波形图； [0030] 图8本发明实施例提供的不同输入电压与过载保护点的对应关系示意图。 具体实施方式[0031] 以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。 [0032] 应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。 [0033] 还应当理解，在此本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。 [0034] 还应当进一步理解，在本发明说明书和所附权利要求书中使用的术语“和/ 或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。 [0035] 如在本说明书和所附权利要求书中所使用的那样，术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。类似地，短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。 [0036] 为了说明本发明所述的技术方案，下面通过具体实施例来进行说明。 [0037] 参考图1，图1为本发明实施例提供的一种电压比较器的模块结构示意图。为了便于说明，仅示出了与本发明相关的部分，本实施例的电压比较器100包括：输入电路10、电流电压转化电路20、电压嵌位电路30和输出电路40。 [0038] 输入电路10的电源端、电流电压转化电路20的电源端和输出电路40的电源端均接入电源电压VDD。电流电压转化电路20的接地端和输出电路40的接地端均接地GND。输入电路10的第一输入端101接入采样电压VRcs，输入电路10的第二输入端102接入参考电压Vref。输入电路10的第一输出端103与电流电压转化电路20的第一输入端201连接，输入电路10的第二输出端104 与电流电压转化电路的第二输入端202连接。 [0039] 输出电路40包括第一级输出电路410和第二级输出电路420。第一级输出电路410的电源端和第二级输出电路420的电源端均接入电源电压，第一级输出电路410和第二级输出电路420的接地端均接地。第一级输出电路410的输出端与第二级输出电路420的输入端连接，第二级输出电路420的输出端输出控制电压。电流电压转化电路20的输出端分别与第一级输出电路410的输入端连接。电压嵌位电路30的第一控制端301与电流电压转化电路20的输出端连接，电压嵌位电路30的第二控制端302和第三控制端303与第一级输出电路 410的输出端连接，第二级输出电路420的输出端为电压比较器的输出端。 [0040] 在采样电压VRcs小于参考电压Vref时，输入电路10的第一输出端103 输出的第一电流信号大于输入电路10第二输出端104输出的第二电流信号，电流电压转化电路20根据第一电流信号和第二电流信号控制电流电压转化电路 20输出端的第一节点电压vo1为零，电压嵌位电路30将第一级输入电路410 的输出端的第二节点电压vo2控制在第一预设电压值，第一预设电压值小于电源电压，第二级输出电路的输出端输出的控制电压vo3为零。 [0041] 在采样电压VRcs达到参考电压Vref时，输入电路10的第一输出端103 输出的第一电流信号大于输入电路10第二输出端104输出的第二电流信号，电流电压转化电路20根据第一电流信号和第二电流信号控制电流电压转化电路 20输出端的第一节点电压vo1由零开始上升，电压嵌位电路30将第一节点电压vo1的上升峰值控制在第二预设电压值，第二预设电压值小于电源电压，第一级输入电路410的输出端的第二节点电压vo2由第一预设电压值下降到零，第二级输出电路410的输出端的输出控制电压vo3为电源电压。 [0042] 需要说明的是：本实施例中的第一预设电压值和第二预设电压值可以不同，也可以相同，例如第一预设电压值和第二预设电压值等于或约等于电源电压的一半。 [0043] 从上述实施例可知，通过在比较器中设置电压嵌位电路，在采样电压小于参考电压时，电压嵌位电路将第一级输入电路的输出端的第二节点电压控制在第一预设电压值，且第一预设电压值小于所述电源电压；在采样电压大于参考电压时，电流电压转化电路输出端的第一节点电压由零开始上升，电压嵌位电路将第一节点电压的上升峰值控制在第二预设电压值，第二预设电压值小于所述电源电压，由于第一节点电压和第二节点电压都不用上升到电源电压，就能够使得比较器输出控制电压，缩短电压比较器的响应时间。 [0044] 参考图2，图2为本发明实施例提供的一种电压比较器的电路结构示意图。为了便于说明，仅示出了与本发明相关的部分，详述如下： [0045] 作为本发明的一个优选实施例，电压嵌位电路30包括：第一NMOS管31 和第二NMOS管32。 [0046] 第一NMOS管31的源极、第二NMOS管32的漏极和第二NMOS管32 的栅极分别与电流电压转化电路20的输出端连接，第一NMOS管31的漏极、第一NMOS管31的栅极和第二NMOS管32的源极分别第一级输出电路410 的输出端连接。 [0047] 作为本发明的一个优选实施例，输入电路10包括：第一PMOS管11、第二PMOS管12和第三PMOS管13。 [0048] 第一PMOS管11的源极接入电源电压，第一PMOS管11的漏极分别与第二PMOS管12的源极和第三PMOS管13的源极连接，第一PMOS管11的栅极接入第一控制信号vb1；第二PMOS管12的栅极接入采样电压，第三PMOS 管13的栅极接入参考电压；第二PMOS管12的漏极与电流电压转化电路20 的第一输入端连接，第三PMOS13管的漏极与电流电压转化电路20的第二输入端连接。 [0049] 作为本发明的一个优选实施例，电流电压转化电路20包括：第四PMOS 管21、第五PMOS管22、第六PMOS管23、第七PMOS管24、第三NMOS 管25、第四NMOS管26、第五NMOS管27以及第六NMOS管28。 [0050] 第四PMOS管21的源极和第五PMOS管22的源极均接入电源电压，第四 PMOS管21的漏极和栅极分别于第五PMOS管22的栅极连接，第四PMOS管 21的漏极和栅极分别与第六PMOS管23的源极连接，第五PMOS管22的漏极与第七PMOS管24的源极连接，第六PMOS管23的漏极和栅极分别与第七 PMOS管24的栅极连接； [0051] 第三NMOS管25的漏极分别与第六PMOS管23的漏极和栅极的连接，第四NMOS管26的漏极与第七PMOS管24的漏极连接；第三NMOS管25 的源极与第五NMOS管27的漏极连接，第四NMOS管26的源极与第六NMOS 管28的漏极连接，第三NMOS管25的栅极和第四NMOS管26的栅极均接入第二控制信号vb2；第五NMOS管27的源极和第六NMOS管28的源极分别接地，第五NMOS管27的栅极和第六NMOS管28的栅极均接入第三控制信号 vb3； [0052] 第三NMOS管25的源极与第五NMOS管27的漏极的共接点为电流电压转化电路20的第一输入端，第四NMOS管26的源极与第六NMOS管28的漏极的共接点为电流电压转化电路20的第二输入端，第四NMOS管26的漏极与第七PMOS管24的漏极的共接点为电流电压转化电路20的输出端。 [0053] 作为本发明的一个优选实施例，第一级输出电路410包括第八PMOS管411 和第七NMOS管412；第二级输出电路420包括第九PMOS管421和第八NMOS 管422。 [0054] 第八PMOS管411的源极和第九PMOS管421的源极共接入电源电压，第八PMOS管411的漏极与第七NMOS管412的漏极连接，第九PMOS管421 的漏极与第八NMOS管422的漏极连接，第八PMOS管411的栅极和第九PMOS 管421的栅极共接入第四控制信号vb4；第七NMOS管412的源极和第八NMOS 管422的源极共接地。 [0055] 第七NMOS管412的栅极为第一级输出电路410的输入端，第八PMOS 管411的漏极与第七NMOS管412的漏极共接点为第一级输出电路410的输出端，第八NMOS管422的栅极为第二级输出电路420的输入端，第九PMOS 管421的漏极与第八NMOS管422的漏极的共接点为第二级输出电路420的输出端。 [0056] 作为本发明的一个优选实施例，上述的第一级输出电路，还可以包括：第一反相器A1和第二反相器A2，所述第一反相器A1与所述第二反相器A2串联，所述第一反相器A1的输入端接入所述第九PMOS管421的漏极与所述第八NMOS管422的漏极的共接点。 [0057] 需要说明的是：本发明实施例提供的电压比较器的延时时间为25nS，远远小于普通电压比较器的53.5nS的延时时间。 [0058] 参考图2和3，图3为本发明实施例提供的一种控制芯片的电路结构示意图。为了便于说明，仅示出了与本发明相关的部分，本实施例的控制芯片200 包括：上述实施例的电压比较器100、与门210、或非门220、PWM模块230、驱动电路240、采样电阻Rcs250和功率管260。 [0059] 电压比较器100的输出端与与门210的第一输入端连接，与门210的第二输入端接入LEB屏蔽信号，与门210的输出端与PWM模块230的第一输入端连接。或非门220的第一输入端接入OSC时钟信号，或非门220的第一输入端接地GND，或非门220的输出端与PWM模块230的第二输入端连接；PWM 模块230的输出端与驱动电路240的输入端连接，驱动电路240的输出端与功率管260的栅极连接。功率管260的漏极接入输入电压，功率管260的源极与采样电阻Rcs250的一端连接，采样电阻250的另一端接地，功率管260的源极与采样电阻250的共接点与电压比较器100的第一输入端连接。驱动电路为电压放大电路，功率管260为NMOS管。 [0060] 参考图3和4，图4为本发明实施例提供的一种开关电源的电路结构示意图。为了便于说明，仅示出了与本发明相关的部分，本实施例的开关电源300 包括：控制芯片200、输入电容310、芯片供电电容320、储能电感330、续流二极管340、输出反馈二极管350、输出电容360及负载电阻370。 [0061] 控制芯片200的功率管260的漏极为控制芯片的第一输入端VIN，控制芯片200还包括第二输入端VCC，用于接入为控制芯片200供电的电源，控制芯片200的采样电阻250的接地端为控制芯片200的接地端GND。 [0062] 输入电容310的一端接入供电电压，输入电容的另一端接地；控制芯片200 第一输入端VIN接入输入电压，控制芯片200的第二输入端VCC与输出反馈二极管350的阴极连接，控制芯片200的接地端GND与储能电感330的一端连接，储能电感330的另一端与输出反馈二极管350的阳极连接。 [0063] 芯片供电电容320接在控制芯片200的第二输入端与输出反馈二极管350 阴极的共接点与控制芯片200的接地端与储能电感330的共接点之间。续流二极管340的阴极接入芯片供电电容320与储能电感330的共接点，续流二极管340的阳极接地。输出电容360与负载电阻370并联的一端接入储能电感330 与输出反馈二极管350的共接点，输出电容360与负载电阻370并联的另一端接地，负载电阻370的两端为所述开关电源的输出端。其中供电电压为交流电压，负载电阻370的两端分别为开关电源300的正负极输出端。 [0064] 在一个具体应用实例中，电源开关可以为BUCK型AC-DC开关电源。参考图3和4，功率管260的开启是由内部的时钟信号OSC控制PWM模块230 输出开启信号开打开的；功率管260的关闭是由比较器100通过采样Rcs检测到VRcs达到参考电压Vref时，比较器100输出关断控制信号到PWM模块230， PWM模块230输出复位信号来关断功率管260。功率管260关闭时，储能电感 330的电感电流值Iocp＝Vref/Rcs。 [0065] 对于一个理想状态的AC-DC开关电源，储能电感电感电流的波形如图5 所示：其中I1和I2分别为高、不同的输入线电压(供电电压)下对应的上升斜率不同的电流波形，其峰值与内部设置的Iocp的阈值完全一致，且可以表示为 IL＝(V/L)*T，其中V是AC-D开关电源的输入线电压，L是储能电感330的电感量，T是在一个开关周期内储能电感的电感电流值从初始点上升到Iocp所需要的时间。 [0066] 对于一个实际状态的AC-DC开关电源，储能电感的电感电流可以表示为： IL＝V/L*T+V/L*Td，其中，Td是电感电流达到Iocp时(相当于采样电压VRcs 达到参考电压Vref)到功率管关断之间的延时。由于Td存在，储能电感的电感电流为产生ΔI＝(V/L)Td的误差，且误差与输入线电压及延时Td成正比例关系，对于一个已知的AC-DC开关电源来说Td是固定的。参考图6，实际状态下储能电感的电感电流的波形，可知输入线电压越大，电感电流误差越大，输入线电压越小电感电流误差越小。 [0067] 其中，Td＝Tcomp+Tds，式中Tcomp为电压比较器的相应时间，Tds为比较器输出关断控制信号Vcomp到功率管260的栅极所需要的时间。由于Tds 的主要有逻辑电路(电压比较器100、与门210、或非门220、PWM模块230) 和驱动电路的延时组成，因此没有太大的优化空间。电压比较器的相应时间 Tcomp对Td的作用更大。 [0068] 对于实际状态下的AC-DC开关电源，当输出负载从小到大变化时，电感电流将从DCM(Discontinuous Current Mode，电流断续模式)模式进入到CCM (Continuous Current Mode，电流连续模式)模式。参考图7，当输入线电压较小时，由于上述Tcomp引起的电感电流误差ΔIL1较小，IL1的在CCM时期的峰值电流Ipeak1具有较好的一致性；当输入线电压较大时，由于上述Tcomp引起的电感电流误差ΔIL2较大，IL2的在CCM时期的峰值电流Ipeak2的一致性较差。可知，在输入线电压较高时，每个开关周期向储能电感存储的能量大于输入线电压较低时存储的能量，从而导致系统输出端的负载能力在低输入线电压时较小，稿输入线电压是较大。 [0069] 参考图8，图8为电压比较器的不同的输入电压V1、输入电压V2和输入电压V3的过载Iload保护点的对应关系。其中，Iload1和Iload2为普通比较器的过载保护点；Iload1和Iload2为本发明实施例的电压比较器的过载保护点。可见本发明实施例提供的电压比较器能够使得开关电源的过载保护点到到很好的一致性，增强开关电源的安全性。普通比较器的延时时间为53.5nS，本发明的比较器的延时时间为25nS。可见本发明的比较器，大大提高了响应速度。 [0070] 以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。 |
||||||
