半导体装置 |
|||||||
| 申请号 | CN201380048700.1 | 申请日 | 2013-08-27 | 公开(公告)号 | CN104662762B | 公开(公告)日 | 2017-09-22 |
| 申请人 | 精工半导体有限公司; | 发明人 | 北岛裕一郎; | ||||
| 摘要 | 为了在电源被反向连接于 半导体 装置的反接时能够有效地切断 电流 路径，采用如下的结构。NMOS晶体管(14)的栅极与电源 端子 (11)连接，源极和背栅连接于内部接地 节点 (17)，漏极与接地端子(12)连接。NMOS晶体管(15)的栅极与接地端子(12)连接，源极和背栅连接于内部接地节点(17)，漏极与电源端子(11)连接。内部 电路 (13)的电源端子与电源端子(11)连接，内部电路(13)的接地端子与内部接地节点(17)连接。 | ||||||
| 权利要求 | 1.一种半导体装置，其特征在于，具备： |
||||||
| 说明书全文 | 半导体装置技术领域背景技术[0002] 对现有的电子设备进行说明，现有的电子设备针对电池等直流电源被反向连接的所谓的反接，具有保护内部电路的功能。图5是示出专利文献1所记载的电子设备的电路图。对电路的工作进行说明，该电路在与该电子设备通常地连接电源的情况相反地连接电源的情况下，具有保护功能。 [0003] <电源被通常地连接于电子设备的通常连接时> [0004] 在电源1被通常地连接于电子设备3的通常连接时，由电阻R1和R2对电源端子TV与接地线LG之间的电压进行分压。分压电压被施加到NMOS晶体管MT1的栅极。在进行了通常连接的情况下，由于NMOS晶体管MT1导通，所以因流过NMOS晶体管MT1的沟道的电流，接地端子TG与接地线LG导通，从而建立对电子设备3的供电。 [0005] <电源被反向连接于电子设备的反接时> [0006] 在电源1被反向连接于电子设备3的反接时，施加到NMOS晶体管MT1的栅极的电压比施加到源极的电压低，所以NMOS晶体管MT1截止、且寄生二极管也被反向偏置，因此接地端子TG与接地线LG不导通。因而，不会流过反向电流，所以针对反接，电子设备3得到保护。 [0007] 现有技术文献 [0008] 专利文献 [0009] 专利文献1：日本特开2002－095159号公报 发明内容[0010] 发明所要解决的课题 [0011] 当在半导体装置中应用了上述现有技术的情况下，由于在反接时NMOS晶体管MT1是截止的，所以内部电路的接地线LG与较低侧的电源电压大致相等。然而，在该情况下，具有如下危险性：由于接地线LG是以高阻抗连接的，所以有可能经由内部电路中存在的寄生元件所形成的电流路径而施加电压，进而导致内部电路进行意想不到的工作。 [0012] 本发明正是鉴于上述危险性而完成的，其课题在于提供一种半导体装置，该半导体装置具有在直流电源被反向连接于半导体装置的反接时能够有效地切断电流路径的功能。 [0013] 用于解决课题的手段 [0014] 本发明为了解决上述课题，提供一种半导体装置，其特征在于，具备：第一个第一导电型MOS晶体管，其栅极与第一电源端子连接，源极和背栅连接于内部第二电源节点，漏极与第二电源端子连接；第二个第一导电型MOS晶体管，其栅极与所述第二电源端子连接，源极和背栅连接于所述内部第二电源节点，漏极与所述第一电源端子连接；以及内部电路，其将所述第一电源端子与所述内部第二电源节点之间的电压作为工作用电源。 [0015] 发明效果 [0016] 根据本发明，由于在反接时，内部电路的内部节点和保护环的扩散区不会成为悬空(floating)状态，所以能够有效地切断内部电路中存在的寄生元件所形成的电流路径，从而使内部电路稳定地停止工作。附图说明 [0017] 图1是示出半导体装置的电路图。 [0018] 图2是示出半导体装置的电路图。 [0019] 图3是示出半导体装置的剖视图。 [0020] 图4是示出半导体装置的电路图。 [0021] 图5是示出现有的电子设备的电路图。 具体实施方式[0022] 下面，参照附图对本发明的实施方式进行说明。 [0023] 如图1所示，半导体装置10具备电源端子(第一电源端子)11、接地端子(第二电源端子)12、内部电路13、NMOS晶体管14、NMOS晶体管15、内部电源节点(内部第一电源节点)16和内部接地节点(内部第二电源节点)17。另外，电源20的电源端子21与半导体装置10的电源端子11连接，电源20的接地端子22与半导体装置10的接地端子12连接。 [0024] NMOS晶体管14的栅极与电源端子11连接，NMOS晶体管14的源极和用于提供衬底电位的背栅连接于内部接地节点17，NMOS晶体管14的漏极与接地端子12连接。NMOS晶体管15的栅极与接地端子12连接，NMOS晶体管15的源极和用于提供衬底电位的背栅连接于内部接地节点17，NMOS晶体管15的漏极与电源端子11连接。因此，在NMOS晶体管14和NMOS晶体管15中，分别在源极与漏极之间配置有寄生二极管。 [0025] 内部电路13的电源端子与电源端子11连接，内部电路13的接地端子与内部接地节点17连接。即，内部电路13将电源端子11与内部接地节点17之间的电压作为工作用电源。在此，电源端子11与内部电源节点16连接，接地端子12经由NMOS晶体管14连接于内部接地节点17。对电路的工作分别进行说明，该电路在与电源被通常地连接于该电子设备的情况相反地连接电源的情况下，具有保护功能。 [0026] <电源被通常地连接于半导体装置的通常连接时> [0027] 接下来，在图1中，在电源20被通常地连接于半导体装置10的通常连接时，由于内部电源节点16与电源端子11连接，所以内部电源节点16的电压成为从电源20提供的电源电压。而且，由于NMOS晶体管14的栅极电压是从电源20提供的电源电压，所以NMOS晶体管14导通。于是，内部接地节点17的电压与接地端子12的电压大致相同，且成为从电源20提供的接地电压。从而，建立对内部电路13的供电。根据这些电源电压和接地电压，内部电路13进行所期望的工作。此外，NMOS晶体管14的驱动能力是根据内部电路13的消耗电流来适当地进行电路设计的。 [0028] 而且，由于NMOS晶体管15的栅极电压是从电源20提供的接地电压，所以NMOS晶体管15截止。 [0029] 此时，需要将NMOS晶体管14的栅极绝缘膜设为具有与从电源20提供的电源电压相比足够高的破坏电压的膜厚。 [0030] <电源被反向连接于半导体装置的反接时> [0031] 在电源20被反向连接于半导体装置10的反接时，如图2所示，电源20的电源端子21与半导体装置10的接地端子12连接，电源20的接地端子22与半导体装置10的电源端子11连接。 [0032] 此时，NMOS晶体管14的栅极电压是从电源20提供的接地电压，所以NMOS晶体管14截止。而且，在接地端子12与内部接地节点17之间，由于NMOS晶体管14的寄生二极管被反向偏置，所以不会流过电流。从而，接地端子12与内部接地节点17不导通。因而，在反接时，不存在从接地端子12向内部电路13的电流路径，所以内部电路13得到保护。 [0033] 而且，由于NMOS晶体管15的栅极电压是从电源20提供的电源电压，所以NMOS晶体管15导通。据此，经由低阻抗的NMOS晶体管15，内部接地节点17的电压与电源端子11以及内部电源节点16的电压大致相同，成为从电源20提供的接地电压。即，内部电路13的电源端子和接地端子的电压均成为从电源20提供的接地电压。从而，在反接时，内部电路13的内部节点和保护环的扩散区不会成为悬空状态，所以内部电路13中存在的寄生元件所形成的电流路径被彻底地切断，从而内部电路13能够彻底地停止工作。 [0034] 此时，将NMOS晶体管15的栅极绝缘膜设为具有与从电源20提供的电源电压相比足够高的破坏电压的膜厚。 [0035] NMOS晶体管14和NMOS晶体管15不仅针对电源的反接，使内部电路得到保护，并且还作为针对内部电路13的ESD保护元件发挥功能。下面，对将浪涌电压施加到电源端子的情况下的、针对ESD的保护工作进行说明。 [0036] <以接地端子12为基准、将正的浪涌电压施加到电源端子11时> [0037] 在将正的浪涌电压施加到电源端子11时，浪涌电流从电源端子11流向接地端子12。此时，NMOS晶体管15的寄生二极管因击穿动作而反向地流过浪涌电流，NMOS晶体管14的寄生二极管正向地流过浪涌电流，由此不会使浪涌电流流向内部电路13。从而，针对浪涌电流，内部电路13得到保护。 [0038] 此时，与电源端子11连接的NMOS晶体管14的栅极被施加浪涌电压。因此，以保护NMOS晶体管14的栅极为目的，如下地设定NMOS晶体管15。将NMOS晶体管15的寄生二极管的击穿动作的开始电压设为NMOS晶体管14的栅极绝缘膜的破坏耐压以下，且NMOS晶体管14的栅极绝缘膜以在被破坏之前使浪涌电流流过的方式来设定大小或杂质浓度等。而且，NMOS晶体管15的寄生二极管的击穿动作的开始电压必须为图1所示的通常连接时从电源20提供的电压以上。 [0039] <以接地端子12为基准、将负的浪涌电压施加到电源端子11时> [0040] 在将负的浪涌电压施加到电源端子11时，浪涌电流从接地端子12流向电源端子11。此时，NMOS晶体管14的寄生二极管因击穿动作而反向地流过浪涌电流，NMOS晶体管15的寄生二极管正向地流过浪涌电流，由此不会使浪涌电流流向内部电路13。从而，针对浪涌电流，内部电路13得到保护。 [0041] 此时，NMOS晶体管15的栅极被施加浪涌电压。因此，以保护NMOS晶体管15的栅极为目的，如下地设定NMOS晶体管14。对于NMOS晶体管14的寄生二极管的击穿动作的开始动作，设为NMOS晶体管15的栅极绝缘膜的破坏耐压以下，且NMOS晶体管15的栅极绝缘膜以在被破坏之前使浪涌电流流过的方式来设定大小或杂质浓度等。而且，NMOS晶体管14的寄生二极管的击穿动作的开始电压必须为图2所示的反接时从电源20提供的电压以上。 [0042] 试着考虑将具有如上所述的电路结构的半导体装置作为IC密封到树脂的封装中的情况。此时，如图3的(A)所示，半导体装置10具备在表面配置有电路的P型半导体衬底31、由绝缘膏或绝缘膜构成的绝缘粘接材料32、裸片连接盘33、引线34、导线35和密封树脂36。 [0043] 通过光刻法等公知的半导体技术，在P型半导体衬底31上制作了上述电路。绝缘粘接材料32将P型半导体衬底31和裸片连接盘33以电绝缘的状态粘接起来。裸片连接盘33的反面露出到半导体装置10的外部，且裸片连接盘33将P型半导体衬底31所发出的热量散出到半导体装置10的外部。而且，裸片连接盘33支承P型半导体衬底31。导线35对P型半导体衬底31上制作的上述电路的外部连接用端子(例如电源端子11)和引线34进行电连接。引线34被用于半导体装置10与设置有电路的安装基板的电连接。密封树脂36对P型半导体衬底31、绝缘粘接材料32、裸片连接盘33、引线34和导线35进行密封。 [0044] 在图1的半导体装置10的电路结构的情况下，NMOS晶体管14的背栅的电压等于内部接地节点17的电压。因此，如图3的(B)所示，P型半导体衬底31成为内部接地节点17的电压。在此，由于使用了绝缘粘接材料32，所以P型半导体衬底31和裸片连接盘33没有被电连接。于是，即使裸片连接盘33受到外部的电影响，P型半导体衬底31的电压也不会受到影响而依然是内部接地节点17的电压。 [0045] 此外，如图4所示，也可以使用PMOS晶体管而不是NMOS晶体管。此时，PMOS晶体管24的栅极与接地端子(第一电源端子)12连接，PMOS晶体管24的源极和背栅连接于内部电源节点16(内部第二电源节点)，PMOS晶体管24的漏极与电源端子(第二电源端子)11连接。PMOS晶体管25的栅极与电源端子11连接，PMOS晶体管25的源极和背栅连接于内部电源节点16，PMOS晶体管25的漏极与接地端子12连接。内部电路13的电源端子与内部电源节点16连接，内部电路13的接地端子与连接于接地端子12的内部接地节点(内部第一电源节点)17连接。即，内部电路13将内部电源节点16与接地端子12之间的电压作为工作用电源。在此，电源端子11经由PMOS晶体管24连接于内部电源节点16，接地端子12与内部接地节点17连接。 [0046] 标号说明 [0047] 10：半导体装置 [0048] 11：电源端子 [0049] 12：接地端子 [0050] 13：内部电路 [0051] 14、15：NMOS晶体管 [0052] 16：内部电源节点 [0053] 17：内部接地节点 [0054] 20：电源 [0055] 21：电源端子 [0056] 22：接地端子 |
||||||
QQ群二维码
意见反馈
意见反馈