可配置的多栅开关电路系统

申请号 CN201080046300.3 申请日 2010-10-15 公开(公告)号 CN102576629B 公开(公告)日 2015-06-10
申请人 阿尔特拉公司; 发明人 D·刘易斯;
摘要 提供带有可配置的多栅 开关 电路 系统的集成电路。开关电路系统可包括开关控制电路系统和多栅开关阵列。每个多栅开关可具有第一和第二 端子 、第一和第二栅极以及金属桥。金属桥连接到第一端子。金属桥可在栅极之上延伸且在断开状态时可悬浮在第二端子上。金属桥可具有尖端,在导通状态时,其向下弯曲以和第二端子物理 接触 。开关控制电路系统可提供行和列控制 信号 以加载所需要的开关状态到开关阵列中。开关阵列可被分割成形成多路复用器的开关组。多路复用器可用于如 可编程逻辑器件 电路的可编程电路中。
权利要求

1.多栅开关电路系统,其包括:
多栅开关,该多栅开关包括形成在衬底上的单个源极端子和单个漏极端子、形成在所述衬底的表面上、所述源极端子和漏极端子之间的第一控制栅极和第二控制栅极以及柔性的导电结构,该柔性的导电结构可响应与所述第一控制栅极和所述第二控制栅极相关联的电压而弯曲,其中在所述柔性的导电结构弯曲时所述源极端子和所述漏极端子通过所述柔性的导电结构短路,并且其中所述第一控制栅极形成在其上的表面和所述第二控制栅极形成在其上的表面共面。
2.根据权利要求1中定义的多栅开关电路系统,其中所述多栅开关包括多个多栅开关的第一多栅开关,所述多栅开关电路系统进一步包括:
导电路径,其将所述第一多栅开关的漏极端子电气耦合到所述多个多栅开关中的第二多栅开关以形成多路复用器。
3.根据权利要求1中定义的多栅开关电路系统,其进一步包括:
第一和第二控制信号线,其中所述第一控制栅极耦合到多个多栅开关中的第二多栅开关的第一控制栅极,并且其中所述第二控制栅极耦合到所述多个多栅开关中的第三多栅开关的第二控制栅极。
4.根据权利要求1中定义的多栅开关电路系统,其进一步包括:
多个信号路径,其中所述多栅开关的源极端子耦合到所述多个信号路径中选择的一个。
5.根据权利要求1中定义的多栅开关电路系统,其中所述多栅开关包括多个多栅开关中的一个,所述多个多栅开关中的每个具有源极端子和漏极端子、第一控制栅极和第二控制栅极以及柔性的导电结构,该柔性的导电结构可操作以响应与所述第一控制栅极和所述第二控制栅极相关联的电压而弯曲;及其中所述多栅开关排列在包括多栅开关的行和列的阵列中,所述多栅开关电路系统进一步包括:
多个列控制信号线,其中所述列控制信号线中的至少一个耦合到所述阵列中相应列中多栅开关的第一控制栅极;以及
多个行控制信号线,其中所述行控制信号线中的至少一个耦合到所述阵列中相应行中多栅开关的第二控制栅极。
6.根据权利要求5中定义的多栅开关电路系统,其进一步包括:
开关控制电路系统,其可操作用于给所述多个行控制信号线提供行控制信号和可操作用于给所述多个列控制信号线提供列控制信号。
7.根据权利要求6中定义的多栅开关电路系统,其进一步包括:
缓冲器,其可操作用于驱动所述行控制信号到所述多个行控制信号线上以及进一步可操作用于驱动所述列控制信号到所述列控制信号线上。
8.根据权利要求5中定义的多栅开关电路系统,其中所述多个多栅开关中至少一些多栅开关的漏极端子耦合在一起形成多路复用器。
9.根据权利要求5中定义的多栅开关电路系统,其中所述多栅开关中的至少一个的源极端子形成耦合到信号路径的多路复用器输入。
10.根据权利要求5中定义的多栅开关电路系统,其中所述多栅开关排列成每组四个的组,并且其中至少一组的四个多栅开关的漏极端子耦合在一起形成多路复用器。
11.根据权利要求5中定义的多栅开关电路系统,其中第一组开关的漏极端子耦合在一起形成包括第一多路复用器输出的第一多路复用器,其中第二组开关的漏极端子耦合在一起形成包括第二多路复用器输出的第二多路复用器,其中第三组开关的漏极端子耦合在一起形成第三多路复用器,其中所述第三多路复用器中第一开关的源极端子耦合到所述第一多路复用器输出,及其中所述第三多路复用器中第二开关的源极端子耦合到所述第二多路复用器输出。
12.根据权利要求1中定义的多栅开关电路系统,其中所述多栅开关响应所述第一和第二控制栅极上的总电压大于吸合电压而运行在导通状态,其中所述多栅开关响应所述第一和第二控制栅极上的总电压小于拉出电压而运行在断开状态,及其中所述拉出电压小于所述吸合电压。
13.根据权利要求12中定义的多栅开关电路系统,其中所述多栅开关进一步响应所述第一和第二控制栅极上的总电压大于所述拉出电压并且小于所述吸合电压而运行在保持状态。
14.根据权利要求1中定义的多栅开关电路系统,其中所述多栅开关响应所述第一和第二控制栅极上的总电压大于拉出电压并且小于吸合电压而运行在保持状态,及其中所述拉出电压小于所述吸合电压。
15.根据权利要求1中定义的多栅开关电路系统,其中所述多栅开关形成可编程逻辑电路系统的一部分,及其中所述多栅开关可操作用于为所述可编程逻辑电路系统实现逻辑功能。

说明书全文

可配置的多栅开关电路系统

[0001] 本申请要求2009年10月15日申请的美国专利申请12/579792的优先权。

技术领域

[0002] 本发明涉及多栅开关,更具体地,涉及可配置用于储存需要的开关状态的多栅机电开关。

背景技术

[0003] 集成电路通常包括开关。可以导通开关以形成跨开关的电气连接或关断开关以断开电气连接。开关通常由晶体管构成,例如金属化物半导体晶体管。也已提出机电开关例如微机电(MEM)开关的使用。这些开关,有时候是被称为纳米机电(NEM)开关,可采用精密加工操作来形成,这些操作促使半导体加工技术改变,例如光刻图案化技术。
[0004] 常规的机电开关在衬底上形成。常规的机电开关具有形成在衬底上的源极端子,漏极端子和栅极。在栅极之上形成悬臂。这个臂连接到源极端子。在开关的关断状态,开关的栅极被驱动至电压。这个悬臂有一个延伸到漏极端子之上的尖端。在开关的关断状态,尖端和漏极端子之间由空气隔开。因此在关断状态时(例如,开关是断开的)源极端子和漏极端子之间没有电气连接形成。
[0005] 常规开关的栅极可被驱动至高电压以将开关置于导通的状态。在导通状态时源极端子被驱动至低电压。在导通状态中,栅-源电压(例如,栅极和源极端子之间的电压差)生成静电,该力使臂弯曲,使得臂的尖端接触漏极端子。臂作为电子的传导通路,从而在源极和漏极端子之间形成电气连接(例如,开关是闭合的)。
[0006] 常规机电开关通常有单栅。因此,需要专用的控制电路(即,地址晶体管)。控制电路连接到开关的栅极。控制电路确定开关导通还是关断。例如,控制电路能将栅极驱动至高电压或低电压,以分别将开关置于导通或关断状态。
[0007] 在使用不止一个开关的情形下,每个开关需要相应的控制电路来将开关置于其所需的状态。例如,一个64×128开关阵列需要8192(64乘以128)个控制电路。这样,在使用大量单栅开关的应用中,也需要大量控制电路来控制每个开关。控制电路可能在集成电路上占用难以接受的大面积。

发明内容

[0008] 可为集成电路提供可配置的多栅开关电路系统。可配置的多栅开关电路系统可包括开关控制电路系统和多栅机电开关阵列。开关控制电路系统可提供行控制信号和列控制信号
[0009] 多栅开关阵列中的每个多栅开关可包括第一端子、第二端子、第一栅极和第二栅极。导电的柔性桥结构(例如,悬臂或由导电材料形成或涂上导电材料的其他柔性的因此可偏转的结构)可连接第一端子,桥结构可延伸到栅极之上。桥结构可具有尖端,当多栅开关处于关断状态时其悬浮在第二端子之上。通过调整在第一和第二栅极上的控制信号,可使尖端变形。例如当多栅开关处于导通状态时,可将控制信号置于第一和第二栅极上,使桥结构向下弯曲以物理接触第二端子而促使柔性桥结构变形。
[0010] 多栅开关可基于施加在开关栅极的电压进行配置(设置为导通或关断)。
[0011] 可提供列控制信号给多栅开关的第一栅极。可提供行控制信号给多栅开关的第二栅极。可对列控制信号和行控制信号调整以便将所需开关状态加载在多栅开关阵列中。
[0012] 开关阵列可被安排为开关组。例如,可形成四开关组。每组的四个开关可用于实施多路复用器。多路复用器可用于如可编程逻辑器件电路的可编程电路中。
[0013] 从所附的图和下面的详细描述可知,开关阵列电路系统的进一步特征、其性质和各优势将更加明显。附图说明
[0014] 图1A是常规机电开关的示意横截面侧视图。
[0015] 图1B是常规机电开关的示意图。
[0016] 图2是显示常规机电开关的切换行为的图。
[0017] 图3A是根据本发明实施例的说明性多栅机电开关的示意横截面侧视图。
[0018] 图3B是根据本发明实施例的说明性多栅机电开关的示意图。
[0019] 图4、5和6是根据本发明实施例显示可施加在多栅开关的栅极上的说明性电压值的表格。
[0020] 图7是根据本发明实施例显示作为施加的栅极电压的各种组合的函数的多栅机电开关的说明性运行模式。
[0021] 图8和9是根据本发明实施例显示多栅机电开关的切换行为的图不。
[0022] 图10是根据本发明实施例的可配置的多栅开关电路系统示意图。
[0023] 图11是根据本发明实施例,配置如图10所示类型的可配置多栅开关电路系统时包含的说明性步骤的流程图
[0024] 图12是根据本发明实施例的两级可配置多栅开关电路的示意图。
[0025] 图13是根据本发明实施例,配置如图12中所示类型的两级可配置多栅开关电路系统时包含的说明性步骤的流程图。

具体实施方式

[0026] 集成电路通常需要使用开关。开关可运行在关断状态(例如,开关是断开的)或可运行在导通状态(例如,开关是闭合的)。开关可连接到电路中的两个单独的端子。在关断状态,两个端子电气断开,使得两个端子之间没有电流流过开关。在导通状态,两个端子电气连接,使得电流能在两个端子之间流动。包含开关阵列的集成电路可包括交叉开关电路,可编程集成电路如可编程逻辑器件集成电路,带有可配置电路专用集成电路等。
[0027] 集成电路可具有各种类型的开关。集成电路可包括金属氧化物半导 体(MOS)晶体管。MOS晶体管包括源极端子、漏极端子和栅极。源漏极端子通常是直接在衬底上形成的高掺杂区域。栅极(例如,多晶硅栅)是衬底上把源极和漏极端子分隔开的轻掺杂区域。多晶硅栅和轻掺杂区域之间形成一个薄栅氧化层。
[0028] 直接在栅氧化物下方的衬底表面(如轻掺杂区域)形成通道。源-漏极端子和栅极可被驱动到使MOS晶体管接通的第一组电压。在导通状态,电流通过该通道流过源极和漏极端子之间。源-漏极端子和栅极可被驱动到使MOS晶体管关断的第二组电压。在关断状态,电流停止在源极和漏极端子之间的流动。
[0029] 通道中的电场(例如,从栅极和源极端子之间的电压差产生的电场)的控制确定电流是否流过MOS晶体管。当MOS晶体管切换(例如,从关断状态到导通状态或者反之)时,MOS晶体管的栅极从不物理移动。
[0030] 除了MOS晶体管之外,集成电路可包括如微机电系统(MEMS)开关的机电开关。小版本的这些开关有时候被称为纳米机电(NEM)开关。对于在集成电路上的应用,MEMS开关可被制造成大致相当于现代晶体管电路尺寸的尺寸(例如,小于10平方微米,小于1平方微米,小于0.1平方微米等)。在典型的制造方案中,可使用半导体制造技术(如光刻、湿法和/或干法蚀刻、气相沉积、氧化等)蚀刻和图案化硅衬底。使用半导体制作技术形成MEMS开关能允许以紧凑的尺寸制造开关。
[0031] 与MOS晶体管对比,在开关/切换过程中机电开关有物理移动的部件。虽然某些类型的机电开关可能会比某些MOS晶体管开关占用稍微更多的面积,但机电开关可能会展现增强的性能。例如,相对于MOS晶体管开关,机电开关可展现出零泄漏电流和改进的耐辐射性。如果需要,可采用和两种类型的技术适应的半导体制造技术在同一个硅片上制造MOS晶体管和机电开关。
[0032] 图1A中显示常规机电开关10的横截面图(图1B显示相应的示意符号)。常规开关10在衬底12上形成。开关10有在衬底12上形成的源极端子16、漏极端子18和栅极14。开关10包括连接到源极端子16的悬臂20。悬臂延伸到栅极14之上并有悬浮在漏极端子18之上的尖端。
[0033] 在开关的关断状态,悬臂20的尖端通过空气和漏极端子18隔开。在开关的导通状态,悬臂20向下物理弯曲使得尖端直接接触漏极端子 18。悬臂20向下物理弯曲的运动引入了可观的机械延迟。因此,机电开关的转换时间通常比MOS晶体管的转换时间慢。
[0034] 常规开关10的状态取决于栅源电压(VGS)。栅源电压是栅极14和源极端子16之间的电压差。图2绘出漏极电流与VGS关系的曲线(例如,示出常规开关10的转换行为)。图2假设源极端子16和漏极端子18分别保持在接地电压和电源电压
[0035] 当栅极14由接地电压VOFF驱动时,常规开关10是断开的(见例如图2)。在关断状态时没有电流流过开关10,如零电流IOFF表示的。若开关10当前是断开的,则开关10将保持断开即使栅极14被提高到中间电压VHOLD。这是因为电压VHOLD不足以使开关的悬臂弯曲来闭合开关。
[0036] 若常规开关10当前是断开的,则开关10将导通(例如,闭合),若栅极14被提高到电源电压VON的话。电源电压VON大于吸合电压VPI。吸合电压VPI是栅极电压需要克服以闭合断开的开关的最小限电压。路径22示出开关10从断开状态转变到导通状态的行为。导通状态时电流流过开关,如电流ION表示的。
[0037] 若常规开关10当前是闭合的,开关10将保持闭合,即使栅极14被降低至中间电压VHOLD。中间电压VHOLD小于VPI但大于拉出电压VPO。栅极电压必须被驱动至低于拉出电压VPO的电压,以断开闭合的开关(即,将悬臂29拉出,脱离和漏极18的物理接触)。路径24示出开关10从导通状态转变到断开状态的行为。图2的曲线展示的迟滞性源于MEMS开关的机械结构之间的相互影响。
[0038] 常规开关10需要专用的控制电路(例如,地址晶体管)来控制栅极14上的电压(例如,为了断开或导通开关)。故使用大量开关10的应用会需要大量相应的控制电路。例如,128×256的开关阵列会需要32,768(128乘以256)个控制电路。故在集成电路芯片上,常规开关的控制电路可比理想情况占用更多的面积。
[0039] 通过使用可配置的多栅机电开关,可提供减少配置开关所需要的控制电路数量的集成电路。可用于集成电路上开关阵列中的类型的可配置多栅机电开关26的横截面视图显示在图3A中。图3B显示多栅开关26的示意符号。
[0040] 如图3A中所示,在衬底28上形成多栅开关26。衬底28可是硅、锗、绝缘硅、玻璃和其他绝缘材料等。多栅开关26可具有形成在衬底28上的第一端子34、第二端子36、第一栅极30(G1)及第二栅极32(G2)。在典型的安排中,开关26的一些或全部结构可采用MEMS技术(例如,采用诸如湿法和/或干法蚀刻、光刻图案化、气相沉积等以形成微小器件结构的半导体制造技术)来形成。端子34和36形成开关26的主要开关端子。当开关26闭合时,电流在端子34和36之间自由流动。栅极端子30和32作为控制端子。通过控制施加于栅极端子30和32的电压,可控制开关26的状态。
[0041] 端子30和32上的电压可分别称为栅极电压VG1和VG2。端子34的电压可称为源电压VS。G1和第二端子36之间的电压差(例如,VG1减去VS)可称为VGS1。G2和第二端子36之间的电压差(例如,VG2减去VS)可称为VGS2。多栅开关26可包括导电桥结构,比如桥38,其连接到第一端子34。桥38可采用悬臂结构(作为例子)来实现。如图3A的图所示,桥38可延伸到第一栅极30和第二栅极32之上并有悬浮在第二端子36之上的尖端。第一和第二端子34和36有时候可称为源漏极端子。
[0042] 多栅开关26可具有两个关键门限电压(或阈值电压),诸如拉出电压VPO和吸合电压VPI。为了将开关26从断开状态转换到导通状态,总的栅源电压VGS12(例如,VGS1和VGS2的和)必须被增加到大于VPI。为了将开关26从导通状态转换到断开状态,总的VGS12必须被降低直到小于VPO。例如,拉出电压VPO和吸合电压VPI可分别等于2伏特(V)和11V(如图4中所示)。在实践中,VGS1和VGS2的值可能不以完全线性的,等同加权的方式被结合以形成整体栅极电压VGS12。本文描述的方法可以很容易地扩展到使用VGS1和VGS2的加权和或某个其他函数的情况。
[0043] 为了配置开关阵列26,开关控制电路系统可调节栅极G1和G2的电压。这可通过有效使用行和列控制信号线来实现。
[0044] 在不同运行阶段期间,第一栅极30(G1)可被驱动至不同电压值。作为一个例子,在给定时间,G1可被驱动至四个不同电压值V1,V2,V3和V4之一。如图5所示,V1,V2,V3和V4电压值可分别等于0V、 5V、10V和3V。
[0045] 同样,第二栅极32(G2)可被驱动至不同电压值。例如,G2可被驱动至三个不同电压值VA,VB和VC之一。VA、VB和VC电压值可分别等于0V、5V和3V(如图6所示)。
[0046] 图4-7中所示电压值仅用于说明。如果需要的话,第一栅极30可被驱动至多于或少于4个电压值。第一栅极30可被驱动至至少2个电压值(例如,低电压值和中间电压值)。仅使用在VG1上的2个电压配置的多栅开关可具有更低的噪声容限。类似的,第二栅极32可被驱动至超过3个电压值。如果需要的话,其他适当的电压值可用于驱动G1和G2。
[0047] 图7中的表格列出可施加于多栅开关26的栅极电压的可能组合。行A和B对应第一种情形,其中G1的电压(VG1)被驱动至V1(例如,0V)。行C和D对应第二种情形,其中VG1被驱动至V2(例如,5V)。行E和F对应第三种情形,其中VG1可被驱动至V3(例如,10V)。行G对应第四种情形,其中VG1被驱动至V4(例如,3V)。
[0048] 首先,假设第一端子34(“源”)的电压在0V。在第一种情形,VG2可被驱动至VA或VB。若VG2可被驱动至VA(例如,0V),则总VGS12将等于0V(如第A行,第4列中显示)。这个总VGS将小于VPO和VPI。因此,在V1的VG1和在VA的VG2的这个组合将总是断开开关26。行A对应擦除模式(有时候也称为复位或清除模式)。若VG2被驱动至VB(例如,
5V),则总VGS12将等于5V(第B行,第4列)。
[0049] 在第二种情形,VG2将也被驱动至VA或VB。若VG2被驱动至VA,则总VGS12将等于5V(第C行,第4列)。若VG2被驱动至VB,则总VGS12将等于10V(第D行,第4列)。
[0050] 在第三种情形,VG2可同样被驱动至VA或VB。若VG2被驱动至VA,则总VGS12将等于10V(第E行,第4列)。若VG2被驱动至VB,则总VGS12将等于15V(第F行,第4列)。
[0051] 行B-E的总VGS12将小于VPI(例如,11V)。因此,行B-E对应保持模式,其中多栅开关保留在其当前状态(例如,若开关当前是断开的则在关断状态下,或若开关当前是闭合的则在导通状态下)。行F的总VGS12可大于VPI。因此,行F可对应其中多栅开关从断开状态变 换到导通状态的闭合模式。
[0052] 在第四种情形,VG1和VG2可各自被驱动至3V。因此总VGS12将等于6V。因为6V的VGS12位于VPO和VPI之间,所以行G对应工作模式。在工作模式,先前是断开的开关将停留在断开的状态,而先前是闭合的开关将停留在闭合状态,而不管VS的值。不像行B-E的不同保持模式,可选择工作模式的电压VGS12等于最佳工作点(即,不可能被控制信号抖动以及通过源-漏极端子34和36的电压中的抖动干扰的工作电压)。
[0053] 图7中所示的多栅开关的行为使得利用行和列控制信号将所需开关状态的模式编程到开关阵列中成为可能。将特定列中的开关擦除或编程采取的行动可在该列开关上实施,而不扰乱之前加载到其他列中的状态。
[0054] 第一端子34的电压(例如,源电压VS)可能不是总在0V,特别是器件工作期间。因此,取决于VS的值,总VGS12可能改变。因为VGS12等于VGS1(例如,VG1减去VS)和VGS2(例如,VG2减去VS)的和,所以VS的变化在该和中出现两倍。例如,VS可等于1V,结果是,总VGS将降低VS的两倍(例如,在这个例子中是2V)。
[0055] 总VGS12的改变反映在图7的第5列。行A的新VGS12依然保持小于VPO和VPI(例如,擦除模式)。行B-E的新VGS仍然大于VPO小于VPI(例如,保持模式)。行F的新VGS仍然大于VPI(例如,闭合模式或编程模式)。行G的新VGS仍然在VPO和VPI之间(例如,工作模式)。对工作模式,可选择V3的值,以使在低端(例如,当VGS12接近VPO)上的VGS12的工作容限和VPO之间以及在高端(例如,当VGS12接近VPI时)上的VPI的工作容限和VPI之间的电压容限最大化。
[0056] 图7中表格的图形表示显示在图8中。当开关26从断开状态变换到闭合状态时可穿越路径40,当从闭合状态变换到断开状态时可穿越路径42。吸合电压VPI可代表门限电压,在此在栅极(例如,G1和G2)和第一端子34之间形成足够大的静电电势以闭合该开关。该足够大的静电力可促使桥38向下弯曲并且接触第二端子36。原子力可促使桥38停留在连接(例如,“粘附”)到端子36上直到VGS12下降到小于VPI的更低电压。这个更低电压可以是拉出电压VPO。
[0057] 在门限电压VPI和VPO之间的区域中可能存在滞环(例如,路径40和42的变换)。滞环在多栅开关26内提供存储效应。换句话说,一旦开关被加载到所需的状态(例如,闭合或断开状态),开关可保持所需的状态直到足够的应力施加于开关使得其退出滞环(例如,通过驱动总VGS12高于VPI或低于VPO)。
[0058] 一旦已经加载所需的开关状态,则多栅开关26可被置于工作模式。在工作模式,总VGS12可被驱动至工作电压(例如,V4和VC的总和)。如图9中所示,VS的正变化可导致总VGS12减少VS的两倍。由于在工作期间在源极上传送的信号,VS的改变也是可能的(例如,从0V到-1V)。VS的这个负变化可导致总VGS12增加,比如说2V。因此,期望设置工作电压在滞环中点(例如,在等于VPO和VPI的平均值的最佳电压值)。以这种方式工作,开关26对VS的变动可具有最大容限。
[0059] 可配置的多栅开关电路系统可形成在集成电路上,诸如图10的集成电路44。集成电路44可具有从芯片外的源接收电源信号和接地信号的外部电源引脚46。引脚46也可耦合到传输数据进入和离开集成电路44的输入输出线路。
[0060] 电路44上的多栅开关电路系统可包括开关控制电路系统48和多栅开关的阵列26。开关控制电路系统48可提供行控制信号和列控制信号。行和列控制信号可用于配置多栅开关阵列。行和列控制信号可使用缓冲器51缓存。
[0061] 多栅开关阵列可具有排列为行和列的开关26。每个行控制信号可连接到沿相应的行排列的多栅开关的第二栅极。每个列控制信号可连接到沿相应的列排列的多栅开关的第一栅极。每个列的开关可排列成四个一组的组。每组的四个多栅开关可形成多路复用器50(例如,4-1多路复用器)。在每组的四个开关内,开关的第二端子可连接在一起形成多路复用器输出52。每个多路复用器内的每个多栅开关的第一端子可连接至从集成电路44上其他电路系统(未显示)馈入的独立输入(例如,在(0,0),在(1,0)等)。独立的输入不可连接在一起,因为它们连接不同的信号路径。如果需要的话,至少一些独立的输入可连接到共同的信号路径。
[0062] 图10的开关电路系统仅是说明性的。例如,2-1多路复用器、8-1 多路复用器或其他类型电路可在电路44上实现,如果需要的话。此外,没有必要在每个行和列的交叉点设置开关。
[0063] 图10的例子包括8×2多栅开关阵列(例如,显示16个开关)。在实践中,可形成更大或更小的开关阵列。利用图10的配置,开关控制电路系统可提供8个相应的行控制信号和2个相应的列控制信号以配置16个开关。每个控制信号可需要一个控制电路。因此,图10的可配置开关电路系统需要10个控制电路。若采用常规的单栅开关,就需要16个专用控制电路。因此,采用多栅开关26替代常规单栅开关可显著降低用于给定阵列的控制电路数量,尤其是在大型开关阵列中。例如,在128×256开关阵列中,若采用常规单栅开关就需要32,768个控制电路(如前面所述)。然而,若采用多栅开关26就仅需要384个控制电路(例如,128加256)。如果需要的话,可形成任意尺寸和任意数量开关的阵列。图10的配置仅是说明性的。
[0064] 图11显示配置结合图10描述类型的多栅开关电路系统时涉及的说明性步骤。首先,通过把电压V1和VA分别放置在所有行和列控制信号线上,开关阵列可被清除(例如,复位)(步骤54)。行和列控制信号的这个组合导致对应断开所有开关的擦除模式的VGS12值。可同时或依次主张(或激活)行和列控制信号。
[0065] 在复位阶段之后,在阵列中通过系统性主张给定的列控制信号同时主张所需的行控制信号模式,可配置所需的开关状态(即,可加载所需要的开关配置数据组)(步骤56)。例如,在步骤58,通过将相应的列控制信号拿给V3,可选择给定的列。其他列控制信号可被驱动至V2。利用这种类型的排列,其他列的开关将停留在保持模式而不管施加于VG2的电压值(见,例如,图7的行C和D)。
[0066] 通过驱动电压VB到相应的行控制信号线上(见,例如图7的行F),可闭合所选列中的某个开关。否则,将电压VA放到相应的行控制信号线上可使这个开关保持断开(步骤60)。可同时(例如,使用扫描链)或依次(例如,使用解码器)主张行控制信号。
[0067] 如果有更多的列要被配置(步骤62),可选择加载另一个列(步骤64)。另一个列可以与之前描述的步骤60中的方式相同的方式加载。
[0068] 一旦所需的开关状态已经被加载到整个阵列中,通过分别地驱动电 压V4和VC到所有的行和列控制信号(步骤66),这些开关可被置于工作模式中。当以这种方式驱动时,这些开关将停留在滞缓内(在VPO和VPI之间)并保持其所需的加载开关状态。
[0069] 然后开关可用作系统的部件,例如计算机系统的部件(步骤68)。开关可用作可配置的转换网络。开关可用于可编程电路,例如可编程逻辑器件,以提供所需的自定义逻辑功能(例如,用户电路设计)。在这种类型的环境中,基于采用计算机辅助设计系统创建的编程数据,可配置开关以形成所需的电气连接。如果需要的话,开关可用于其他类型的集成电路(例如,作为交叉交换器,专用集成电路的部件等)。
[0070] 启动后,多栅开关电路系统可被配置不止一次。可在任何时间加载新的开关状态组以提供所需的功能性。
[0071] 如果需要的话,可级联多路复用器来形成多级多路复用器。如图12中所示,两个4-1多路复用器50可具有两个输出路径52。2-1多路复用器72可具有两个输入端子。两个输出路径可连接到多路复用器72的两个输入端子。两个多路复用器50可形成第一级。
多路复用器72可形成第二级。第一级和第二级级联可形成8-1多路复用器70。多路复用器72具有的一个输出形成多路复用器70的输出74。多路复用器70可选择8个输入信号中的一个(例如,in0-in7)以连接到输出74。采用这种类型的级联配置可形成更复杂的多路复用器(例如,16-1多路复用器,32-1多路复用器等)。
[0072] 图12中所示类型的两级多路复用器的配置可能涉及额外的加载步骤,如图13中所示。在步骤76,第一级中(多路复用器50)的开关可被清除。复位后,第一级中的开关将被加载初始开关状态。以这种方式配置,到第二级(多路复用器72)的输入(例如,路径52)就是非浮点的。
[0073] 在步骤80,第二级中的开关可被清除。一旦第二级中的开关已经被清除,所需的开关状态可被加载到第二级中的开关中。
[0074] 在这时,第一级中的开关可被再次清除(步骤84)。在步骤86,所需的开关状态可被加载到第一级中的开关中。一旦第一级和第二级中的开关已经被加载所需的开关状态,则多路复用器70中的所有开关被置于工作模式。
[0075] 附加的实施例
[0076] 附加实施例1。电路系统,其包括:多个多栅开关,其中每个多栅开关有第一和第二端子,柔性的导电结构,以及第一和第二控制栅极,其中柔性的导电结构变形以响应第一和第二控制栅极上的电压而将第一和第二端子短路
[0077] 附加实施例2。附加实施例1的电路系统,进一步包括将多个多栅开关的第二端子电气连接在一起的导电路径,从而形成多路复用器。
[0078] 附加实施例3。附加实施例2的电路系统,进一步包括第一和第二控制信号线,其中多个多栅开关的第一控制栅极连接到第一控制信号线,其中多个多栅开关的第二控制栅极连接到第二控制信号线。
[0079] 附加实施例4。附加实施例3的电路系统,进一步包括多个不同信号路径,其中多个多栅开关的第一端子各自连接到多个不同信号路径的不同的对应一个。
[0080] 附加实施例5。可配置的多栅开关电路系统,其包括:排列成行和列的多栅开关阵列,其中每个开关有柔性的导电结构,第一和第二栅极,以及通过使柔性的导电结构变形被选择性地一起短路的第一和第二端子;多个列控制信号线,其中的每个耦合到阵列的相应列中的开关的第一端子;以及多个行控制信号线,其中的每个耦合到阵列的相应行中的开关的第二端子。
[0081] 附加实施例6。附加实施例5的可配置的多栅开关电路系统,进一步包括:提供行控制信号到多个行控制信号线和提供列控制信号到多个列控制信号线的开关控制电路系统。
[0082] 附加实施例7。附加实施例6的可配置的多栅开关电路系统,进一步包括驱动行控制信号到多个行控制信号线以及驱动列控制信号到列控制信号线的缓冲器。
[0083] 附加实施例8。附加实施例5的可配置的多栅开关电路系统,其中开关中的至少一些的第二端子连接在一起以形成多路复用器。
[0084] 附加实施例9。附加实施例8的可配置的多栅开关电路系统,其中每个多路复用器的第一端子形成多路复用器的输入以及其中每个多路复用器的每个第一端子连接到相应的信号路径。
[0085] 附加实施例10。附加实施例5的可配置的多栅开关电路系统,其中开关被排列成每组四个的组以及其中每组的四个开关的第二端子连接在 一起形成以相应的多路复用器。
[0086] 附加实施例11。附加实施例5的可配置的多栅开关电路系统,其中第一组开关的第二端子连接在一起形成具有第一多路复用器输出的第一多路复用器,其中第二组开关的第二端子连接在一起形成具有第二多路复用器输出的第二多路复用器,其中第三组开关的第二端子连接在一起形成第三多路复用器,其中第三多路复用器中第一开关的第一端子连接到第一多路复用器输出,及其中第三多路复用器中第二开关的第一端子连接到第二多路复用器输出。
[0087] 附加实施例12。配置多栅开关电路系统的方法,其中多栅开关电路系统包括以行和列排列的多栅开关阵列,其中每个开关包括第一和第二端子,第一和第二控制栅极,以及柔性的导电结构,该导电结构变形以响应第一和第二控制栅极上的信号,该方法包括:通过控制第一和第二栅极上的电压将阵列的多栅开关置于导通和断开状态的模式中。
[0088] 附加实施例13。附加实施例12的方法,其中将阵列的多栅开关置于导通和断开状态的模式中包括:给带有开关控制电路系统的阵列提供行控制信号和列控制信号。
[0089] 附加实施例14。附加实施例13的方法,其中给阵列提供行控制信号和列控制信号包括,给阵列的相应行中的开关的第二端子提供行控制信号和给阵列的相应列中的开关的第一端子提供列控制信号。
[0090] 附加实施例15。附加实施例14的方法,其中每个多栅开关具有拉出门限电压,其中每个多栅开关具有吸合门限电压,其中拉出门限电压小于吸合门限电压,及其中给阵列提供行和列控制信号包括给每个多栅开关供应等于相应行和列控制信号的电压和的总栅极电压。
[0091] 附加实施例16。附加实施例15的方法,进一步包括:通过驱动多栅开关中至少一个的总栅极电压至小于拉出电压的电压,迫使该至少一个开关处于断开状态。
[0092] 附加实施例17。附加实施例15的方法,进一步包括:通过驱动多栅开关中至少一个的总栅极电压至大于吸合电压的电压,迫使该至少一个开关处于导通状态。
[0093] 附加实施例18。附加实施例15的方法,进一步包括:通过驱动多栅开关中至少一个的总栅极电压至大于拉出电压并且小于吸合电压的电 压,配置该至少一个开关保持其状态。
[0094] 附加实施例19。附加实施例15的方法,进一步包括:通过驱动多栅开关中每个的总栅极电压至拉出电压和吸合电压之间的电压,配置多栅开关阵列以使其运行于工作模式。
[0095] 附加实施例20。附加实施例19的方法,其中多栅开关电路系统在可编程集成电路上形成可编程逻辑电路系统的部分,该方法进一步包括:配置多栅开关阵列以使其运行在工作模式,采用多栅开关阵列形成多个多路复用器,以及使用多路复用器为可编程逻辑电路系统实现逻辑功能。
[0096] 附加实施例21。多栅开关电路系统,其包括:至少一个多栅开关,该多栅开关包括第一端子和第二端子,第一控制栅极和第二控制栅极,以及柔性的导电结构,该导电结构可操作以响应与第一控制栅极和第二控制栅极相关联的电压而弯曲,其中柔性的导电结构的弯曲可操作用以短路第一和第二端子。
[0097] 附加实施例22。附加实施例21的多栅开关电路系统,进一步包括:导电路径,其将该多栅开关的第二端子电气耦合到多个多栅开关中的第二多栅开关的第二端子以形成多路复用器。
[0098] 附加实施例23。附加实施例21的多栅开关电路系统,进一步包括:第一和第二控制信号线,其中第一控制栅极耦合到进一步耦合到第一控制信号线的多个多栅开关中的第二多栅开关的第一控制栅极,以及其中第二控制栅极耦合到进一步耦合到第二控制信号线的多个多栅开关中的第三多栅开关的第二控制栅极。
[0099] 附加实施例24。附加实施例21的多栅开关电路系统,进一步包括:多个信号路径,其中多栅开关的第一端子耦合到多个信号路径中选择的一个。
[0100] 附加实施例25。附加实施例21的多栅开关电路系统,其中多栅开关包括多个多栅开关中的一个,多个多栅开关中的每个有第一端子和第二端子,第一控制栅极和第二控制栅极,以及柔性的导电结构,该导电结构可操作以响应与第一控制栅极和第二控制栅极相关联的电压而弯曲;及其中多栅开关排列在阵列中,该阵列包括多栅开关的行和列,多栅开关电路系统进一步包括:多个列控制信号线,其中列控制信号线中的至少一个耦合到阵列中相应列中多栅开关的第一控制栅极;以及多个行控 制信号线,其中行控制信号线中的至少一个耦合到阵列中相应行中多栅开关的第二控制栅极。
[0101] 附加实施例26。附加实施例25的多栅开关电路系统,进一步包括:开关控制电路系统,其可操作以向多个行控制信号线提供行控制信号并且可操作以向多个列控制信号线提供列控制信号。
[0102] 附加实施例27。附加实施例26的多栅开关电路系统,进一步包括:缓冲器,其可操作以驱动行控制信号到多个行控制信号线上以及进一步可操作以驱动列控制信号到多个列控制信号线上。
[0103] 附加实施例28。附加实施例25的多栅开关电路系统,其中多个多栅开关中的至少一些的第二端子耦合在一起形成多路复用器。
[0104] 附加实施例29。附加实施例25的多栅开关电路系统,其中多栅开关中的至少一个的第一端子形成耦合到信号路径的多路复用器输入。
[0105] 附加实施例30。附加实施例25的多栅开关电路系统,其中多栅开关排列成每组四个的组,及其中至少一组的四个多栅开关的第二端子耦合在一起形成多路复用器。
[0106] 附加实施例31。附加实施例25的多栅开关电路系统,其中第一组开关的第二端子耦合在一起形成第一多路复用器,其包括第一多路复用器输出,其中第二组开关的第二端子耦合在一起形成第二多路复用器,其包括第二多路复用器输出,其中第三组开关的第二端子耦合在一起形成第三多路复用器,其中第三多路复用器中第一开关的第一端子耦合到第一多路复用器输出,及其中第三多路复用器中第二开关的第一端子耦合到第二多路复用器输出。
[0107] 附加实施例32。附加实施例21的多栅开关电路系统,其中多栅开关响应第一和第二控制栅极上的总电压大于吸合电压而运行在导通状态,其中多栅开关响应第一和第二控制栅极上的总电压小于拉出电压而运行在断开状态,及其中拉出电压小于吸合电压。
[0108] 附加实施例33。附加实施例32的多栅开关电路系统,其中多栅开关进一步响应第一和第二控制栅极上的总电压大于拉出电压并且小于吸合电压而运行在保持状态。
[0109] 附加实施例34。附加实施例21的多栅开关电路系统,其中多栅开关响应第一和第二控制栅极上的总电压大于拉出电压并且小于吸合电压而运行在保持状态,及其中拉出电压小于吸合电压。
[0110] 附加实施例35。附加实施例21的多栅开关电路系统,其中多栅开关形成可编程逻辑电路系统的一部分,及其中多栅开关可操作以为可编程逻辑电路系统实现逻辑功能。
[0111] 上述仅仅说明本发明的原理,并且本领域技术人员能够做出的各种修改而不偏离本发明的精神和范围。
QQ群二维码
意见反馈