【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、無線周波数（Ｒ
Ｆ）機器を高電力ＲＦ信号の偶発的な注入から保護する回路及び装置に関し、特に逆電力保護用（ＲＰＰ）制限／検出回路及びリレーに関し、そのリレーは、プリント回路基板（ＰＣＢ）上に容易に取り付け可能で約５GHz
まで確実に動作し、前記ＲＰＰ制限／検出器回路は４GH
zまで良好に動作するものである。 【０００２】 【従来の技術及び発明が解決しようとする課題】信号生成器、スペクトル分析器、ネットワークアナライザ、及び測定受信器等のＲＦ機器は、50Ｗまたはそれ以上の高電力ＲＦ信号が機器の外部信号ポートに偶発的に加えられた場合にかかる高電力ＲＦ信号にさらされることがある。 これらの機器の敏感な内部回路は、かかる高電力信号にさらされた際に損傷する可能性がある。 この内部回路を保護するために、ＲＰＰ制限／検出回路及びリレーが使用されている。 【０００３】典型的には、所定バイアス電圧を有する分路として外部信号ポートに接続された制限ダイオードが、順方向の正常信号レベルを許容する一方、逆方向信号入力を所定電圧レベルに制限する。 ダイオードのサイズは、信号経路に沿ってインピーダンス整合を行うことにより信号反射及びその結果として生じる信号劣化を動作周波数範囲にわたり最小限にするという必要性によって制限される。 小さいダイオードは小さい静電容量しか有しておらず、したがって回路の全体のインピーダンスにはあまり影響しない。 このようにサイズが小さい場合、かかるダイオードは内部回路を高電力信号から短時間しか保護することができない。 かかる短時間後にダイオードは故障し、機器が高電力ＲＦ信号にさらされることになる。 【０００４】ＲＦ機器の内部回路の保護を強化するために、ＲＦ出力コネクタと制限ダイオードとの間の信号経路にリレーが設置される。 通常はリレーは閉じていて信号をいずれかの方向に流すことができる。 所定のしきい値を越える逆電力信号の注入に応じてリレーがＲＰＰ制限／検出回路によりトリガされて開放する。 このリレーの開放によって、制限ダイオード及び内部回路が損傷から保護される。 【０００５】制限ダイオードが内部回路を保護するための一時的時間を与える一方、逆電力サージがＲＰＰ制限／検出回路により検出されてリレーが開放状態へと切り替えられる。 ダイオード、リレー及びその結合コンデンサ、及びＲＰＰ制限／検出回路は、通常動作時における信号反射及びそれに関連する信号劣化を回避するために共にＲＦ機器と厳密にインピーダンス整合していなければならない。 【０００６】既知のＲＰＰ制限／検出回路及びリレーは、ダイオード及び伝送ラインの構造の双方についてマイクロストリップ伝送ラインを使用している。 表面実装ダイオードと接地平面との間の長い接続によって生じる直列インダクタンスにより、これらプリント回路のマイクロストリップ構成の周波数上限がほぼ3.5GHzになる。
４GHzを越える周波数で良好に動作するＲＰＰ制限／検出回路を製作するには、接地までの経路長を短縮しなければならない。 これは、従来は、薄い回路材料とマイクロストリップ上にダイオードチップが接合されたマイクロ回路構成とを使用することにより行なわれている。 かかるマイクロ回路は、典型的には、ＰＣＢより高価なものであり、所望の性能を他の方法で達成することができない場合にしか使用されていない。 厚膜マイクロ回路及びワイヤボンディングを使用した最も良く知られているＲＰＰ制限／検出回路及びリレーでさえ、２GHzより上で行なう動作は比較的不満足なものであり、かかる高周波数で提供可能な電力保護が低下し、しかもその実施のためのコストは比較的高いものとなる。 【０００７】 【課題を解決するための手段】本発明の第１の好適実施例は、低コストの同軸リレー及び非常に高速のＲＰＰ制限／検出回路を備えている。 当該リレーは、ガラスリードスイッチ、エラストマ導電管、外側金属接地シールド、磁気コイル−ボビンセンブリ、及び外側ハウジングを備えている。 前記接地シールドは、本発明で使用される接地平面との極めて低インピーダンスの接続をもたらし、リレー全体を既知の同軸リレーよりはるかに低コストで組み立て可能なものである。 このリレーが接続されるＲＰＰ制限／検出回路は、逆電力信号を極めて迅速に検知することができ、その逆電力信号が印加されてから８〜10μsec以内に同軸リレーを開放させることができる。 高電圧ツェナーダイオード及び高電圧トランジスタをＲＰＰ制限／検出回路に使用することにより、この高速の応答時間が可能になる。 【０００８】以下、本発明を図面を参照して説明する。 【０００９】 【発明の実施の形態】 リレー ここで説明する同軸リレー10（図３を参照）は、４GHz
を超えるまで20dＢの反射減衰量及び 1.22:1のＶＳＷＲ
を有する低コストのリレーである。 このリレー10は、Ｐ
ＣＢに表面実装された際に４GHzを超えるまで50Ωの伝送ラインの特性を維持する。 リレー10は、ＲＰＰ制限／
検出回路100（図６を参照）に接続されると、６μsecもの短い時間で開放することが可能となる。 【００１０】これらの性能特性を得るために、リレー10
の外側シールド接続をＰＣＢと慎重に整合させなければならない。 リレー10の外側シールド12（図１(a)を参照）の両端から２つのシールド接点14を伸張させることにより、外側シールド12との間の低インダクタンス接続が可能となる。 それらシールド接点14は、ＰＣＢに直接はんだ付けされる。 【００１１】少なくとも一つの既知のリレーは、そのリレーを開閉させるために使用されるガラスリードスイッチの周りを箔シールドで覆ったものである。 その箔は、
ガラスリードスイッチの固体ガラス端の周りに空隙を残すものであり、その結果、異なるリレー間でインピーダンス変動が生じることになる。 これは、米国特許第5,25
8,731号で教示されているように、箔シールドの代わりにエラストマ導電管を使用することにより部分的に解決される。 また、以前に既知であったＰＣＢリレーは、同軸接地接続のために両端に長いリードを備えている。 この長いリードに起因する接地インピーダンスの増大により、２GHzより上で性能の劣化が生じることになる。 【００１２】リレー10（図３を参照）は、階段状インピーダンスのローパスフィルタ構造を作ることにより形成される。 リードスイッチ16は、リードスイッチ・ワイヤ
18がリードスイッチ16の両端でガラス中に完全に収容されるように形成されている。 リードスイッチ16の中間では、接点が空気で取り囲まれている。 リードスイッチワイヤ18がガラス中に収容されている区画21は、低インピーダンス伝送ラインを形成する。 リードスイッチワイヤ
18が空気で取り囲まれている区画23は、高インピーダンス伝送ラインを形成する。 したがって、リードスイッチ
16は、第１の低インピーダンス区画21、高インピーダンス区画23、及び第２の低インピーダンス区画21を有している。 この一連の区画によりローパスフィルタが形成される。 【００１３】低インピーダンス区画21のインピーダンス値は、リレーが変わっても一貫していなければならない。 このため、上述の米国特許第5,258,731号の場合のように、エラストマ導電管25を用いてガラスリードスイッチ16が覆われている。 エラストマ導電管25は、スイッチ16に形状的に適応して考え得る空隙を最小限にし、これにより一貫した外側シールド直径を生成し、その結果として一貫したインピーダンス値が得られることになる。 【００１４】リレーを組み立てるために、金属管12（図１(a),(b)を参照）が、両端に二つの接地接点14を有するスズメッキが施された真鍮から形成される。 この金属管12の全長にわたりスロット35が形成され、これにより金属管12が短絡巻(shorted turn)にならないようにし、
金属管12中に電流が流れるのを防止して、完成したリレーの開路時間を短縮させる。 電流が存在しない場合には、接点ワイヤを１つにまとめて保持する磁界を維持することができなくなってリレーが開く。 エラストマ導電管25（図３を参照）は、上述の米国特許第5,258,731号で説明されているものと実質的に同一であり、管12の内部に設置される。 次いで、ガラスリードスイッチ16が、
金属管12とエラストマ導電管25とを組み合わせたアセンブリ内に押し込まれる。 次いで、磁気コイル−ボビンアセンブリ41（図２及び図３を参照）がプラスチック製ハウジング51の内側に設置される。 リードスイッチ16、エラストマ導電管25、及び金属管25の組み合わせ体は、ハウジング／ボビンアセンブリの中心にくるまでプラスチック製ハウジング51の穴53及びボビン41の穴43を通過させられる。 このようにして完成されたアセンブリは、次いで既知のエポキシ組成物を使用してカプセル化され、
これにより、各種構成要素の正規位置からのずれが防止される。 リレーアセンブリを完成するために、カプトンから作られた薄い絶縁ワッシャー55がエラストマ管25の両端に設置され、これにより、ＰＣＢの共面導体の中心導体への金属管25の短絡が防止される（図４を参照）。
かかる中心導体は、その中心導体とリレーとの間の接続のインダクタンスを最小限にするために、可能な限りリレーの近くまで延びていなければならない。 【００１５】完成したリレー10は、大量生産時のコストがほぼ＄7.00であり（これは上述の米国特許第5,258,73
1号のリレーのコスト＄130.00と大きく異なる）、少なくとも最高５GHzまで20dＢの反射減衰量で極めて良好な
50Ωのインピーダンス整合をもたらし、またＰＣＢに表面実装可能なものとなる。 完成したリレーのパッケージ高さも、その正しい機能にとって決定的なものとなる。
かかるパッケージ高さをＰＣＢの上下で所定の高さ以内に保つことにより、リレーの通過帯域内における望ましくないモードの発生が排除される。 二つの接地接点14
は、良好な接地接触及びＰＣＢとリレー10との間の良好なインピーダンス整合を可能とする。 これと同等に重要なのは、それらによって共面導波管のいずれの側でも電磁界の平衡化が容易になることである。 【００１６】逆電力保護用制限／検出回路 図４は２つの接地平面73によって囲まれた中心導体71で構成された共面導波管伝送ライン70の側面図である。 同図に示す共面導波管伝送ラインは既知のものであり、本発明に使用されているものと同様のものである。 【００１７】図５は、本発明で使用する共面導波管伝送ライン及びＲＰＰ制限／検出回路を示す平面図である。
既知のＰＣＢ製作プロセスでは、導電材料をエッチした後にメッキしている。 本発明で所望の性能を得るために、ＰＣＢの製作でこれまで典型的に行なわれてきたものより遙かに厳密なプロセス制御が行なわれる。 これにより遙かに厳密な公差が可能になる。 好適実施例では、
導体及び接地平面の幅を±1／2ミル以内に制御し、またトレースの厚さ及び接地平面とトレースとの間隔を±3
／10ミル以内に制御することが可能となる。 導体81は、
その各端部にＲＦコネクタ87,89を備えている。 接地平面83と導体81との距離は、その長さ方向に沿って変化する。 この接地平面83と導体81との距離は、コネクタ87とリレー10との間で、コネクタ87の部分における19ミルからリレー10の部分における12ミルへと狭くなっている。
また、接地パッチ82と導体81との間では、接地平面83と導体81との距離は11.5ミルとなっている。 【００１８】ダイオード85は、中心導体81と接地平面83
との間に逆バイアス構成で接続されており、通常の条件下では導通せず信号出力に影響を与えないようになっている。 適切なインピーダンス整合を維持するために、ダイオード85の静電容量を伝送ラインの静電容量と整合させなければならない。 ダイオードの静電容量をローパスフィルタ構造の一部にすることは、この整合プロセスを容易にする一つの方法である。 また、ダイオード経路長を含む導体と接地との間の接続の長さを可能な限り短く保って、寄生インピーダンスを最小限にしなければならない。 これらの制約がある場合、ダイオード85は接地平面83にＡＣ接続されなければならない。 このＡＣ接続は、少なくとも４GHzまで、好適には５GHzまで良好な接地接続をもたらすものでなければならない。 【００１９】導体81の両側にある接地パッチ82は、接地平面83の残りの部分から絶縁されている。 パツチ82は、
望ましくないモードの伝播を回避するために、可能な限り小さく保たなければならない。 異なる値を有する複数のコンデンサ86が接地パッチ82と接地平面83との間に接続される。 コンデンサ86の値は、51〜680pＦまで変化する。 各接地パッチも、それを接地平面83に接続する僅かに異なる総静電容量値を有しており、これにより、コンデンサに関連する共振及び望ましくないモードの伝播が最小限になる。 一層小さい値を有するコンデンサは高周波接地を行い、一層大きい値を有するコンデンサは低周波接地を行なうものとなる。 コンデンサの正確な値は、
異なる周波数範囲について必要に応じて変更することができる。 また、接地パッチ82は互いに直接交差しないものである。 必要となる横方向距離を計算するには既知の方法を使用する。 また、接地パッチ自身がＲＰＰ回路に共振を付与するので、接地パッチ82は可能な限り小さくする。 【００２０】接地パッチ82と接地平面83との間の付加的なＡＣ接地は、ＰＣＢの他の内層に接地層（図示せず）
を追加することにより得られる。 全ての追加接地層及び接地平面83を共に接続するために多数のバイアが付加される。 その接続が行われた後、接地パッチ82は、ＰＣＢ
の第２の層上の接地平面83と共に形成された平行平面コンデンサを備えたものとなる。 この接地平面とバイアとの組み合わせにより、４GHzまでの周波数で優れた接地が得られる。 【００２１】リレー10の接地接点14（図１(a)及び図５
を参照）は、バイアを使用しないで接地平面83に直接取り付けられる。 既知の逆電力保護回路では、幅の狭い接触ストリップがリレーの接地接続をマイクロストリップ伝送ラインに接続している。 かかる接触ストリップは、
インダクタンスを付加し、回路の高周波性能を制限するものとなる。 本発明では、接地平面に対するリレーの直接接続により、発生するインダクタンスが小さくなり、
高周波性能が改善される。 【００２２】共面導波管伝送ラインの接地平面間に生じる接地不平衡及びモードを防止するために、回路基板の背面の幅の狭いストリップ（図示せず）によって接地平面が共に接続される。 【００２３】ＳＭＡ同軸コネクタ87,89と本発明のＰＣ
Ｂとの間の接続もまた、既知の技術と比較してインダクタンスを低減させるものとなる。 これは、同軸コネクタの外側導体が接地平面に直接接続されるからである。 図５及び図６に示したように、コンデンサ91は、リレー10
とダイオード85との間の導体81の区画を共に接続するものである。 これらのコンデンサ91は、ＤＣブロックコンデンサとして働き、回路をトリップさせることなく高いＤＣ電圧をＲＰＰ制限／検出回路の入力に加えることを可能にする。 本実施例では、コンデンサ91は、適切なインピーダンス整合を得るためそれらの側面に取り付けられている。 【００２４】ここで図６を参照する。 通常の動作時にはリレー10は閉じており、出力信号はRF_INからRF_OUTまで伝わる。 逆電力状況では、ラインRF_OUT上の信号レベルが6.2Ｖに達した際に、ピークダイオード85が導通し始め、これにより過渡吸収器(transient absorber)92,9
3の両端の電圧が上昇する。 過渡吸収器92,93及びダイオード85は、到来する逆電力波形を±7.7Ｖに制限する。
これらは、１msec間で最大600Ｗを吸収することができる。 過渡吸収器92,93のバイアス点は可能な限り高く設定される。 これにより、回路が高速化し、過渡吸収器9
2,93の静電容量の事前充電による保護レベルが増大する。 【００２５】過渡吸収器92,93の両端の電圧が上昇する際に、抵抗器103,104,105からなる分圧器101が出力電圧信号を生成し、この信号が比較器110の負入力に加えられる。 この実施例では、逆電力信号の正の側だけを使用してＲＰＰ制限／検出回路への入力を供給する。 別の実施例では、同様のピーク検出器を使用して逆電力信号の負側のみを検出することが可能であり、または、正及び負のピーク検出器を両方とも設けることにより逆電力信号の正負両側を検出することができる。 回路120は、温度補償が行われた極めて安定した電圧しきい値信号を比較器110の正入力に供給する。 分圧器101からの出力電圧信号が回路120により供給されるしきい値電圧を越えて上昇する際に、比較器110は、その上昇を検知し、それがしきい値電圧を超えた際に低レベル出力を発生する。
比較器110のしきい値電圧は、過渡吸収器92,93のバイアス電圧よりも高く設定される。 過渡吸収器92,93のバイアス電圧が高くなるほど、それらを事前充電を一層多く行うことが可能となり、これにより、一層良好な静電放電（ＥＳＤ）保護が得られる。 比較器110の出力は、Ｎ
ＡＮＤゲート130,140からなるセット-リセットフリップフロップに加えられる。 このフリップ-フロップの出力が高くなると、ＮＡＮＤゲート141の出力が低くなる。
これにより、トランジスタ151がターンオンし、これにより、トランジスタ153がターンオフする。 トランジスタ153のターンオフによってリレー10のコイルを流れる電流が止まり、リレー10が開く。 ツェナーダイオード17
1は、160Ｖという非常に高いしきい値電圧を有するものであり、これによりリレー10の極めて急速な開放が可能となる。 ダイオード171の電界に吸収されるエネルギーが多くなればなるほどリレー10の磁気コイルに流入する利用可能な電流が減少していく。 この電流が減少するにつれて磁界が弱くなり、接点を一層速く開放させることが可能となる。 信号レベルが上昇してからリレー接点が開放するまでの過程全体に８〜10μsecを要する。 リレーを開放させるために要する時間中、過渡吸収器92,93
は、逆電力信号の振幅を制限する。 ワンショットリセット回路160は、比較器161,163から構成される。 リレー10
が一旦開放してしまうと、そのリレー10を再び閉じるためにＲＰＰ制限／検出回路がリセットライン170上でリセット信号を受信しなければならない。 リレー10を開放させた逆電力信号が依然として存在する場合には、たとえリセット信号が連続して表明されている場合であっても、ワンショットリセット回路160は、ＲＰＰ制限／検出回路がリレー10を再び開放させることを許容する。 ワンショットリセット回路160は、リセット信号が表明される度に、幅の狭いパルスを１つだけＲＰＰ制限／検出回路のセット-リセットフリップフロップに供給する。 【００２６】本発明は、既知のマイクロストリップ伝送ラインを有する印刷回路装置と比較して、一層低い挿入損失、一層高い周波数応答、及び一層良好なインピーダンス整合を呈するものである。 本発明はまた、既知の回路よりも高レベルの逆電力に対しても保護をもたらすものとなる。 本発明は、４GHzまでの周波数で20dＢよりも良好な反射減衰量（1.22:1ＶＳＷＲ）を呈するものとなった。 【００２７】以下においては、本発明の種々の構成要件の組み合わせからなる例示的な実施態様を示す。 【００２８】１． スイッチリードを有する円筒形状のガラスリードスイッチと、そのガラスリードスイッチを取り囲むエラストマ導電管と、そのエラストマ導電管を取り囲む導電性金属接地シールドであって、長手方向に延びるスロットと、両端における２つの伸張された接地接点とを備えている、導電性金属接地シールドと、中央に軸方向開口を有する電磁コイルアセンブリであって、前記ガラスリードスイッチと前記エラストマ導電管と前記導電性金属接地シールドとを組み合わせたものが前記軸方向開口を通して挿入されて当該電磁コイルアセンブリの両端を越えて延びることになる、電磁コイルアセンブリと、前記電磁コイルアセンブリと前記ガラスリードスイッチと前記エラストマ導電管と前記導電性金属接地シールドとを組み合わせたものが挿入される外側ハウジングであって、その挿入物が埋込用材料により内部に固定されて前記接地接点及び前記スイッチリードが当該外側ハウジングから突出することになる、外側ハウジングとを備えていることを特徴とする、高周波機器用のリレー。 【００２９】２． 前記接地接点が、中間にバイアを用いることなく共面伝送導波管の接地平面に直接接続されている、前項１に記載のリレー。 【００３０】３． 信号ラインと第１及び第２のＡＣ接地パッチとの間にそれぞれ接続された第１及び第２の逆バイアスダイオードと、前記ＡＣ接地パッチと第１及び第２の接地平面との間に接続された第１及び第２の複数のコンデンサと、前記ＡＣ接地パッチと前記第１及び第２
の接地平面との間に接続された第１及び第２の過渡吸収器と、前記ＡＣ接地パッチ及び所定の電圧トリガしきい値を有する第１の比較器の少なくとも一方に接続された抵抗性分圧回路網と、前記第１の比較器のしきい値を超えた際に所定の論理信号出力を生成するフリップフロップ回路と、インバータを介して前記フリップフロップ回路に接続された第１のトランジスタであって、スイッチとして作用し、前記フリップフロップ回路の前記論理信号出力に応じて状態を変える、第１のトランジスタと、
その第１のトランジスタに接続された第２のトランジスタであって、スイッチとして作用し、前記第１のトランジスタの状態変化に応じて状態を変える、第２のトランジスタと、入力及び出力を有するリレーであって、そのリレーにおける電磁コイルの除勢及び付勢によって開放及び閉鎖し、前記第２のトランジスタがその状態を変える際に前記電磁コイルが除勢される、リレーとを備えていることを特徴とする、逆電力保護回路。 【００３１】４． ワンショット回路が前記フリップフロップ回路に接続され、リセット信号が当該逆電力保護回路に加えられたとき逆電力信号を受信中である場合にフリップフロップ回路がその最初のトリガ後に発振するのを前記ワンショット回路により防止する、前項３に記載の逆電力保護回路。 【００３２】５． スイッチリードを有する円筒形状のガラスリードスイッチと、そのガラスリードスイッチを取り囲むエラストマ導電管と、そのエラストマ導電管を取り囲む導電性金属接地シールドであって、その両端に２
つの伸張された接地接点を有している、導電性金属接地シールドと、中央に軸方向開口を有する電磁コイルアセンブリであって、前記ガラスリードスイッチと前記エラストマ導電管と前記導電性金属接地シールドとを組み合わせたものが前記軸方向開口を通して挿入されて当該電磁コイルアセンブリの両端を越えて延びることになる、
電磁コイルアセンブリと、前記電磁コイルアセンブリと前記ガラスリードスイッチと前記エラストマ導電管と前記導電性金属接地シールドとを組み合わせたものが挿入される外側ハウジングであって、その挿入物が埋込用(p
otting)材料により内部に固定されて前記接地接点及び前記スイッチリードが当該外側ハウジングから突出することになる、外側ハウジングとを備えていることを特徴とする、高周波機器用のリレー。 【００３３】６． 前記接地接点が、中間にバイアを用いることなく共面伝送導波管の接地平面に直接接続されている、前項５に記載のリレー。 【００３４】７． 前記第２のトランジスタが、高電圧トランジスタとその高電圧トランジスタと並列に接続された高電圧ツェナーダイオードとからなり、この組み合わせによってリレーを開放させるのに必要な時間を短縮させる、前項３に記載の逆電力保護回路。 【図面の簡単な説明】 【図１】(a)は本発明のリレーに使用する金属管を示す側面図、(b)はその断面図である。 【図２】本発明のリレーに使用するボビンを示す側面図である。 【図３】本発明のリレーを完成状態で示す側方断面図である。 【図４】共面導波管の伝送ラインを示す断面図である。 【図５】本発明で使用する共面導波管−ＰＣＢアセンブリを示す平面図である。 【図６】本発明で使用するＲＰＰ回路の概要を示す回路図である（1/2）。 【図７】本発明で使用するＲＰＰ回路の概要を示す回路図である（2/2）。 【符号の説明】 10 同軸リレー 12 外側シールド（金属管） 14 シールド接点（接地接点） 16 リードスイッチ 18 リードスイッチ・ワイヤ 21 低インピーダンス区画 23 高インピーダンス区画 25 エラストマ導電管 41 磁気コイル−ボビンアセンブリ 51 プラスチック製ハウジング 43,53 穴 55 絶縁ワッシャー ───────────────────────────────────────────────────── フロントページの続き (72)発明者 ダレル・エイチ・リチャードソン アメリカ合衆国アイダホ州83869，スピリ ット・レイク，ノース・タホー・ドライ ヴ・31955 |
